JPH0851315A - デジタルｓｓｂ変調器およびデジタルｓｓｂ変調方法 - Google Patents
デジタルｓｓｂ変調器およびデジタルｓｓｂ変調方法Info
- Publication number
- JPH0851315A JPH0851315A JP18342094A JP18342094A JPH0851315A JP H0851315 A JPH0851315 A JP H0851315A JP 18342094 A JP18342094 A JP 18342094A JP 18342094 A JP18342094 A JP 18342094A JP H0851315 A JPH0851315 A JP H0851315A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signals
- signal
- sampling frequency
- multiplying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 低速動作のデジタル回路を用いてデジタルＳ
ＳＢ変調器を構成することにより低消費電力化を図る。 【構成】 第１のサンプリング周波数をもつデジタル信
号を、移相器１３により互いに９０°の位相差を有する
第１および第２のデジタル信号に変換し、これら第１お
よび第２のデジタル信号をデジタル補間フィルタ１４
ａ，１４ｂに供給して、第１のサンプリング周波数より
高い第２のサンプリング周波数をもつ第１および第２の
補間デジタル信号を形成し、これらに、互いに直交した
位相差を有し、かつ第２のサンプリング周波数をもつ第
１および第２のキャリア信号を、それぞれ、乗算し、得
た第１および第２の乗算信号を加算して直交変調信号に
変調する。
ＳＢ変調器を構成することにより低消費電力化を図る。 【構成】 第１のサンプリング周波数をもつデジタル信
号を、移相器１３により互いに９０°の位相差を有する
第１および第２のデジタル信号に変換し、これら第１お
よび第２のデジタル信号をデジタル補間フィルタ１４
ａ，１４ｂに供給して、第１のサンプリング周波数より
高い第２のサンプリング周波数をもつ第１および第２の
補間デジタル信号を形成し、これらに、互いに直交した
位相差を有し、かつ第２のサンプリング周波数をもつ第
１および第２のキャリア信号を、それぞれ、乗算し、得
た第１および第２の乗算信号を加算して直交変調信号に
変調する。
Description
【０００１】
【産業上の利用分野】本発明は、移動無線通信システ
ム、特にその狭帯域通信システムに用いるのに好適なデ
ジタルＳＳＢ変調器およびデジタルＳＳＢ変調方法に関
するものである。
ム、特にその狭帯域通信システムに用いるのに好適なデ
ジタルＳＳＢ変調器およびデジタルＳＳＢ変調方法に関
するものである。
【０００２】
【従来の技術】従来、移動無線通信システムに用いられ
る通信方式として、ＳＳＢ（Ｓｉｎｇｌｅ ｓｉｄｅ
Ｂａｎｄ）変調器が提案されている。「移動通信に適用
できる新しい単側波帯波変調技術−ＲＺ ＳＳＢ」（大
黒一弘、諏訪敬祐、昭和６３年電子情報通信学会春季全
国大会、ＳＢ−６−１６）では、９０°移相器としてア
ナログ素子によるヒルベルト変換器を用い、アナログ回
路で構成されていた。この一例を図９に示す。ここで、
情報信号入力をＡｃｏｓαｔ、キャリア信号源１０１か
らのキャリア信号をＢｃｏｓβｔとすると、ヒルベルト
変換器１０２により入力信号を９０°移相し、入力信号
をそれぞれＡｃｏｓαｔおよびＡｓｉｎαｔに変換して
乗算器１０３および１０４にそれぞれに供給する。乗算
器１０３および１０４では、９０°移相器１０５によっ
て形成した互いに直交するキャリア信号Ｂｃｏｓβｔお
よびＢｓｉｎβｔをそれぞれ乗算し、それら両乗算出力
を加減算器１０６により加算して、変調信号出力を取り
出す。
る通信方式として、ＳＳＢ（Ｓｉｎｇｌｅ ｓｉｄｅ
Ｂａｎｄ）変調器が提案されている。「移動通信に適用
できる新しい単側波帯波変調技術−ＲＺ ＳＳＢ」（大
黒一弘、諏訪敬祐、昭和６３年電子情報通信学会春季全
国大会、ＳＢ−６−１６）では、９０°移相器としてア
ナログ素子によるヒルベルト変換器を用い、アナログ回
路で構成されていた。この一例を図９に示す。ここで、
情報信号入力をＡｃｏｓαｔ、キャリア信号源１０１か
らのキャリア信号をＢｃｏｓβｔとすると、ヒルベルト
変換器１０２により入力信号を９０°移相し、入力信号
をそれぞれＡｃｏｓαｔおよびＡｓｉｎαｔに変換して
乗算器１０３および１０４にそれぞれに供給する。乗算
器１０３および１０４では、９０°移相器１０５によっ
て形成した互いに直交するキャリア信号Ｂｃｏｓβｔお
よびＢｓｉｎβｔをそれぞれ乗算し、それら両乗算出力
を加減算器１０６により加算して、変調信号出力を取り
出す。
【０００３】すなわち、変調信号出力Ｓ（ｔ）は、
【０００４】
【数１】 S(t)＝Acosαt・Bcosβt ＋Asinαt・Bsinβt ＋Bcosβt ＝A・Bcos (β−α)t＋Bcosβt となり、キャリアと単側波帯波のみとなる。
【０００５】また、特開昭６３−３１１８０４号公報で
は、図１０に示すように、アナログ入力信号をＡ／Ｄコ
ンバータ１１１に通してアナログ信号をデジタル信号に
変換し、そのデジタル信号出力をデジタル移相器１１２
および１１３、デジタル・ハイパス・フィルタ１１４お
よび１１５、デジタル乗算器１１６および１１７、デジ
タル加減算器１１８からＤ／Ａコンバータ１１９を介し
てＳＳＢ信号を得ていた。符号１２０および１２１はデ
ジタル信号発生器であって、それぞれ、ｓｉｎωｃｔお
よびｃｏｓωｃｔのキャリア信号を発生して乗算器１１
６および１１７に供給する。
は、図１０に示すように、アナログ入力信号をＡ／Ｄコ
ンバータ１１１に通してアナログ信号をデジタル信号に
変換し、そのデジタル信号出力をデジタル移相器１１２
および１１３、デジタル・ハイパス・フィルタ１１４お
よび１１５、デジタル乗算器１１６および１１７、デジ
タル加減算器１１８からＤ／Ａコンバータ１１９を介し
てＳＳＢ信号を得ていた。符号１２０および１２１はデ
ジタル信号発生器であって、それぞれ、ｓｉｎωｃｔお
よびｃｏｓωｃｔのキャリア信号を発生して乗算器１１
６および１１７に供給する。
【０００６】ここで、デジタル乗算器１１６および１１
７の代わりに、入力信号とキャリア信号との乗算結果を
記憶させたＲＯＭを予め用意しておき、入力信号とキャ
リア信号とをアドレスとして、そのＲＯＭ出力を読み出
して直交変調出力を得ることもできる。
７の代わりに、入力信号とキャリア信号との乗算結果を
記憶させたＲＯＭを予め用意しておき、入力信号とキャ
リア信号とをアドレスとして、そのＲＯＭ出力を読み出
して直交変調出力を得ることもできる。
【０００７】
【発明が解決しようとする課題】図９に示したアナログ
回路構成においては、充分にサイドバンド抑圧された直
交変調出力を得るためには、それぞれの乗算器１０３お
よび１０４に入力される２つの信号のゲイン誤差、位相
誤差を共に小さくする必要があった。例えば、６０ｄＢ
の抑圧レベルを得るためには、２つの信号の間にゲイン
誤差で０．１％以下、位相誤差で０．１１°以内とする
必要があるが、アナログ素子を用いた回路では、上記誤
差以内に収めるためには、調整が不可欠であり、経時変
化や温度変化等の環境の変化に対応する手段が必要であ
った。
回路構成においては、充分にサイドバンド抑圧された直
交変調出力を得るためには、それぞれの乗算器１０３お
よび１０４に入力される２つの信号のゲイン誤差、位相
誤差を共に小さくする必要があった。例えば、６０ｄＢ
の抑圧レベルを得るためには、２つの信号の間にゲイン
誤差で０．１％以下、位相誤差で０．１１°以内とする
必要があるが、アナログ素子を用いた回路では、上記誤
差以内に収めるためには、調整が不可欠であり、経時変
化や温度変化等の環境の変化に対応する手段が必要であ
った。
【０００８】そこで、図１０に示すようにデジタル回路
によってサイドバンド抑圧効果の高い回路が提案された
が、Ａ／Ｄコンバータ１１１、移相器１１２，１１３、
デジタルフィルタ１１４，１１５、乗算器１１６，１１
７などを高速動作させる必要があり、消費電力が増大し
ていた。しかもまた、上述のように乗算器１１６，１１
７あるいは乗算結果を記憶しておくＲＯＭが必要であ
り、回路規模が大きくなり、消費電力が増大するという
問題もあった。
によってサイドバンド抑圧効果の高い回路が提案された
が、Ａ／Ｄコンバータ１１１、移相器１１２，１１３、
デジタルフィルタ１１４，１１５、乗算器１１６，１１
７などを高速動作させる必要があり、消費電力が増大し
ていた。しかもまた、上述のように乗算器１１６，１１
７あるいは乗算結果を記憶しておくＲＯＭが必要であ
り、回路規模が大きくなり、消費電力が増大するという
問題もあった。
【０００９】以上の点に鑑み、本発明は低速で動作する
デジタル回路を用いて構成することのできるデジタルＳ
ＳＢ変調器およびデジタルＳＳＢ変調方法を提供するこ
とを課題とする。
デジタル回路を用いて構成することのできるデジタルＳ
ＳＢ変調器およびデジタルＳＳＢ変調方法を提供するこ
とを課題とする。
【００１０】さらに、乗算回路として乗算器やＲＯＭを
省略して回路規模を縮小できる構成のデジタルＳＳＢ変
調器を提供することを課題とする。
省略して回路規模を縮小できる構成のデジタルＳＳＢ変
調器を提供することを課題とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の発明は、第１のサンプリング周波
数で入力信号をデジタル信号に変換するＡ／Ｄ変換手段
と、そのデジタル信号に変換された入力信号を、互いに
９０°の位相差を有する第１および第２のデジタル信号
に変換する移相手段と、これら第１および第２のデジタ
ル信号に、互いに直交した位相差を有し、かつ前記第１
のサンプリング周波数より高い第２のサンプリング周波
数をもつ第１および第２のキャリア信号を、それぞれ、
乗算して第１および第２の乗算信号を得る乗算手段と、
これら第１および第２の乗算信号を加算することにより
直交変調信号に変調する加算手段とを有するデジタルＳ
ＳＢ変調器において、前記移相手段と前記乗算手段との
間に配置され、前記第１および第２のデジタル信号の各
々に基づいて、前記第２のサンプリング周波数をもつ第
１および第２の補間デジタル信号を形成して、前記第１
および第２のデジタル信号の各々に対する補間を行い、
当該第１および第２の補間デジタル信号を前記第１およ
び第２のデジタル信号に代えて前記乗算手段に入力する
ようにした補間手段を設けたことを特徴とするデジタル
ＳＳＢ変調器である。
に、請求項１に記載の発明は、第１のサンプリング周波
数で入力信号をデジタル信号に変換するＡ／Ｄ変換手段
と、そのデジタル信号に変換された入力信号を、互いに
９０°の位相差を有する第１および第２のデジタル信号
に変換する移相手段と、これら第１および第２のデジタ
ル信号に、互いに直交した位相差を有し、かつ前記第１
のサンプリング周波数より高い第２のサンプリング周波
数をもつ第１および第２のキャリア信号を、それぞれ、
乗算して第１および第２の乗算信号を得る乗算手段と、
これら第１および第２の乗算信号を加算することにより
直交変調信号に変調する加算手段とを有するデジタルＳ
ＳＢ変調器において、前記移相手段と前記乗算手段との
間に配置され、前記第１および第２のデジタル信号の各
々に基づいて、前記第２のサンプリング周波数をもつ第
１および第２の補間デジタル信号を形成して、前記第１
および第２のデジタル信号の各々に対する補間を行い、
当該第１および第２の補間デジタル信号を前記第１およ
び第２のデジタル信号に代えて前記乗算手段に入力する
ようにした補間手段を設けたことを特徴とするデジタル
ＳＳＢ変調器である。
【００１２】請求項２に記載の発明は、請求項１に記載
のデジタルＳＳＢ変調器において、前記乗算手段を、互
いに直交した位相差を有する多値のキャリア信号を発生
する手段と、該キャリア信号の値に応じて前記第１およ
び第２の補間デジタル信号の極性を切替えて前記第１お
よび第２の乗算信号を得る手段で構成したことを特徴と
するデジタルＳＳＢ変調器である。
のデジタルＳＳＢ変調器において、前記乗算手段を、互
いに直交した位相差を有する多値のキャリア信号を発生
する手段と、該キャリア信号の値に応じて前記第１およ
び第２の補間デジタル信号の極性を切替えて前記第１お
よび第２の乗算信号を得る手段で構成したことを特徴と
するデジタルＳＳＢ変調器である。
【００１３】請求項３に記載の発明は、第１のサンプリ
ング周波数で入力信号をデジタル信号に変換するＡ／Ｄ
変換手段と、そのデジタル信号に変換された入力信号
を、互いに９０°の位相差を有する第１および第２のデ
ジタル信号に変換する移相手段と、これら第１および第
２のデジタル信号に、互いに直交した位相差を有し、か
つ前記第１のサンプリング周波数より高い第２のサンプ
リング周波数をもつ第１および第２のキャリア信号を、
それぞれ、乗算して第１および第２の乗算信号を得る乗
算手段と、これら第１および第２の乗算信号を加算する
ことにより直交変調信号に変調する加算手段とを有する
デジタルＳＳＢ変調器において、前記移相手段と前記乗
算手段との間に配置され、前記第１および第２のデジタ
ル信号の各々に基づいて、前記第２のサンプリング周波
数をもつ第１および第２の補間デジタル信号を形成し
て、前記第１および第２のデジタル信号の各々に対する
補間を行い、当該第１および第２の補間デジタル信号を
前記第１および第２のデジタル信号に代えて前記乗算手
段に入力するようにした補間手段を設け、該補間手段か
らの前記第１および第２の補間デジタル信号を反転する
手段を有し、前記第１の補間デジタル信号、前記第２の
補間デジタル信号、前記第１の補間デジタル信号を反転
した信号、および前記第２の補間デジタル信号を反転し
た信号をこの順序で選択的に取り出して前記直交変調信
号を得る回路により、前記乗算手段と前記加算手段とを
一体的に構成したことを特徴とするデジタルＳＳＢ変調
器用回路配置である。
ング周波数で入力信号をデジタル信号に変換するＡ／Ｄ
変換手段と、そのデジタル信号に変換された入力信号
を、互いに９０°の位相差を有する第１および第２のデ
ジタル信号に変換する移相手段と、これら第１および第
２のデジタル信号に、互いに直交した位相差を有し、か
つ前記第１のサンプリング周波数より高い第２のサンプ
リング周波数をもつ第１および第２のキャリア信号を、
それぞれ、乗算して第１および第２の乗算信号を得る乗
算手段と、これら第１および第２の乗算信号を加算する
ことにより直交変調信号に変調する加算手段とを有する
デジタルＳＳＢ変調器において、前記移相手段と前記乗
算手段との間に配置され、前記第１および第２のデジタ
ル信号の各々に基づいて、前記第２のサンプリング周波
数をもつ第１および第２の補間デジタル信号を形成し
て、前記第１および第２のデジタル信号の各々に対する
補間を行い、当該第１および第２の補間デジタル信号を
前記第１および第２のデジタル信号に代えて前記乗算手
段に入力するようにした補間手段を設け、該補間手段か
らの前記第１および第２の補間デジタル信号を反転する
手段を有し、前記第１の補間デジタル信号、前記第２の
補間デジタル信号、前記第１の補間デジタル信号を反転
した信号、および前記第２の補間デジタル信号を反転し
た信号をこの順序で選択的に取り出して前記直交変調信
号を得る回路により、前記乗算手段と前記加算手段とを
一体的に構成したことを特徴とするデジタルＳＳＢ変調
器用回路配置である。
【００１４】請求項４に記載の発明は、第１のサンプリ
ング周波数で入力信号をデジタル信号に変換し、そのデ
ジタル信号を、互いに９０°の位相差を有する第１およ
び第２のデジタル信号に変換し、前記第１および第２の
デジタル信号の各々に基づいて、前記第１のサンプリン
グ周波数より高い第２のサンプリング周波数をもつ第１
および第２の補間デジタル信号を形成して、前記第１お
よび第２のデジタル信号の各々に対する補間を行い、そ
の第１および第２の補間デジタル信号に、互いに直交し
た位相差を有し、かつ前記第２のサンプリング周波数を
もつ第１および第２のキャリア信号を、それぞれ、乗算
して、第１および第２の信号を取り出し、これら第１お
よび第２の乗算信号を加算して直交変調信号を得ること
を特徴とするデジタルＳＳＢ変調方法である。
ング周波数で入力信号をデジタル信号に変換し、そのデ
ジタル信号を、互いに９０°の位相差を有する第１およ
び第２のデジタル信号に変換し、前記第１および第２の
デジタル信号の各々に基づいて、前記第１のサンプリン
グ周波数より高い第２のサンプリング周波数をもつ第１
および第２の補間デジタル信号を形成して、前記第１お
よび第２のデジタル信号の各々に対する補間を行い、そ
の第１および第２の補間デジタル信号に、互いに直交し
た位相差を有し、かつ前記第２のサンプリング周波数を
もつ第１および第２のキャリア信号を、それぞれ、乗算
して、第１および第２の信号を取り出し、これら第１お
よび第２の乗算信号を加算して直交変調信号を得ること
を特徴とするデジタルＳＳＢ変調方法である。
【００１５】
【作用】本発明によれば、アナログ入力信号を第１サン
プリング周波数でデジタル信号に変換し、９０°移相し
た第１および第２のデジタル信号を、キャリア信号と乗
算するのに先立って補間手段によって、キャリア信号の
第２サンプリング周波数の第１および第２デジタル信号
に変換するように信号の補間を行うので、Ａ／Ｄ変換手
段および移相手段を低速動作させることができる。
プリング周波数でデジタル信号に変換し、９０°移相し
た第１および第２のデジタル信号を、キャリア信号と乗
算するのに先立って補間手段によって、キャリア信号の
第２サンプリング周波数の第１および第２デジタル信号
に変換するように信号の補間を行うので、Ａ／Ｄ変換手
段および移相手段を低速動作させることができる。
【００１６】請求項２または３に記載の本発明によれ
ば、好ましくは互いに直交した位相差を有する２値また
は３値など多値のキャリア信号の値に応じて、第１およ
び第２の補間デジタル信号の極性を切替えることで第１
および第２補間デジタル信号とキャリア信号との各乗算
を行うことができるため、乗算手段を反転回路とスイッ
チ回路のみで構成できる。従って、本発明によれば、乗
算器やＲＯＭを省略することができるため、大幅に回路
規模を縮小でき、以て消費電力を小さくすることができ
る。
ば、好ましくは互いに直交した位相差を有する２値また
は３値など多値のキャリア信号の値に応じて、第１およ
び第２の補間デジタル信号の極性を切替えることで第１
および第２補間デジタル信号とキャリア信号との各乗算
を行うことができるため、乗算手段を反転回路とスイッ
チ回路のみで構成できる。従って、本発明によれば、乗
算器やＲＯＭを省略することができるため、大幅に回路
規模を縮小でき、以て消費電力を小さくすることができ
る。
【００１７】
【実施例】以下、本発明を図面に基づいて詳細に説明す
る。
る。
【００１８】図１は、本発明のＳＳＢ変調器の一実施例
を示すブロック図である。図１において、１１はＡ／Ｄ
コンバータ、１２はデジタル・ハイパス・フィルタ、１
３は９０°移相器、１４ａおよび１４ｂはデジタル補間
フィルタ、１５ａおよび１５ｂは乗算回路、１６はキャ
リア信号発生器、１７はデジタル加減算器、１８はＤ／
Ａコンバータである。
を示すブロック図である。図１において、１１はＡ／Ｄ
コンバータ、１２はデジタル・ハイパス・フィルタ、１
３は９０°移相器、１４ａおよび１４ｂはデジタル補間
フィルタ、１５ａおよび１５ｂは乗算回路、１６はキャ
リア信号発生器、１７はデジタル加減算器、１８はＤ／
Ａコンバータである。
【００１９】被変調信号としてのアナログ入力信号は、
Ａ／Ｄコンバータ１１によりデジタル信号に変換され、
デジタル・ハイパス・フィルタ１２によってそのうちの
直流成分が除去される。デジタル・ハイパス・フィルタ
１２の出力は、９０°移相器１３に入力され、ここで互
いに９０°位相のずれた信号が得られる。
Ａ／Ｄコンバータ１１によりデジタル信号に変換され、
デジタル・ハイパス・フィルタ１２によってそのうちの
直流成分が除去される。デジタル・ハイパス・フィルタ
１２の出力は、９０°移相器１３に入力され、ここで互
いに９０°位相のずれた信号が得られる。
【００２０】Ａ／Ｄコンバータ１１、デジタル・ハイパ
ス・フィルタ１２、９０°移相器１３はキャリア信号発
生器１６からのキャリア信号より低いサンプリング周波
数で動作しており、サンプリング周波数はＦｓ ｋＨｚ
である。
ス・フィルタ１２、９０°移相器１３はキャリア信号発
生器１６からのキャリア信号より低いサンプリング周波
数で動作しており、サンプリング周波数はＦｓ ｋＨｚ
である。
【００２１】９０°移相器１３からの互いに９０°位相
のずれた出力信号は、デジタル補間フィルタ１４ａおよ
び１４ｂにそれぞれ入力され、ここでキャリア信号のサ
ンプリング周波数２N ×Ｆｓ ｋＨｚのデジタル信号に
変換される。なお、デジタル補間フィルタ１４ａおよび
１４ｂは同一の周波数特性を有しているものとする。
のずれた出力信号は、デジタル補間フィルタ１４ａおよ
び１４ｂにそれぞれ入力され、ここでキャリア信号のサ
ンプリング周波数２N ×Ｆｓ ｋＨｚのデジタル信号に
変換される。なお、デジタル補間フィルタ１４ａおよび
１４ｂは同一の周波数特性を有しているものとする。
【００２２】デジタル補間フィルタ１４ａおよび１４ｂ
の各出力信号は、それぞれ、乗算手段１５ａおよび１５
ｂに入力され、キャリア信号発生器１６からの互いに直
交する位相を有するキャリア信号と乗算される。これら
乗算手段１５ａおよび１５ｂからの出力をデジタル加減
算器１７で加算してデジタル変調出力信号を得ることが
できる。このデジタル変調出力信号はＤ／Ａコンバータ
１８によりアナログ変調出力信号に変換されて、ＳＳＢ
信号出力を得る。なお、Ｄ／Ａコンバータ１８を、ΔΣ
技術を用いた１ビット出力の構成とすることで、このＡ
／Ｄコンバータから後段の回路を全てデジタル化しても
よい。
の各出力信号は、それぞれ、乗算手段１５ａおよび１５
ｂに入力され、キャリア信号発生器１６からの互いに直
交する位相を有するキャリア信号と乗算される。これら
乗算手段１５ａおよび１５ｂからの出力をデジタル加減
算器１７で加算してデジタル変調出力信号を得ることが
できる。このデジタル変調出力信号はＤ／Ａコンバータ
１８によりアナログ変調出力信号に変換されて、ＳＳＢ
信号出力を得る。なお、Ｄ／Ａコンバータ１８を、ΔΣ
技術を用いた１ビット出力の構成とすることで、このＡ
／Ｄコンバータから後段の回路を全てデジタル化しても
よい。
【００２３】図２は９０°移相器１３の一実施例であ
る。この９０°移相器１３は、図２に示すように、１次
ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐ
ｏｎｓｅ）オールパス・フィルタをＮ段縦続接続して構
成されている。図２において、２１はレジスタ、２２は
ゲイン１のバッファ、２３はゲイン−１のバッファ、２
４はそれぞれゲインγN1〜γNnのバッファ、２５はゲイ
ンγp1〜γpnのバッファ、２６はそれぞれ加算器であ
る。ここで、ゲインγN1〜γNn，γp1〜γpnを適当に選
択することにより、入力信号の位相を互いに９０°ずら
せた信号を得ることができる。なお、本実施例ではＮ＝
５としている。
る。この９０°移相器１３は、図２に示すように、１次
ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐ
ｏｎｓｅ）オールパス・フィルタをＮ段縦続接続して構
成されている。図２において、２１はレジスタ、２２は
ゲイン１のバッファ、２３はゲイン−１のバッファ、２
４はそれぞれゲインγN1〜γNnのバッファ、２５はゲイ
ンγp1〜γpnのバッファ、２６はそれぞれ加算器であ
る。ここで、ゲインγN1〜γNn，γp1〜γpnを適当に選
択することにより、入力信号の位相を互いに９０°ずら
せた信号を得ることができる。なお、本実施例ではＮ＝
５としている。
【００２４】この回路構成では、１次ＩＩＲフィルタを
基本としているため精度の高い演算が可能であり、また
広帯域の９０°移相器を実現することができる。
基本としているため精度の高い演算が可能であり、また
広帯域の９０°移相器を実現することができる。
【００２５】図３は補間フィルタ１４ａおよび１４ｂの
一実施例を示すブロック図である。この補間フィルタ
は、レジスタによるサンプルホールド回路３１および加
算回路３２から構成される。入力Ａは、サンプリング周
波数Ｆｓでサンプルホールド回路（レジスタ）３１に入
力される。このレジスタ３１にはサンプリング周波数Ｆ
ｓの２N 倍のクロック、つまりキャリア信号のサンプリ
ング周波数に等しいクロックが供給されているので、レ
ジスタ出力Ｂでは同じデータが２N 回繰り返し取り出さ
れる。加算器３２はレジスタ３１の入力Ａと出力Ｂとを
加算する。
一実施例を示すブロック図である。この補間フィルタ
は、レジスタによるサンプルホールド回路３１および加
算回路３２から構成される。入力Ａは、サンプリング周
波数Ｆｓでサンプルホールド回路（レジスタ）３１に入
力される。このレジスタ３１にはサンプリング周波数Ｆ
ｓの２N 倍のクロック、つまりキャリア信号のサンプリ
ング周波数に等しいクロックが供給されているので、レ
ジスタ出力Ｂでは同じデータが２N 回繰り返し取り出さ
れる。加算器３２はレジスタ３１の入力Ａと出力Ｂとを
加算する。
【００２６】図４は図３に示した補間フィルタ１４ａ，
１４ｂの各部の波形の一例を示す図であり、（Ａ）に示
すサンプリング周波数Ｆｓの信号ｎ，ｎ＋１，ｎ＋２，
ｎ＋３が入力されると、サンプルホールド回路３１によ
り信号が保持され、かつ（Ｂ）に示すようにサンプリン
グ周波数２N ・Ｆｓで保持されている信号を出力する。
すなわち、信号ｎ，ｎ＋１，ｎ＋２をそれぞれ２N 個の
信号で補間する。実際の回路は、入力タイミングと出力
タイミングを制御できるバッファにより構成され、サン
プリング周波数Ｆｓのタイミングで入力を保持し、かつ
サンプリング周波数２N ・Ｆｓのタイミングで保持した
信号を出力すればよい。
１４ｂの各部の波形の一例を示す図であり、（Ａ）に示
すサンプリング周波数Ｆｓの信号ｎ，ｎ＋１，ｎ＋２，
ｎ＋３が入力されると、サンプルホールド回路３１によ
り信号が保持され、かつ（Ｂ）に示すようにサンプリン
グ周波数２N ・Ｆｓで保持されている信号を出力する。
すなわち、信号ｎ，ｎ＋１，ｎ＋２をそれぞれ２N 個の
信号で補間する。実際の回路は、入力タイミングと出力
タイミングを制御できるバッファにより構成され、サン
プリング周波数Ｆｓのタイミングで入力を保持し、かつ
サンプリング周波数２N ・Ｆｓのタイミングで保持した
信号を出力すればよい。
【００２７】加算回路３２では信号ｎ，ｎ＋１，ｎ＋２
の２N 個目の信号と信号ｎ，ｎ＋１，ｎ＋２の２N ＋１
番目の信号を加算して、（Ｃ）に示すような中間の大き
さの信号を得る。
の２N 個目の信号と信号ｎ，ｎ＋１，ｎ＋２の２N ＋１
番目の信号を加算して、（Ｃ）に示すような中間の大き
さの信号を得る。
【００２８】これらをＺ変換の式で表すと、サンプルホ
ールド回路３１では、
ールド回路３１では、
【００２９】
【数２】
【００３０】となり、加算回路３２では、
【００３１】
【数３】
【００３２】となる。このように、補間フィルタ１４
ａ，１４ｂは、データ保持のためのレジスタ３１と、加
算器３２のみで構成できる。
ａ，１４ｂは、データ保持のためのレジスタ３１と、加
算器３２のみで構成できる。
【００３３】図５はキャリア信号発生器１６から発生す
るキャリア信号の一例を示す図であり、ここで、（Ａ）
は０，１または±１の２値でキャリア信号を形成した場
合であり、（Ｂ）は０と±１の３値でキャリア信号を形
成した場合である。９０°の位相ずれは図５に示すよう
に簡単に形成することができる。
るキャリア信号の一例を示す図であり、ここで、（Ａ）
は０，１または±１の２値でキャリア信号を形成した場
合であり、（Ｂ）は０と±１の３値でキャリア信号を形
成した場合である。９０°の位相ずれは図５に示すよう
に簡単に形成することができる。
【００３４】図６は乗算回路１５ａ，１５ｂの回路構成
の一実施例を示す図であり、（Ａ）はキャリア信号が±
１の２値の場合、（Ｂ）はキャリア信号が０と±１の３
値の場合である。（Ａ）の場合、６１はデータ反転用加
算器、６２はキャリア信号が＋１または−１に応じて切
り換えられるスイッチであり、そのスイッチを介して乗
算出力が得られる。（Ｂ）の場合、６３はデータ反転用
加算器、６４はキャリア信号が＋１，０または−１に応
じて切り換えられるスイッチであり、そのスイッチを介
して乗算出力が得られる。すなわち、上述の９０°位相
のずれたキャリア信号を用いて、キャリア信号の値が＋
１の場合は乗算回路出力として入力データをそのまま出
力し、キャリア信号の値が０の場合は乗算回路出力とし
て出力を０にし、キャリア信号の値が−１の場合は乗算
回路出力として入力データを反転して出力する。ここ
で、入力データの反転は、入力データが２の補数で表現
される場合、全データを反転させて１を加算すれば−１
の乗算を実現することができる。従って、乗算回路１５
ａ，１５ｂの回路構成はデータ反転用の加算器６１また
は６３と切換えスイッチ６２または６４のみで実現で
き、非常に簡単な構成とすることができる。
の一実施例を示す図であり、（Ａ）はキャリア信号が±
１の２値の場合、（Ｂ）はキャリア信号が０と±１の３
値の場合である。（Ａ）の場合、６１はデータ反転用加
算器、６２はキャリア信号が＋１または−１に応じて切
り換えられるスイッチであり、そのスイッチを介して乗
算出力が得られる。（Ｂ）の場合、６３はデータ反転用
加算器、６４はキャリア信号が＋１，０または−１に応
じて切り換えられるスイッチであり、そのスイッチを介
して乗算出力が得られる。すなわち、上述の９０°位相
のずれたキャリア信号を用いて、キャリア信号の値が＋
１の場合は乗算回路出力として入力データをそのまま出
力し、キャリア信号の値が０の場合は乗算回路出力とし
て出力を０にし、キャリア信号の値が−１の場合は乗算
回路出力として入力データを反転して出力する。ここ
で、入力データの反転は、入力データが２の補数で表現
される場合、全データを反転させて１を加算すれば−１
の乗算を実現することができる。従って、乗算回路１５
ａ，１５ｂの回路構成はデータ反転用の加算器６１また
は６３と切換えスイッチ６２または６４のみで実現で
き、非常に簡単な構成とすることができる。
【００３５】図７はキャリア信号が３値の場合に乗算回
路１５ａおよび１５ｂと加算器１７とを一体に構成した
一実施例である。ここで、７１よび７２はデータ反転用
加算器、７３は補間フィルタ１４ａおよび１４ｂの各出
力信号を所定の順序で取り出す切換えスイッチである。
路１５ａおよび１５ｂと加算器１７とを一体に構成した
一実施例である。ここで、７１よび７２はデータ反転用
加算器、７３は補間フィルタ１４ａおよび１４ｂの各出
力信号を所定の順序で取り出す切換えスイッチである。
【００３６】図６の（Ｂ）に示したように３値のキャリ
ア信号を乗算する場合、乗算結果を時系列で考えると、
２つの入力信号の一方が必ず０となる。従って、補間フ
ィルタ１４ａおよび１４ｂの出力信号をそれぞれＡおよ
びＢとするとき、Ａ→Ｂ→−Ａ→−Ｂの順でシーケンシ
ャルに信号を選択することにより直交変調信号が得られ
る。
ア信号を乗算する場合、乗算結果を時系列で考えると、
２つの入力信号の一方が必ず０となる。従って、補間フ
ィルタ１４ａおよび１４ｂの出力信号をそれぞれＡおよ
びＢとするとき、Ａ→Ｂ→−Ａ→−Ｂの順でシーケンシ
ャルに信号を選択することにより直交変調信号が得られ
る。
【００３７】さらに、−Ａと−Ｂとを同時に発生させる
必要がないことを考慮すると、図８の変形例に示すよう
に、反転回路８１を１個のみ設けて入力信号をスイッチ
８２と８３により選択するようにすれば、さらに加算器
の個数を減らすことができる。
必要がないことを考慮すると、図８の変形例に示すよう
に、反転回路８１を１個のみ設けて入力信号をスイッチ
８２と８３により選択するようにすれば、さらに加算器
の個数を減らすことができる。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
デジタル移相器とデジタル乗算回路との間に補間フィル
タを設けて、デジタル移相器からの互いに移相された入
力デジタル信号を、たとえば、このデジタル移相器のサ
ンプリング周波数より高速であるデジタル乗算回路のキ
ャリア信号のサンプリング周波数でサンプルホールド
し、そのサンプルホールド出力を入力デジタル信号と加
算する等のように信号処理することによって、より高速
度の信号に変換してからデジタル乗算回路に供給するよ
うに構成したので、デジタル乗算回路の前段であるＡ／
Ｄコンバータおよび移相器のサンプリング周波数を大幅
に下げることができる。従って、これにより消費電力を
少なくすることができる。しかもまた、移相器の演算も
多くすることが可能となり、非常に精度の高いデジタル
移相器を実現することができる。
デジタル移相器とデジタル乗算回路との間に補間フィル
タを設けて、デジタル移相器からの互いに移相された入
力デジタル信号を、たとえば、このデジタル移相器のサ
ンプリング周波数より高速であるデジタル乗算回路のキ
ャリア信号のサンプリング周波数でサンプルホールド
し、そのサンプルホールド出力を入力デジタル信号と加
算する等のように信号処理することによって、より高速
度の信号に変換してからデジタル乗算回路に供給するよ
うに構成したので、デジタル乗算回路の前段であるＡ／
Ｄコンバータおよび移相器のサンプリング周波数を大幅
に下げることができる。従って、これにより消費電力を
少なくすることができる。しかもまた、移相器の演算も
多くすることが可能となり、非常に精度の高いデジタル
移相器を実現することができる。
【００３９】さらにまた、本発明ではデジタル移相器の
精度を非常に高くすることができるので、デジタル・ハ
イパス・フィルタを移相器の前段に配置することがで
き、以てハイパス・フィルタの個数を１個に減らすこと
ができる。
精度を非常に高くすることができるので、デジタル・ハ
イパス・フィルタを移相器の前段に配置することがで
き、以てハイパス・フィルタの個数を１個に減らすこと
ができる。
【００４０】さらにまた、本発明によれば、乗算回路お
よび加算回路を、簡単な加算器とスイッチ回路で構成す
ることができ、従って、ＳＳＢ変調器を非常に簡単な回
路で構成することができ、以て回路規模の縮小、消費電
力の低減を達成することができる。
よび加算回路を、簡単な加算器とスイッチ回路で構成す
ることができ、従って、ＳＳＢ変調器を非常に簡単な回
路で構成することができ、以て回路規模の縮小、消費電
力の低減を達成することができる。
【図面の簡単な説明】
【図１】本発明デジタルＳＳＢ変調器の一実施例を示す
ブロック図である。
ブロック図である。
【図２】本発明における９０°移相器の一実施例を示す
ブロック図である。
ブロック図である。
【図３】本発明における補間フィルタの一実施例を示す
ブロック図である。
ブロック図である。
【図４】図３に示した補間フィルタの動作例を示す波形
図である。
図である。
【図５】本発明に用いたキャリア信号の２例を示す波形
図である。
図である。
【図６】本発明における乗算回路の一実施例を示すブロ
ック図である。
ック図である。
【図７】本発明における乗算回路と加算器との一体構成
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
【図８】本発明における乗算回路と加算器との一体構成
の他の実施例を示すブロック図である。
の他の実施例を示すブロック図である。
【図９】従来のアナログＳＳＢ変調器の一例を示すブロ
ック図である。
ック図である。
【図１０】従来のデジタルＳＳＢ変調器の他の例を示す
ブロック図である。
ブロック図である。
１１ Ａ／Ｄコンバータ １２ デジタルハイパスフィルタ １３ ９０°移相器 １４ａ，１４ｂ デジタル補間フィルタ １５ａ，１５ｂ 乗算回路 １６ キャリア信号発生器 １７ デジタル加減算器 １８ Ｄ／Ａコンバータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 健次 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (4)
- 【請求項１】 第１のサンプリング周波数で入力信号を
デジタル信号に変換するＡ／Ｄ変換手段と、そのデジタ
ル信号に変換された入力信号を、互いに９０°の位相差
を有する第１および第２のデジタル信号に変換する移相
手段と、これら第１および第２のデジタル信号に、互い
に直交した位相差を有し、かつ前記第１のサンプリング
周波数より高い第２のサンプリング周波数をもつ第１お
よび第２のキャリア信号を、それぞれ、乗算して第１お
よび第２の乗算信号を得る乗算手段と、これら第１およ
び第２の乗算信号を加算することにより直交変調信号に
変調する加算手段とを有するデジタルＳＳＢ変調器にお
いて、 前記移相手段と前記乗算手段との間に配置され、前記第
１および第２のデジタル信号の各々に基づいて、前記第
２のサンプリング周波数をもつ第１および第２の補間デ
ジタル信号を形成して、前記第１および第２のデジタル
信号の各々に対する補間を行い、当該第１および第２の
補間デジタル信号を前記第１および第２のデジタル信号
に代えて前記乗算手段に入力するようにした補間手段を
設けたことを特徴とするデジタルＳＳＢ変調器。 - 【請求項２】 請求項１に記載のデジタルＳＳＢ変調器
において、 前記乗算手段を、互いに直交した位相差を有する多値の
キャリア信号を発生する手段と、該キャリア信号の値に
応じて前記第１および第２の補間デジタル信号の極性を
切替えて前記第１および第２の乗算信号を得る手段で構
成したことを特徴とするデジタルＳＳＢ変調器。 - 【請求項３】 第１のサンプリング周波数で入力信号を
デジタル信号に変換するＡ／Ｄ変換手段と、そのデジタ
ル信号に変換された入力信号を、互いに９０°の位相差
を有する第１および第２のデジタル信号に変換する移相
手段と、これら第１および第２のデジタル信号に、互い
に直交した位相差を有し、かつ前記第１のサンプリング
周波数より高い第２のサンプリング周波数をもつ第１お
よび第２のキャリア信号を、それぞれ、乗算して第１お
よび第２の乗算信号を得る乗算手段と、これら第１およ
び第２の乗算信号を加算することにより直交変調信号に
変調する加算手段とを有するデジタルＳＳＢ変調器にお
いて、 前記移相手段と前記乗算手段との間に配置され、前記第
１および第２のデジタル信号の各々に基づいて、前記第
２のサンプリング周波数をもつ第１および第２の補間デ
ジタル信号を形成して、前記第１および第２のデジタル
信号の各々に対する補間を行い、当該第１および第２の
補間デジタル信号を前記第１および第２のデジタル信号
に代えて前記乗算手段に入力するようにした補間手段を
設け、 該補間手段からの前記第１および第２の補間デジタル信
号を反転する手段を有し、前記第１の補間デジタル信
号、前記第２の補間デジタル信号、前記第１の補間デジ
タル信号を反転した信号、および前記第２の補間デジタ
ル信号を反転した信号をこの順序で選択的に取り出して
前記直交変調信号を得る回路により、前記乗算手段と前
記加算手段とを一体的に構成したことを特徴とするデジ
タルＳＳＢ変調器用回路配置。 - 【請求項４】 第１のサンプリング周波数で入力信号を
デジタル信号に変換し、そのデジタル信号を、互いに９
０°の位相差を有する第１および第２のデジタル信号に
変換し、 前記第１および第２のデジタル信号の各々に基づいて、
前記第１のサンプリング周波数より高い第２のサンプリ
ング周波数をもつ第１および第２の補間デジタル信号を
形成して、前記第１および第２のデジタル信号の各々に
対する補間を行い、 その第１および第２の補間デジタル信号に、互いに直交
した位相差を有し、かつ前記第２のサンプリング周波数
をもつ第１および第２のキャリア信号を、それぞれ、乗
算して、第１および第２の信号を取り出し、これら第１
および第２の乗算信号を加算して直交変調信号を得るこ
とを特徴とするデジタルＳＳＢ変調方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18342094A JPH0851315A (ja) | 1994-08-04 | 1994-08-04 | デジタルｓｓｂ変調器およびデジタルｓｓｂ変調方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18342094A JPH0851315A (ja) | 1994-08-04 | 1994-08-04 | デジタルｓｓｂ変調器およびデジタルｓｓｂ変調方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851315A true JPH0851315A (ja) | 1996-02-20 |
Family
ID=16135474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18342094A Pending JPH0851315A (ja) | 1994-08-04 | 1994-08-04 | デジタルｓｓｂ変調器およびデジタルｓｓｂ変調方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851315A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007274217A (ja) * | 2006-03-30 | 2007-10-18 | Sharp Corp | Ｏｆｄｍ復調装置、ｏｆｄｍ復調方法、プログラム及びコンピュータ読み取り可能な記録媒体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61293006A (ja) * | 1985-06-20 | 1986-12-23 | Nec Corp | 二次元残留側帯波変調器 |
| JPH01212108A (ja) * | 1988-01-06 | 1989-08-25 | Philips Gloeilampenfab:Nv | Ｓｓｂ信号発生器 |
-
1994
- 1994-08-04 JP JP18342094A patent/JPH0851315A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61293006A (ja) * | 1985-06-20 | 1986-12-23 | Nec Corp | 二次元残留側帯波変調器 |
| JPH01212108A (ja) * | 1988-01-06 | 1989-08-25 | Philips Gloeilampenfab:Nv | Ｓｓｂ信号発生器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007274217A (ja) * | 2006-03-30 | 2007-10-18 | Sharp Corp | Ｏｆｄｍ復調装置、ｏｆｄｍ復調方法、プログラム及びコンピュータ読み取り可能な記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0130471B1 (ko) | Ssb 신호 발생기 | |
| JP3419484B2 (ja) | 変調器、送信器 | |
| JP3410355B2 (ja) | 変調器及び変調方法 | |
| JP2005287003A (ja) | アップコンバータ回路 | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| US5828707A (en) | Differential detecting apparatus for detecting phase difference of phase-modulated signal | |
| JPS5870606A (ja) | Ｆｍ信号のデジタル復調器 | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| JP2003198648A (ja) | 位相偏移変調方式の変調器 | |
| JPH0851315A (ja) | デジタルｓｓｂ変調器およびデジタルｓｓｂ変調方法 | |
| JP3977809B2 (ja) | 情報伝送方法 | |
| JP3953164B2 (ja) | ディジタル直交変調器及び復調器 | |
| JPH1125071A (ja) | 複素数乗算器 | |
| JP3574755B2 (ja) | π／４シフトＱＰＳＫ変調器および通信装置 | |
| JPH07106855A (ja) | Ｓｓｂ変調器 | |
| JP3206773B2 (ja) | ディジタル信号処理型直交変調器 | |
| JP3789422B2 (ja) | 適応型前置歪補償回路 | |
| JPH09149086A (ja) | デジタルｆｍ系変調回路 | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| KR0154087B1 (ko) | Cpm 신호 생성 장치 | |
| JP2625696B2 (ja) | Ｓｓｂ変調回路 | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| JP2005094541A (ja) | デジタルフィルタ | |
| JPH0888659A (ja) | ディジタル直交変調回路 | |
| JP3437282B2 (ja) | ディジタル直交変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980619 |