JP2005287003A

JP2005287003A - アップコンバータ回路

Info

Publication number: JP2005287003A
Application number: JP2005032931A
Authority: JP
Inventors: Paul L Corredoura; ポール・エル・コレドーラ; Vamsi K Srikantam; ヴァムシ・ケイ・スリカンタン
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 2004-03-29
Filing date: 2005-02-09
Publication date: 2005-10-13
Also published as: EP1583225A1; CN1677965A; DE602005000367T2; EP1583225B1; DE602005000367D1; US7450659B2; US20050213683A1

Abstract

【課題】多相アップコンバータ構造を用いたディジタル変調器を提供する。
【解決手段】上記課題は、入力多相周期系列を規定するクロックと、前記入力多相周期の各々に３個以上の多相成分を供給する多相成分発生器と、現在の前記多相周期に先行する少なくとも一つの多相周期から前記多相成分を格納するメモリと、複数のフィルタであって、前記フィルタの各々が前記メモリ内に格納した複数の前記多相成分を処理し、前記フィルタに対応する濾波された多相成分を生成する前記フィルタと、所定順序で前記濾波された多相成分を出力し、濾波出力信号を生成する多重化器とを備えるアップコンバータ回路により解決される。
【選択図】図５

Description

本発明は、ディジタル信号処理に関する。

ＲＦ信号をディジタルデータストリームにて変調する一つの方法には、一般に実数及び虚数形式でディジタルベースバンド入力を受け入れ、ＩＦサンプルレートでディジタル信号を出力するディジタル変調器が用いられる。ディジタルＩＦ信号はそこで、ディジタル／アナログ変換器（ＤＡＣ）によりアナログ信号へ変換される。アナログ信号は局部発振器を用いて混合され、変調されたＲＦ搬送波を生成する。

これらの変調器は、周波数による利得変動を補償する或る種の形式の等化器を必要とする。一般に、必要な等化はＩＦ搬送波周波数について対称ではない。例えば、ディジタル変調器に関連した非対称利得遮断の一信号源がディジタル信号からＩＦ波の生成に用いるＤＡＣのｓｉｎ（ｘ）／ｘ応答である。加えて、ＩＦ列或いは後段のＲＦ列内の増幅器とフィルタと混合器の応答は、等化を必要とする利得機能を持たせることもできる。この等化は、ＩＦ信号を歪ませることでこれらのＩＦ後の利得機能を補償し、ＩＦ信号内の歪が後ＩＦ成分により導入される歪を相殺するようにする。

従来技術変調器では、等化フィルタをＤＡＣ後段又はＤＡＣ前段のいずれかに配置するか、或いはディジタル変調器の前段に配置する。ＤＡＣの後段にフィルタを配置した場合、送信器応答内の変化に対し再プログラム可能でも適用可能でもない複雑なアナログフィルタ設計が必要になる。

原理的には、ベースバンドデータを前置強調（プリエンファシス）し、チャンネルの非理想的な周波数応答に対し必要な補正を供給することができる。この種のシステムでは、ベースバンドデータを歪ませ、導入した歪とチャンネル歪とを複合して互いに相殺させる。この場合、より単純なアナログフィルタをＤＡＣ後段に用いることができる。しかしながら、必要な応答がＩＦ搬送波に関して概ね対称ではないため、複素係数すなわち実数−虚数項や虚数−実数項をもったフィルタが必要とされる。ベースバンド信号に関するナイキスト限界に近い周波数では、所望応答をもたらす補正フィルタが必ずしも得られるとは限らない。

第３の手法は、ディジタル変調器とＤＡＣの間にディジタルフィルタを用いるものである。この手法はフィルタ設計を簡単化するが、ＤＡＣサンプリングレートで稼働するディジタルフィルタが必要である。高ＩＦ周波数では、この種のフィルタは多くの応用分野で高価過ぎるものとなる。

本発明は、アップコンバータ回路を含む。このアップコンバータ回路には、各入力多相周期においてＮ_ｐ個の多相成分を供給する多相成分発生器を含み、ただしクロックが規定する各入力多相周期においてＮ_ｐ＞２である。メモリには、現在の多相周期に先行する少なくとも一つの多相周期からの多相成分を格納する。複数のフィルタが、メモリに格納された多相成分を処理する。各フィルタが複数の多相成分を処理し、そのフィルタに対応する濾波多相成分を生成する。これらのフィルタは、有限又は無限インパルス応答をもった線形或いは非線形フィルタとすることができる。多重化器が所定順序で濾波多相成分を出力し、濾波出力信号を生成する。一実施形態では、各フィルタは同一の関数関係を用いて濾波多相成分を生成する。一実施形態では、メモリはシフトレジスタである。フィルタは、随意複雑なものとすることができる。一実施形態では、多相生成発生器は各多相周期において一対のディジタル信号を受信する。

本発明がその効果を発揮する方法は図１乃至図３を参照してより簡単に理解でき、これらの図はディジタル変調器を用いた従来技術ＲＦ送信器列のブロック線図である。図１を参照するに、ＲＦ列１０は１１と１２に示す実数と虚数のディジタルデータストリームを受信する。ディジタル変調器１３は、ＤＡＣ１４によりアナログ信号へ変換するディジタルＩＦデータストリームを供給するために、これらのデータストリームをアップコンバートする。ＤＡＣ１４の出力は混合器１６内の局部発振器と混合する前にＩＦフィルタ１５を介して濾波し、ＲＦフィルタ１７により濾波してＲＦ出力をもたらすＲＦ信号を生成する。上記の如く、不定利得を補正する一つの方法は、ＩＦ列内の特定成分に調整した複素ＩＦフィルタ１５を用いることにある。

非理想的な応答機能を補償する第２の方法は、ＲＦ列２０に図示した如くディジタル変調器１３とＤＡＣ１４の間のディジタルフィルタ２１を用いることにある。ディジタルフィルタはプログラム可能であるため、上記に説明した特注アナログフィルタに関連する問題点は克服されよう。しかしながら、ディジタルフィルタ２１はＤＡＣサンプリングレートで動作させねばならない。高周波では、この種のディジタルフィルタは高価となり、実現が困難か或いは非実用的にすらなり得る。

非理想的に応答機能を補償する第３の従来技術はＲＦ列２５に示した如く複素フィルタ２３を用いてディジタル変調器への入力データを歪ませ、フィルタ２３がもたらす歪と残りの変調列がもたらす歪を組み合わせて相互に相殺されるようにする。上記の如く、注目する多くの応用例内でこの種のフィルタを実現することは困難である。

本発明は、ディジタル変調器内に濾波機能を組み込むことで図２に示す従来技術ディジタル設計に関連する問題を克服するものである。ここで、図４を参照するに、これは出力サンプルレートの１／４でＩＦ出力を生成する多相フィルタ・アップコンバータを母体とするディジタル変調器を示す。３１と３２に示したＩ及びＱデータストリームは、多相フィルタ３３，３４により処理されて多相成分Ｉ_ｋ（ｎ），Ｑ_ｋ（ｎ）を供給する。奇数指数成分の符号を変化させて所望のＩＦ周波数を生成し、多相成分をそこで高速多重化器３５で合成してＩＦ出力３７を形成する。符号変化を複雑な回転器群で置き換えてプログラム入力可能なＩＦ周波数を生成することもまた、可能である。

本発明は、ディジタルＩＦ出力に適用するあらゆるディジタル濾波アルゴリズムが多相成分Ｉ_ｋ（ｎ），Ｑ_ｋ（ｎ）に適用される１以上の濾波動作として書き換えることができるという知見に基づくものである。多相成分上で動作するフィルタは入力データレートでのみ動作させる必要があるため、ディジタル変調器後段のディジタルフィルタの使用について前記した問題点は克服される。ここで、図５を参照するに、これは本発明の一実施形態になる変調器１００のブロック線図である。以下の説明を簡単にするため、ディジタル変調器１００は３点の内挿を行ない、それ故に各Ｉ及びＱ入力対ごとに６個の多相成分を生成する。加えて、変調器１００に用いるフィルタは３タップ付き有限インパルス応答（ＦＩＲ；ｆｉｎｉｔｅｉｍｐｕｌｓｅｒｅｓｐｏｎｓｅ）フィルタである。このＦＩＲフィルタは、６個の同一フィルタ１０３〜１０８を適用することで実現される。より一般的な実施形態を、以下に詳細に説明する。

入力データストリームＩ（ｎ），Ｑ（ｎ）は、ディジタル変調器１０１により多相成分へ変換される。各入力クロック周期期間中、ディジタル変調器１０１はＮ_ｐ個の多相成分を出力する。ディジタル変調器１０１の出力は現多相成分Ｉ_ｋ（ｎ），Ｑ_ｋ（ｎ）を保持するシフトレジスタ１０２へロードされ、先に生成した集合或いは図５に示すＩ_ｋ（ｎ−ｌ）やＱ_ｋ（ｎ−ｌ）及びＩ_０（ｎ−２）等の多相成分の部分集合を保持するシフトレジスタ１０２へロードされる。先に生成した格納しなければならない多相成分の数は、ＦＩＲフィルタ１０３〜１０８内のタップ数に依存する。ＦＩＲフィルタの出力は、多重器１１０により時系列的に読み取られ、濾波出力信号をもたらす。

本発明がその利点をもたらす仕方は、３タップＦＩＲフィルタが続く３点内挿を用いる従来のディジタル変調器の出力を先ず考察することでより簡単に理解することができる。Ｉ（ｎ）とＱ（ｎ）に関する多相出力を読み出した後のこの場合のディジタル変調器の出力は、Ｉ_０（ｎ），Ｑ_０（ｎ），Ｉ_１（ｎ），Ｑ_１（ｎ），Ｉ_２（ｎ），Ｑ_２（ｎ），Ｉ_０（ｎ−１），Ｑ_０（ｎ−１），Ｉ_１（ｎ−１），Ｑ_１（ｎ−１），Ｉ_２（ｎ−１），Ｑ_２（ｎ−１），Ｉ_０（ｎ−２），Ｑ_０（ｎ−２），Ｉ_１（ｎ−２），Ｑ_１（ｎ−２），Ｉ_２（ｎ−２），Ｑ_２（ｎ−２）等の系列をなす。この系列を３タップＦＩＲフィルタで濾波したときに、各多相成分はその多相成分の加重和と出力系列内の成分の各側の二つの多相成分でもって置換されることになる。例えば、Ｉ_０（ｎ−１）は、ｗ_１Ｑ_２（ｎ）＋ｗ_２Ｉ_０（ｎ−ｌ）＋ｗ_３Ｑ_０（ｎ−１）で置き換えられよう。

上記の如く、従来のディジタル変調器の出力端で動作するＦＩＲフィルタは、ディジタル変調器への入力端でのサンプルレートよりもずっと高いＤＡＣサンプルレートで動作させねばならない。本発明は、ＤＡＣサンプルレートよりもずっと小さなクロックレートで動作する複数のＦＩＲフィルタを用いてディジタル変調器内で濾波多相成分値を計算することでこの問題を克服するものである。

再び図５に示した実施形態を参照するに、各ＦＩＲフィルタは各入力周期ごとに濾波多相成分のうちの一つを計算する。ＦＩＲフィルタの出力を多重化器１１０により読み取り、濾波変調信号を生成する。

ここで図６を参照するに、これは図５に示したＦＩＲフィルタ１０３〜１０８のうちの一つを例示するものである。ＦＩＲフィルタ１２０は、入力端子１３１〜１３３を介して図５内に図示したシフトレジスタ１０２の３個のセルに接続してある。各入力は、加重係数を入力に乗算する乗算器に接続してある。乗算器は、１２１〜１２３に示してある。乗算器の出力は加算器１２４により合算され、入力端子１３２上の多相成分に対し濾波出力を供給する。ＦＩＲフィルタ内の加重値は互いに異ならしめることもできることに留意されたい。特に、シフトレジスタ１０２に格納した負の成分である多相成分に作用させるＦＩＲフィルタ内の加重値を用いて符号変化をもたらすことができる。それ故、ディジタル変調器内にその機能を持たせる必要性は一切存在しない。また、乗算実行前に同じタップ加重値を有する入力を加算することで対称形ＦＩＲフィルタを実現し、必要とされる乗算器の数を低減できることにも留意されたい。また、しばしばフィルタは最大タップが単位利得となるようスケーリングし、かくして乗算器を必要としないようにできることに留意されたい。

本発明の上記実施形態は３タップフィルタを用い、それ故に多相成分の先行集合と後続集合から一つの多相成分だけを必要とする。先に生成した、現在の集合に一つの成分だけ増加させた多相成分集合から本実施形態内で計算した濾波成分、すなわちＱ_２（ｎ）と、二つの先の周期から計算した一つの多相成分、すなわちＩ_０（ｎ−２）とである。かくして、シフトレジスタは８個の多相成分を格納するだけでよい。

一般に、格納しなければならない多相成分の数はフィルタ内のタップ数に依存する。１周期は、一組のＩ及びＱ値に応じた多相成分の生成と定義する。第ｎ番目の周期の始端では、Ｉ（ｎ）とＱ（ｎ）を変調器１０１が受信する。ディジタル変調器１０１は、そこで多相成分Ｉ_ｋ（ｎ）とＱ_ｋ（ｎ）を計算する。第ｎ番目の周期の終端でシフトレジスタ１０２の内容はＮ_ｐ個の場所をシフトダウンされ、ここではＮ_ｐは第ｎ番目の周期期間中に生成される多相成分の数である。図５と図６に示した例では、Ｎ_ｐは６である。

第（ｎ＋ｌ）番目の周期期間中に、先の周期に対応する濾波多相成分を算出する。この時点で、第ｎ番目の周期と第（ｎ−１）番目の周期と第（ｎ−２）番目の周期の少なくとも一部に関する多相成分を、シフトレジスタ１０２に格納する。先の周期の特定と格納した多相成分の数は、フィルタのタップ数Ｎ_ｔとＮ_ｐに依存する。Ｎ_ｔが２Ｎ_ｐ未満の場合、フィルタは図５に示した仕方で先の多相成分集合を格納するシフトレジスタに接続することができる。すなわち、第ｎ番目の周期の間に計算した濾波多相成分は、入力Ｉ（ｎ−１），Ｑ（ｎ−ｌ）に対応したものとなる。

他方、タップの数が多相成分の数の２倍を超える場合は、フィルタの少なくとも一つは第（ｎ＋１）番目の周期にて計算する多相成分を必要とし、それ故に入手可能とはならない。加えて、フィルタのうちの少なくとも一つは第（ｎ−２）番目の周期からの多相成分を必要とし、それ故にシフトレジスタ１０２は４個の周期から多相成分を格納する必要があろう。この場合、フィルタは第（ｎ−２）番目の周期から或いは図５に示した第（ｎ−１）番目の周期に対応するものよりも先の周期の多相成分を格納するシフトレジスタへ接続する必要があろう。この説明目的に合わせ、第（ｎ−２）番目の周期の多相成分を格納するシフトレジスタセルがこのフィルタに接続されるようＮ_ｔとＮ_ｐを選択するものと仮定する。第ｎ番目の周期で濾波した多相成分はそこで、第（ｎ−２）番目の周期で生成された多相成分に対応するものにでき、多相成分の生成における２周期の遅延が存在することになる。

本発明の上記実施形態は、ディジタル変調した信号を濾波する線形ＦＩＲフィルタを用いるものである。しかしながら、任意の形式のディジタルフィルタを用いることもできる。一般に、各フィルタはそこに接続した多相成分の任意の関数を計算することができる。例えば、フィルタは様々な多相成分の積の加重和を含む濾波出力を計算することができる。

さらにまた、フィルタのうちのいずれかを１以上の周期からの多相成分へ接続することもできる。フィルタがシフトレジスタ１０２に格納されていない先行周期からの成分を必要とする場合、フィルタには先に生成した多相位相成分を格納するレジスタ或いは他形式のメモリを含ませることができる。

本発明の上記実施形態は、それぞれがディジタル変調器が供給する多相成分に関するＮ_ｐ個の個別フィルタを用いたものであった。この装置は、各フィルタの計算作業負荷をＮ_ｐ分の一に軽減する。フィルタがより多くの時間を必要とする場合、より多くのフィルタを用いる実施形態もまた構成することができる。

ここで図７を参照するに、これは本発明の別の実施形態になる変調器２００のブロック線図である。変調器２００はディジタル変調器２０１を用い、各周期ごとに６個の多相成分を生成する。以下の説明を単純化するため、各周期で生成された６個の多相成分とＩＦ信号に適用するフィルタはここでも３タップＦＩＲフィルタとしてある。加えて、ディジタル変調器２０１の多相出力は第１のシフトレジスタ２０３内に格納する。その他の各周期では、シフトレジスタ２０４の内容が１２個の位置分シフトダウンされ、先の二つの周期で生成されてシフトレジスタ２０３内に格納された１２個の多相成分が、シフトレジスタ２０４内の第１の１２個の位置へ移動する。

変調器２００は二つのＦＩＲフィルタバンクを用い、各フィルタ上の計算負荷をさらに低減する。第１のフィルタバンクは、２１０に示す如く６個のフィルタを含む。例示フィルタが、２１１〜２１３に示してある。この説明目的に合わせ、このフィルタバンクが奇数周期で生成された多相成分上で動作するものと想定することにする。第２のフィルタバンク２２０もまた、６個のフィルタを含む。このバンクからの例示フィルタが、２２１〜２２３に示してある。フィルタバンク２１０が奇数周期で生成された多相成分上で動作するため、フィルタバンク２２０は偶数周期で生成される多相成分上で動作する。各フィルタがここでその計算を完了する二つの周期を有するため、フィルタは入力クロックレートの半分で動作させることができる。ただし、乗算器２４０は出力クロックレートで動作させねばならない。

図７に示した実施形態は、二つのシフトレジスタを用いる。ただし、第１のシフトレジスタは任意形式の記憶レジスタとしたり、奇数周期又は偶数周期のいずれかで生成された多相成分を格納するメモリとすることができる。シフトレジスタ２０４が偶数周期でシフトする場合、そのときはこのメモリは奇数周期に生成された多相成分を保存する。この場合、偶数周期に生成された多相成分は、シフトレジスタ２０４がその１２個の位置シフトを完了した後、シフトレジスタ２０４内に直接転送することができる。

フィルタ設計によりフィルタ計算が入力周期の半分未満の時間フレーム内で実行できるようにした場合、２以上のフィルタを複数フィルタを模擬するデータプロセッサで置き換えることができる。この種の実施形態は、フィルタ計算がＴ／２未満ながらＴ／Ｎ_ｐ超であることを必要とする場合に有益であり、ただし１／Ｔはディジタル変調器２０１への入力周波数であり、Ｎ_ｐは各入力周期ごとにディジタル変調器２０１が生成する多相成分の数である。

本発明に対する様々な改変は、前述の説明と添付図面から当事者には明白となろう。従って、本発明は添付の特許請求の範囲によってのみ限定されるべきである。

最後に、本発明の代表的な実施態様を述べる。
（実施態様１）
入力多相周期系列を規定するクロックと、前記入力多相周期の各々に３個以上の多相成分を供給する多相成分発生器と、現在の前記多相周期に先行する少なくとも一つの多相周期から前記多相成分を格納するメモリと、複数のフィルタであって、前記フィルタの各々が前記メモリ内に格納した複数の前記多相成分を処理し、前記フィルタに対応する濾波された多相成分を生成する前記フィルタと、所定順序で前記濾波された多相成分を出力し、濾波出力信号を生成する多重化器とを備えるアップコンバータ回路。

（実施態様２）
各フィルタは、同一の関数関係を用い、前記濾波多相成分を生成する、実施態様１記載のアップコンバータ回路。

（実施態様３）
前記メモリは、シフトレジスタを備える、実施態様１または２記載のアップコンバータ回路。

（実施態様４）
前記フィルタは、有限インパルス応答フィルタである実施態様１から３のいずれかに記載のアップコンバータ回路。

前記フィルタは、前記多相成分の非線形合成に依存する濾波多相成分を生成する、実施態様１から４のいずれかに記載のアップコンバータ回路。

前記多相成分発生器は、各多相周期において一対のディジタル信号を受信する、実施態様１から５のいずれかに記載のアップコンバータ回路。

ディジタル変調器を用いた従来技術のＲＦ送信器列のブロック線図である。ディジタル変調器を用いた従来技術のＲＦ送信器列のブロック線図である。ディジタル変調器を用いた従来技術のＲＦ送信器列のブロック線図である。多相フィルタ・アップコンバータを母体とするディジタル変調器を示す図である。本発明の一実施形態になる変調器のブロック線図である。図５に示したＦＩＲフィルタの一例を示す図である。本発明の別の実施形態になる変調器のブロック線図である。

符号の説明

１０ＲＦ列
１１，１２ディジタルデータストリーム
１３ディジタル変調器
１４ＤＡＣ
１５ＩＦフィルタ
１６混合器
１７ＲＦフィルタ
２０ＲＦ列
２１ディジタルフィルタ
２３フィルタ
２５ＲＦ列
３１Ｉデータストリーム
３２Ｑデータストリーム
３３，３４多相フィルタ
３５高速多重化器
３７ＩＦ出力
１００変調器
１０１ディジタル変調器
１０２シフトレジスタ
１０３〜１０８ＦＩＲフィルタ
１１０多重化器
１２０ＦＩＲフィルタ
１２１〜１２３乗算器
１２４加算器
１３１〜１３３入力端子
２００変調器
２０１ディジタル変調器
２０３，２０４シフトレジスタ
２１０第１のフィルタバンク
２２０第２のフィルタバンク
２１１〜２１３，２２１〜２２３例示フィルタ
２４０乗算器

Claims

入力多相周期系列を規定するクロックと、
前記入力多相周期の各々に３個以上の多相成分を供給する多相成分発生器と、
現在の前記多相周期に先行する少なくとも一つの多相周期から前記多相成分を格納するメモリと、
複数のフィルタであって、前記フィルタの各々が前記メモリ内に格納した複数の前記多相成分を処理し、前記フィルタに対応する濾波された多相成分を生成する前記フィルタと、
所定順序で前記濾波された多相成分を出力し、濾波出力信号を生成する多重化器とを備えるアップコンバータ回路。
各フィルタは、同一の関数関係を用い、前記濾波多相成分を生成する、請求項１記載のアップコンバータ回路。
前記メモリは、シフトレジスタを備える、請求項１または２記載のアップコンバータ回路。
前記フィルタは、有限インパルス応答フィルタである請求項１から３のいずれかに記載のアップコンバータ回路。
前記フィルタは、前記多相成分の非線形合成に依存する濾波多相成分を生成する、請求項１から４のいずれかに記載のアップコンバータ回路。
前記多相成分発生器は、各多相周期において一対のディジタル信号を受信する、請求項１から５のいずれかに記載のアップコンバータ回路。