KR0170301B1 - 복합위상여파기와 이를 이용한 타이밍 오차 보상장치 및 그 방법 - Google Patents

복합위상여파기와 이를 이용한 타이밍 오차 보상장치 및 그 방법 Download PDF

Info

Publication number
KR0170301B1
KR0170301B1 KR1019950038240A KR19950038240A KR0170301B1 KR 0170301 B1 KR0170301 B1 KR 0170301B1 KR 1019950038240 A KR1019950038240 A KR 1019950038240A KR 19950038240 A KR19950038240 A KR 19950038240A KR 0170301 B1 KR0170301 B1 KR 0170301B1
Authority
KR
South Korea
Prior art keywords
filter
phase
group delay
input signal
timing error
Prior art date
Application number
KR1019950038240A
Other languages
English (en)
Other versions
KR970023217A (ko
Inventor
고정완
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950038240A priority Critical patent/KR0170301B1/ko
Priority to JP8279720A priority patent/JP2986745B2/ja
Priority to GB9622422A priority patent/GB2306823B/en
Priority to CN96112482A priority patent/CN1077743C/zh
Priority to NL1004377A priority patent/NL1004377C2/nl
Priority to US08/741,122 priority patent/US5917735A/en
Publication of KR970023217A publication Critical patent/KR970023217A/ko
Priority to US09/098,356 priority patent/US5982832A/en
Application granted granted Critical
Publication of KR0170301B1 publication Critical patent/KR0170301B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0273—Polyphase filters
    • H03H17/0275—Polyphase filters comprising non-recursive filters

Abstract

본 발명은 복합위상여파기와 이를 이용한 타이밍오차 보상장치 및 그 방법에 관한 것으로, 샘플링주파수를 Fs라 하고, n은 소정수일 때 Fs/2n의 통과대역을 갖는 모체여파기의 임펄스응답을 구하고, 구해진 임펄스응답을 2*π/n씩 위상차를 가지는 복수개의 클럭으로 재샘플링해서, 재샘플링된 임펄스응답들을 요소여파기틀의 전달특성으로 하는 일련의 여파기집합으로 되어 있는 복합위상여파기를 이용하여 검출된 위상에 대응하는 군지연을 갖는 여파기집합중 하나의 여파기를 선택하여 입력신호를 여파함으로써 입력신호의 타이밍오차 및 위상오차 샘플링주파수보다 낮은 주파수에서도 보상할수 있다.

Description

복합위상여파기와 이를 이용한 타이밍오차 보상장치 및 그 방법
제1도는 차단주파수가 1/n을 갖는 저역통과여파기의 주파수특성을 도시한 도면이다.
제2도는 제1도에 도시된 저역통과여파기의 임펄스특성을 데시메션(Decimation)해서 형성되는 복수개의 요소여파기를 설명하기 위한 도면이다.
제3도는 제2도에 도시된 각 요소여파기의 주파수특성도이다.
제4도는 본 발명에 의한 복합위상여파기의 개념도이다.
제5도는 제4도에 도시된 여파기집합의 모체여파기의 임펄스응답특성도이다.
제6도는 제5도에 도시된 임펄스특성을 갖는 모체여파기의 주파수특성도이다.
제7도는 제4도에 도시된 여파기집합의 임펄스응답특성도이다.
제8도는 제4도에 도시된 여파기집합의 주파수특성도이다.
제9도는 제4도에 도시된 여파기집합의 군지연특성도이다.
제10도 및 제11도는 카이저 윈도우방법을 이용하여 FIR 저역통과여파기로 구성된 모체여파기의 베타값의 변화에 따른 진폭특성 및 위상특성도이다.
제12도는 카이저 윈도우방법을 이용하여 FIR 저택통과여파기로 구성된 모체여파기의 군지연특성의 변동량과 베타와의 관계를 도시한 도면이다.
제13도 및 제14도는 카이저 윈도우방법을 이용하여 FIR저역통과여파기로 구성된 여파기집합의 진폭특성 및 군지연특성을 설명하기 위한 도면이다.
제15도는 10%군지연오차를 일으키는 대역과 여파기의 탭수의 관계를 설명하기 위한 도면이다.
제16도는 본 발명의 일 실시예에 따른 타이밍오차 보상장치의 블럭도이다.
제17도는 제16도에 도시된 위상검출부의 상세블럭도이다.
제18도는 제16도에 도시된 복합위상여파기의 상세회로도이다.
제19도와 제20도는 본 발명의 이해를 돕기 위한 타이밍오차를 가진 신호의 개안도(eye diagram)와 타이밍오차를 보상한 신호의 개안도이다.
본 발명은 복합위상여파기와 이를 이용한 타이밍오차 보상장치 및 그 방법에 관한 것으로, 특히, 샘플링된 데이타에 대하여 샘플링주기보다 짧은 주기에 대한 위상오차, 타이밍오차 및 군지연특성을 보상하는 복합위상여파기와 이를 이용한 타이밍오차 보상장치 및 그 방법에 관한 것이다.
기록매체의 급속한 기록밀도의 증가는 상대적으로 보다 빠른 처리속도를 요구하게 되고, 기존의 아날로그 신호처리방법에서 벗어나 디지탈 신호처리방법을 사용하게 되었다.
기록계 또는 송신측에서는 영상 및 음성신호를 샘플링주파수로 샘플링하여 디지탈신호로 변환한 후 이 변환된 디지탈신호를 부호화하여 전송하거나 기록매체에 저장한다.
재생계 또는 수신측에서 기록매체 또는 채널을 통해 전송된 신호를 디지탈신호처리하여 원래의 신호로 재생하게 된다 이때, 전송된 신호를 디지탈신호처리할 때 발생되는 샘플링 위상오차, 타이밍오차등을 보상하기 위하여 여러가지 방법들이 제시되고 있다.
제시된 방법들 중 일 예로서, 디지탈 PLL(Phase Locked Loop)회로를 사용하는 경우 높은 동작주파수와 피드백 루프를 가지기 때문에 고정도를 요하는 디지탈 PLL회로를 실제로 구현하기에는 어려웠다.
한편, 디지탈신호처리시, 샘플링주기를 갖는 군지연 회로는 디플립플롭과 같은 지연소자를 사용하여 구성할 수 있다. 그러나 군지연이 샘플링주기 이하를 갖는 회로는 여파기를 사용해야만 가능해진다. 가장 널리 알려진 회로로서는 90°의 이상특성(Phase Shift Characteristics)을 가지는 힐버트(Hilbert) 여파기를 들 수 있다. 샘플링주기를 1로 정규화했을 때 힐버트 여파기는 샘플링주기의 1/2에 해당하는 군지연특성을 갖는다. 여파기의 군지연이란 여파기를 통과한 신호가 얼마나 지연되어 나오는가 하는 특성으로써 여파기의 위상특성을 미분한 값이 된다. 여기서, 현재 입력신호에서 위상오차가 발생하면 그 신호자체가 기준시간보다 지연 또는 앞서는 특성을 가지게 되기 때문에 위상오차는 군지연(group delay)오차와 같은 개념으로 어떤값(위상 또는 시간)을 매개변수로 사용하였는가 하는 차이가 있을 뿐이다.
일반적으로, 디지탈 여파기에 있어서 소정의 소수점 이하의 군지연특성을 갖는 여파기에 대해서는 주파수 및 위상특성으로부터 역퓨리에 변환을 사용하여 보상 여파기를 설계하여 위상오차를 보상하였다. 그러나 이러한 방법은 시간에 따라 군지연 특성이 변동하는 시스템에 있어서는 적용할 수 없다는 문제점이 있었다.
따라서, 본 발명의 목적은 디지탈신호처리시 발생하는 샘플링주기보다 짧은 시간에 따라 변동하는 즉, 시변 지연특성을 보상하는 복합위상여파기를 제공하는 데 있다.
본 발명의 다른 목적은 서로 다른 군지연특성을 갖는 복수개의 FIR(Finite Impulse Response) 저역통과여파기로 되어 있는 복합위상여파기를 제공하는 데 있다.
본 발명의 또 다른 목적은 서로 다른 군지연툭성을 가지며, 카이저 윈도우방법을 이용한 복수개의 FIR 저역통과여파기로 되어 있는 복합위상여파기를 제공하는 데 있다.
본 발명의 또 다른 목적은 간단한 구성을 갖는 복합위상여파기를 이용하여 디지탈신호처리시 발생하는 샘플링주기보다 짧은 타이밍오차 및 위상오차를 보상하는 타이밍오차 보상장치를 제공하는 데 있다.
본 발명의 또 다른 목적은 디지탈신호처리시 발생하는 샘플링주기보다 짧은 타이밍오차 및 위상오차를 보상하는 타이밍오차 보상방법을 제공하는 데 있다.
상술한 목적을 달성하기 위하여, 본 발명에 의한 복합위상여파기는 샘플링주파수를 Fs라 하고, n은 소정수일 때 Fs/2n의 통과대역을 갖는 모체여파기의 임펄스응답을 구하고, 상기 구해진 임펄스응답을 2*π/n씩 위상차를 가지는 복수개의 클럭으로 재샘플링해서, 상기 재샘플링된 각 임펄스응답을 각 요소여파기의 전달특성으로 하여 서로 다른 군지연특성을 갖는 일련의 여파기집합으로 되어 있는 것을 특징으로 하고 있다.
또한, 본 발명에 의한 타이밍오차 보상장치는 입력신호의 타이밍오차를 보상하는 장치에 있어서 입력신호의 타이밍오차를 검출하는 위상검출수단; 및 일정한 증분을 가지면서 서로 다른 군지연특성을 갖는 여파기집합으로 구성되며, 상기 검출된 위상오차 및 타이밍오차에 대응하는 군지연을 보상하기 위하여 선택된 상기 여파기집합중 하나의 요소여파기에 의해 입력신호를 여파하는 복합위상여파기를 포함함을 특징으로 하고 있다.
또한, 본 발명에 의한 타이밍오차 보상방법은 입력신호의 타이밍오차를 보상하는 방법에 있어서:
(a)부호가 상반되는 인접한 두 샘플데이타의 절대치를 이용하여 입력신호의 위상오차 및 타이밍오차를 검출하는 단계; (b)샘플링주파수 Fs라 하고, n은 소정수일 때 Fs/2n의 통과대역을 가지는 모체여파기의 임펄스응답특성을 구하는 단계; (c)상기 구해진 임펄스응답특성을 2*π/n씩의 위상차를 가지는 복수개의 클럭으로 재샘플링하는 단계; (d)상기 재샘플링하여 얻어지는 각 임펄스응답을 각 요소여파기의 전달특성으로 하여 서로 다른 군지연특성을 갖는 일련의 여파기집합을 생성하는 단계: (e)상기 (a)단계에서 검출된 위상오차 및 타이밍오차에 대응한 군지연을 보상하는 상기 (d)단계에서 생성된 여파기집합중 하나의 여파기를 선택하는 단계; 및 (f)상기 입력신호를 상기 (e)단계에서 선택된 여파기에 의해 여파하는 단계를 포함함을 특징으로 하고 있다.
먼저, 본 발명의 이해를 돕기 위하여 본 발명에서 제안하고 있는 복합위상여파기의 정의와 개념을 설명하기로 한다.
본 발명의 복합위상여파기는 하나의 모체여파기의 전달함수에서 분리된 여파기의 집합으로써, 분리된 각 여파기(이하 요소여파기라고 함)는 서로 다른 군지연특성(Group Delay Characteristics)을 가지면서, 이 군지연은 일정한 증분을 갖는다.
즉, 이 복합위상여파기를 구성하고 있는 복수개의 각 요소여파기는 보간(interpolation)이론에 근거하여 설계하며, 소정의 저역통과대역에 대하여 각 요소여파기는 동일한 진폭특성과 서로 다른 값의 군지연을 가지며 주어진 범위안에서 선형성을 유지한다. 즉, 복합위상여파기는 서로 다른 군지연특성과 동일한 주파수특성을 가진 선형여파기의 집합이라고 할 수 있다.
여기서, 모체여파기란 L*n 탭을 가지며 차단주파수가 1/n인 FIR 저역통과여파기로 정의하며, 이 모체여파기의 전달함수의 주파수특성은 제1도에 도시된 바와 같다.
제1도에 도시된 주파수특성을 갖는 모체여파기의 임펄스응답특성은 제2도에 도시된 바와 같다.
제2도에 도시된 모체여파기의 임펄스응답특성을 2π/n의 위상을 갖는 클럭으로 1/n로 데시메션하면, ... -n번째,0번째(중앙탭), n번째, 2n번째, ...의 샘플데이타를 갖는 제1여파기와 ..., -n+l번째, 첫번째, n+1번째, 2n+1번째..., 의 샘플데이타를 갖는 제2여파기 내지 ..., 1번째, n-1번째, 2n-1번째...의 샘플데이타를 갖는 제n여파기로 되어 있는 n개의 요소여파기를 구성할 수 있다.
따라서, 차단주파수가 1/n을 갖는 저역통과여파기의 임펄스응답을 1/n로 데시메션하되 데시메션 클럭의 위상을 2π/n씩 증가시키면서 n번 데시메션을 행해서 데시메션된 각 요소여파기의 주파수특성은 제3도에 도시된 전대역통과여파기(all pass filter)의 특성을 갖는다.
이때, 데시메션된 n개의 요소여파기의 각 임펄스응답을 요소여파기의 계수로 볼 수 있으며, 이때 데시메션 클럭들의 위상은 군지연특성에 비례하는 관계를 가진다.
제4도는 본 발명에 의한 복합위상여파기의 개념도이다.
제4도에 의하면, 복합위상여파기(1)는 서로 다른 군지연특성을 갖는 n개의 여파기(1.1-1.n)로 구성된다. 위상검출부(2)는 입력에 대하여 위상을 검출해서 검출된 위상에 대응하는 n개의 여파기(1.1-1.n)중 하나의 여파기를 선택한다. 선택된 여파기에 의해 입력을 여파하면 위상이 보상된 출력이 출력된다.
이때, 복합위상여파기(1)의 군지연 즉, 제1여파기에서 제n여파기(1.1-1.n)까지의 여파기점합의 군지연을 Gn이라고 했을 때 아래(1)식과 같이 나타낼 수 있다.
여기서, m은 소정수이고, L은 여파기점합의 탭수이고, Ts는 샘플링주기이다. (L-1)/2는 여과기집합자체의 지연을 나타내고 있다.
위 (1)식으로부터 복합위상여파기(1)의 용이한 설계를 위해 다음과 같은 가정을 한다.
1)입력신호는 PLL(도시되지 않음)을 통하여 일차적인 타이밍 오차는 보정한 것으로 가정을 한다.
2)주어진 위상오차의 최대치가 ±180°를 넘지 않는다고 가정을 한다.
3)m은 충분히 큰 정수로 설정을 하고 m=n으로 가정을 한다.
4)입력신호는 춘분히 높은 샘플링주파수로 샘플링되어 있다고 가정을 한다.
따라서, 상술한 가정들을 충족한 제1여파기 내지 제n여파기(1.1-1.n)의 군지연의 차이는 1샘플링주기가 되고 각 인접한 여파기간의 군지연의 차이는 Ts /n이 된다.
이러한 제1여파기 내지 제n여파기(1.1-1.n)의 여파기집합을 설계하기 위하여 통과대역이 Fnyquist/n(=Fs/2n)이고, 탭수가 L·n인 저역통과 FIR여파기인 모체여파기를 설계한다. Fs는 샘플링주파수이다.
여기서, L=15, n=20인 경우 모체여파기의 임펄스응답특상은 제5도에 도시된 바와 같다.
제5도에 의하면, 수평축은 중앙탭을 중심으로 하여 좌,우 150개의 여파기탭수를 나타내고 있으며, 수직축은 모체여파기의 계수값을 나타내고 있다.
제6도는 1/20의 통과대역을 갖는 모체여파기의 주파수특성을 나타내고 있다. 나이퀴스트 주파수(샘플링주파수/2)를 1로 정규화했을 때 수평축은 주파수를 나타내고 있으며, 수직축은 진폭을 나타내고 있다.
따라서, 제5도에 도시된 바와 같은 모체여파기의 임펄스응답을 120로 데시메션하되, 데시메션 클럭의 위상을 2π/n씩 증가시키면서 n번의 데시메션을 행했을 때, 모체여파기의 임펄스응답을 H라고 하면,
로 표현되고, 데시메션된 m번째와 임 펄스응답 Hsm은 아래 (3)식과 같이 표현될 수 있다.
여기서, L≤m≤n 으로 표현할 수 있다.
이렇게 하여 모체여파기를 데시메션해서, 데시메션된 임펄스응답을 전달함수로 하는 여파기집합의 각 요소여파기는 통과대역에 대하여 제3도에 도시된 바와 같이 거의 전대역통과여파기(All Pass Filter)의 특성을 가지지만 데시메션 클럭의 위상을 2π/n씩 증가시키기 때문에 각 요소여파기의 군지연특성은
로 표현되어진다.
여기서, 1 ≤ i ≤ n:정수, Gi : i 번째 여파기의 군지연을 나타낸다.
제7도는 제4도에 도시된 여파기집합(1.1-1.n)의 임펄스응답특성도로서, 1/20의 통과대역을 갖는 모체여파기의 임펄스응답을 1/20로 데시메션한 20개의 임펄스응답을 나타내고 있다.
제8도에 도시된 수평축은 중앙탭을 중심으로 좌우 7.5개씩 15(n*L/n)개의 탭수를 나타내고 있고, 수직축은 여파기의 계수를 나타내고 있다.
제8도는 제4도에 도시된 여파기집합(1.1-1.n)의 주파수특성도로서, 즉, 제7도에 도시된 20개의 임펄스응답에 대한 주파수특성을 나타내고 있으며 시간축에서 서로 대칭이 되는 여파기의 경우 똑같은 특성을 가지고 있으므로 10개의 특성만 나타내고 있다.
제8도에 도시된 바와 같이 20개의 요소여파기의 대역통과특성은 거의 전대역통과여파기의 특성을 가지지만 근본적인 불연속점의 존재로 인하여 저역통과여파기특성을 가지며, 서로 동일한 진폭특성을 갖는다.
수평축은 나이퀴스트주파수를 1로 정규화했을 때의 주파수를 나타내고 있고, 수직측은 진폭을 나타내고 있다.
제9도는 제7도에 도시된 20개의 임펄스응답에 대한 군지연특성을 나타내고 있다.
여파기집합의 탭수(L)는 15이므로 평균 군지연은 7샘플링주기가 되며 데시메션시의 위상차에 의해 각 여파기의 군지연은 Ts/n씩 차이를 가지게 된다. 여기서, 선형저역통과대칭여파기(Linear Low Pass Symetric Filter)의 평균군지연은 ((탭수-1)/2*샘플링주기 )가 되므로 여파기집합의 평균 군지연은 7샘플링주기가 된다.
이상과 같은 절차를 통하여 얻어진 n개의 임펄스응답을 갖는 여파기집합을 복합위상여파기라고 하며, 그 특징은 다음과 같다.
(1)n개의 요소여파기로 구성된 복합위상여파기의 응답특성은 전대역통과특성을 갖는다.
(2)각 여파기의 탭수는 홀수개가 되어야 하며 이 경우에는 정규화주파수 ω=π에서 불연속성을 가지게 된다. 만약 각 여파기의 탭수가 짝수개의 경우 DC주파수에서 불연속점을 가지게 되면 데이타가 DC성분을 가진 경우에는 사용할 수 없기 때문에 각 여파기의 탭수는 홀수개가 되어야 한다.
(3)각 여파기의 군지연은 평탄하며,
씩 증가하는 특성을 가지고 있다.
(3)의 특성에서 군지연의 차이가 1샘플링 주기를 넘어서지 않는 경우이지만 본 발명의 복합위상여파기는 군지연이 1샘플링 주기를 넘는 경우에도 적용될 수 있다. 즉, 제4도에 도시된 데시메션된 여파기집합(1.1-1.n)의 전후에 지연소자를 추가하면 군지연을 조절할 수 있다. 이 때, 군지연의 차이가 1샘플링저것기이면 모체여파기의 임펄스응답의 갯수는 각 요소여파기의 응답의 갯수 L과 소정수 n을 승산한 값이지만, 군지연의 차이가 1샘플링주기가 넘으면 모체여파기의 임펄스응답의 갯수는 각 요소여파기의 응답의 갯수 L과 소정수 n을 승산한 값과 최대 허용 군지연특성의 차 Td와 소정수 n을 승산한 값을 합한 갯수가 된다.
한편, 위 (1)특성을 가지기 위해서는 다음과 같은 조건을 만족하도록 복합위상여파기를 설계하여야 한다.
①충분한 통과대역을 확보해야 한다.
②통과대역에서 모든 여파기틀의 진폭 변동(ripple) 량이 일정한 범위내에 있어야 한다.
③통과대역에선 군지연의 변동량이 일정한 범위내에 들어오도록 설계되어야 한다.
상기의 ①,②,③조건을 만족하기 위하여 카이저 윈도우방법을 사용하여 L×n탭을 가지며 차단주파수가 1/n인 모체여파기를 설계하여 복합위상여파기를 구현할 수 있다.
여기서, 카이저 윈도우방법을 이용하여 모체여파기설계시, 각 여파기의 탭수변화에 따른 여파기의 특성변화와, 베타의 변화에 따른 여파기의 특성은 제10도 내지 제12도에 도시되어 있다.
제10도 및 제11도는 카이저 윈도우방법을 이용하여 저역통과 FIR여파기로 구성된 모체여파기의 베타(B)값을 1 에서 10까지 변화시켰을 때의 진폭특성 및 위상특성을 나타내고 있다.
이때, 사용된 여파기웨 탭수(L)는 15이고, n은 20이며, 군지연의 변화량은 Ts/20으로 설정되어 있고, 이중 변동량이 가장 많은 첫번째 여파기를 도시하였다. 여기서, 베타(9)값이 작을 수록 제10도에 도시된 바와 같이 컷오프특성은 좋지만 제11도에 도시된 바와 같이 변동량이 많으며, 베타(B)같이 클수록 컷오프특성(제10도)은 나쁘지만 변동량이 적어 평탄한 위상특성(제11도)을 가짐을 알 수 있다. 상기 ③의 특성을 만족하기 위해서는 베타(B)값이 클수록 좋다.
제12도는 카이저윈도우방법을 이용하여 저역통과 FIR여파기로 구성된 모체여파기의 위상오차를 10%로 제한한 경우 군지연 변동량과 베타값과의 관계를 나타내는 도면으로서, 상술한 바와 같이 베타값이 클수록 변동량은 작으므로 베타는 최소한 6이상이 되어야 원하는 위상특성을 갖는다는 것을 알 수 있다.
제13도 및 제14도는 카이저 윈도우 방법을 이용하여 저역통과 FIR여파기로 구성된 여파기집합의 진폭특성과 위상특성을 나타내고 있다.
제15도는 10% 군지연오차를 일으키는 대역과 여파기의 탭수의 관계를 도시한 도면으로서, 탭수가 클수록 통과대역도 넓어진다.
따라서, 본 발명은 제10도 내지 제15도를 통해, 여파기의 설계시 선형 위상특성을 가지며, 베슬(Bessel)함수를 근간으로 하는 카이저 윈도우방법에 의한 설계가 가장 좋으며, 베타가 6이상인 경우에 군지연의 평탄도가 만족스럽다는 것을 알 수 있다. 또한, 탭수가 클수록 통과대역도 넓어진다는 것도 알 수 있다.
이어서, 본 발명에 의한 복합위상여파기와 이를 이용한 타이밍오차 보상장치 및 그 방법을 첨부된 도면을 참조하여 바람직한 실시예를 설명하기로 한다.
제16도는 본 발명에 의한 타이밍오차 보상장치의 일 실시예에 따른 블럭도이다.
제16도에 도시된 장치는, 입력신호를 디지탈신호로 변환하는 A/D변환부(10)와, 입력신호와 동기된 클럭을 발생하여 A/D변환부(10)에 공급하는 PLL(20)과, 디지탈신호로 변환된 신호의 위상을 검출하는 위상검출부(30)와, 서로 다른 군지연특성을 갖는 여파기집합으로 구성되며, 검출된 위상에 대응하는 군지연을 보상하는 여파기를 선택하여 디지탈신호로 변환된 신호의 위상오차 및 타이밍오차를 보상하는 복합위상여파기(40)로 구성된다.
이어서, 제16도에 도시된 장치의 동작을 설명하기로 한다.
제16도에 의하면, 입력신호는 예를 들어, 최소런길이 d, 최대런길이 k, 입력데이타의 코드길이 m, 전송데이타의 코드길이 n으로 표현되는 RLL(Run Length Limited)방법으로 부호화된 신호이며, 이 입력신호는 채널을 통해 전송되는 동안 타이밍 오차를 가지고 A/D변환부(10)에 입력된다.
A/D변환부(10)에서 변환된 디지탈형태의 입력신호는 PLL(20)을 통해 발생된 클럭에 따라 샘플링되어 일차적으로 타이밍오차가 보정된다.
여기서, PLL(20)은 회로가 복잡한 디지탈 PLL보다는 간단한 구성을 갖는 아날로그 PLL로 구성될 수 있다. 이 아날로그 PLL은 널리 알려진 바대로, 루프여파기, 위상검출기, 전압발진기로 되어 있다.
이때, A/D변환부(10)로부터 공급되는 디지탈형태로 변환된 입력신호는 PLL(20)의 루프지연(loop delay)등에 의한 샘플링 위상오차 및 PLL(20)내부에 구성된 루프여파기의 시정수 및 피드백특성에 기인하는 잔류타이밍오차(Residual Timing Error)를 가지게 된다.
따라서, A/D변환부(10)로부터 공급되는 신호의 타이밍오차 및 위상오차를 위상검출부(30)에서 검출하고, 이 신호의 타이밍오차 및 위상오차를 복합위상여파기(40)에서 보정한다. 위상검출부(30)의 상세회로도는 제17도에 도시된 바와 같다.
제17도에 도시된 구성에 의한 위상검출은, 제로크로싱되는 인접한 두개의 샘플에 대해 샘플의 절대치가 동위상일 때 같아지는 것을 이용한다. 즉, 입력신호가 위상오차를 가지는 경우 제로크로싱되는 인접한 두개의 샘플의 차이가 생기게 된다.
따라서, 제로크로싱검출기(31)에서는 제16도의 A/D변환부(10)로부터 공급되는 신호에서 현재 샘플데이타가 정(positive)의 값을 가지고, 바로 전샘플데이타가 부(negative)값을 가지면 -1을 출력하고, 현재 샘플데이타가 부의 값을 가지고, 바로 전 샘플데이타 정의 값을 가지면 1을 출력하고, 바로 전샘플과 현재 샘플데이타의 값이 동일하면 0를 출력 한다.
샘플지연기(32)에서는 A/D변환부(10)로부터 공급되는 신호를 한 샘플동안 지연한다. 감산기(33)에서는 A/D변환부(10)로부터 공급되는 현재 샘플데이타와 샘플지연기(32)로부터 공급되는 바로 전 샘플데이타의 차를 구해서 숭산기(34)에서 차의 결과와 제로크로싱검출기(31)에서 검출된 결과를 승산한다.
평균치계산기(35)에서는 승산된 결과를 소정개수만큼 누적하고, 누적된 결과를 제산해서 평균치를 계산한다. 계산된 평균치는 이에 대응하는 군지연을 보상하는 여파기를 선택하는 여파기선택제어신호(SEL)로서 제16도에 도시된 복합위상여파기(40)에 공급된다.
제18도는 제16도에 도시된 복합위상여파기의 상세회로도이다.
제18도에 도시된 복합위상여파기는 (탭수(L)-1)에 해당하는 지연기들(41.1-41.L-1)과, n개의 각 여파기의 계수가 저장되어 있는 L개의 메모리(42.1-42.L)와, 현재 샘플데이타와 제1메모리(42.1)로부터 독출되는 여파기계수와 승산하는 제1승산기(43.1)와, 각 지연기(41.1-41.L-1)의 출력데이타와 여파기선택신호(SEL)에 따라 제2 내지 제L메모리(42.2-42.L)로부터 독출되는 여파기계수와 각각 승산하는 제2 내지 제L승산기(42.2-42.L)와, 제1내지 제L승산기(43.1-43.L)에서 승산된 결과들을 가산하는 가산회로(44)로 구성되어 있다.
제18도에 도시된 복합위상여파기의 동작을 설명하면, L개의 메모리(42.1-42.L)의 각각에는 n개의 각 여파기의 계수가 저장되어 있다.
예를 들어, L개의 각 메모리의 제1어드레스에는 제1여파기의 계수(b0, bn, b2n, ..., bLn)에 해당하는 계수가 저장되고, 각 메모리의 제2어드레스에는 제2여파기의 계수(b1, bn+1, b2n+1, ..., b(L-1)n+1)에 해당하는 계수가 저장되고, 이렇게 하여 각 메모리의 제n어드레스에는 제n여파기의 계수(bn-1, b2n-1, b3n-1,..., bLn-1)에 해당하는 계수가 저장된다.
여기서, L개의 메모리(42.1-42.n)는 n개의 여파기별로 탭수에 대응하는 계수가 저장된 하나끈 메모리로 구성될 수도 있다.
제16도의 위상검출부(30)에서 검출된 위상오차에 대응하는 여파기선택신호(SEL)에 따라 각 메모리(42.1-42.L)에 소정번째 어드레스에 저장되어 있는 소정번째의 여파기의 계수들을 독출하여 각 승산기(43.1-43. L)의 제2입력단에 공급한다.
각 승산기(43.1-43.L)의 제1입력단에는 제16도의 A/D변환부(10)로부터 입력되는 현재의 입력샘플데이타 및 각 지연기(41.1-41 L-1)의 출력신호가 공급된다. 제1승산기(43.1)에서는 메모리(42.1)로부터 독출되는 여파기계수와 입력신호를 승산하고, 다른 독출되는 승산기들(43.2-43. L)에서는 메모리(42.2-42. L )로부터 여파기계수들과 지연기들(41.1-41.L-1)의 출력신호들을 각각 승산한다.
가산회로(44)에서는 승산기들(43.1-43.L)에 의해 승산된 결과를 가산하여 출력한다. 이 가산된 출력이 선택된 여파기에 의해 위상오차 및 타이밍오차를 보상한 신호가 된다.
제19도는 본 발명의 이해를 돕기 위하여 샘플링 오차를 가진 신호의 개안도이고, 제20도는 타이밍오차를 보상한 신호의 개안도이다.
(d,k)=(2,10)인 RLL신호에 대해 타이밍오차성분의 주파수가 0.001, 타이밍오차의 분산 σ = 0.5, 단위 대이터 심볼레이트 당 한샘플의 심볼레이트 샘플링(Symbol rate sampling)의 조건에서 시뮬레이션한 결과를 보여주고 있다.
본 발명은 데이타기록재생장치, 데이타송수신장치 및 디지탈신호처리장치에 널리 사용될 수 있다.
본 발명은 높은 샘플링주파수와 고정도를 요하는 디지탈 PLL을 사용해서 타이밍오차 및 위상오차를 보상하는 장치보다도 낮은 샘플링주파수와 간단한 회로구성으로 위상오차 및 타이밍오차를 보상할 수 있는 효과가 있다.
또한, 본 발명은 다양한 형태의 군지연특성의 보상 및 타이밍오차의 보정등에 대응할 수 있다.

Claims (20)

  1. 샘플링주파수를 Fs라 하고, n은 소정수일 때 Fs/fn의 통과대역을 갖는 모체여파기의 임 펄스응답을 구하고, 상기 구해진 임펄스응답을 2*π/n씩 위상차를 가지는 복수개의 클럭으로 재샘플링해서, 상기 재샘플링된 각 임펄스응답을 각 요소여파기의 전달특성으로 하여 서로 다른 군지연특성을 갖는 일련의 여파기집합으로 되어 있는 것을 특징으로 하는 복합위상여파기.
  2. 제1항에 있어서, 상기 복수개의 클릭의 위상은 군지연특성에 비례하는 관계를 갖는 것을 특징으로 하는 복합위상여파기.
  3. 제1항에 있어서, 상기 모체여파기와 여파기집합의 각 요소여파기는 저역통과 FIR여파기임을 특징으로 하는 복합위상여파기.
  4. 제1항에 있어서, 상기 모체여파기와 여파기집합의 각 요소여파기는 카이저 윈도우방법을 이용한 저역통과 FIR여파기임을 특징으로 하는 복합위상여파기.
  5. 제4항에 있어서, 상기 모체여파기와 여파기집합의 각 요소여파기는 베타값이 6이상의 카이저 윈도우방법을 이용한 저역통과 FIR여파기 임을 특징으로 하는 복합위상여파기.
  6. 제1항에 있어서, 상기 여파기집합의 각 요소여파기의 탭수는 홀수개임을 특징으로 하는 복합위상여파기.
  7. 제1항에 있어서, 상기 여파기집합의 각 요소여파기의 응답특성은 전대역통과특성을 갖는 것을 특징으로 하는 복합위상여파기.
  8. 제1항에 있어서, 상기 여파기집합의 각 요소여파기의 군지연은 한샘플링주기(Ts)에 대해 Ts/n씩 증가하는 특성을 가지며, 군지연의 차이가 한 샐플링줄기이내임을 특징으로 하는 복합위상여파기.
  9. 제1항에 있어서, 상기 여파기집합의 전후에 지연소자를 구비하여 상기 여파기집합의 군지연을 적어도 한 샘플링주기이상으로 조절함을 특징으로 하는 복합위상여파기.
  10. 제8항에 있어서, 상기 모체여파기의 임펄스응답의 갯수를 각 요소여파기의 응답의 갯수 L과 소정수 n을 승산한 값임을 특징으로 하는 복합위상여파기.
  11. 제9항에 있어서, 상기 모체여파기의 임펄스응답의 갯수를 각 요소여파기의 응답의 갯수 L과 소정수 n을 승산한 값과, 최대 허용 군지연특성의 차 Td와 소정수 n을 승산한 값을 합한 갯수임을 특징으로 하는 복합위상여파기.
  12. 입력신호의 위상오차 및 타이밍오차를 보상하는 장치에 있어서; 입력신호의 위상오차 및 타이밍오차를 검출하는 위상검출수단; 및 일정한 증분을 가지면서 서로 다른 군지연특성을 갖는 여파기집합으로 구성되며, 상기 검출된 위상오차 및 타이밍오차에 대응하는 군지연을 보상하기 위하여 선택된 상기 여파기집합중 하나의 요소여파기에 의해 입력신호를 여파하는 복합위상여파기를 포함함을 특징으로 하는 타이밍오차 보상장치.
  13. 제12항에 있어서, 상기 복합위상여파기는 입력신호를 지연하며 직렬로 연결된 복수개의 지연기; 여파기집합의 각 요소여파기별로 여파기계수가 저장되어 있는 메모리; 상기 검출된 위상오차 및 타이밍오차에 대응하는 군지연을 보상하는 여파기의 계수를 상기 메모리로부터 독출하여 독출된 여파기의 계수들과, 현재 입력데이타와 상기 지연기들의 출력을 승산하는 복수개의 승산기; 및 상기 복수개의 숭산기의 출력을 가산하는 가산회로를 포함함을 특징으로 하는 타이밍오차 보상장치.
  14. 제13항에 있어서, 상기 메모리는 여파기탭수에 대응하는 복수개의 메모리로 구성되고, 상기 복수개의 메모리에는 소정수 n개의 여파기의 여파기탭수에 해당하는 계수들이 저장됨을 특징으로 하는 타이밍 오차 보상장치.
  15. 제12항에 있어서, 입력신호에 동기되는 샘플링주파수에 해당하는 클럭을 발생하는 위상동기루프(PLL)회로; 및 상기 발생된 클럭에 따라 입력신호를 디지탈신호형태로 변환해서 상기 복합위상여파기에 공급하는 A/D변환수단을 더 포함하여, 상기 입력신호는 상기 PLL회로에서 발생한 클럭에 의해 1차적인 타이밍오차는 보상하여 상기 복합위상여파기에 공급함을 특징으로 하는 타이밍 오차 보상장치.
  16. 제12항에 있어서, 상기 위상검출수단은 입력신호의 제로크로싱되는 인접한 두개의 동위상인지를 검출하는 제로크로싱검출기; 상기 입력신호의 단위 샘플을 지연하는 샘플지연기; 상기 지연된 샘플데이타와 현재 샘플데이타의 차를 구하는 감산기; 상기 구해진 차를 상기 제로크로싱검출기의 출력과 승산하는 승산기 ; 및 상기 승산된 결과를 누적하여 소정수로 제산한 결과를 상기 복합위상여파기에 여파기선택신호로 공급하는 평균치계산기를 포함함을 특징으로 하는 타이밍오차 보상장치.
  17. 제15항에 있어서, 상기 위상검출수단은 상기 A/D변환수단으로부터 공급되는 신호의 제로크로싱되는 인접한 두개의 샘플데이타가 동위상인지를 검출하는 제로크로싱검출기; 상기 A/D변환수단으로부터 공급되는 신호의 단위 샘플을 지연하는 샘플지연기; 상기 A/D변환수단으로부터 공급되는 현재 샘플데이타와 상기 지연기의 지연된 샘플데이타의 차를 구하는 감산기; 상기 구해진 차를 상기 제로크로싱검출기의 출력과 승산하는 승산기 ; 및 상기 승산된 결과를 누적하여 소정수로 제산한 결과를 상기 복합위상여파기에 여파기선택신호로 공급하는 평균치계산기를 포함함을 특징으로 하는 타이밍오차 보상장치.
  18. 입력신호의 위상오차 및 타이밍오차를 보상하는 방법에 있어서; (a)제로크로싱되는 인접한 두 샘플데이타의 절대치를 이용하여 입력신호의 위상오차 및 타이밍오차를 검출하는 단계; (b)샘플링주파수 Fs라 하고, n은 소정수일 때 Fs/2n의 통과대역을 가지는 모체여파기의 임펄스응답특성을 구하는 단계; (c)상기 구해진 임펄스응답특성을 2*π/n씩의 위상차를 가지는 복수개의 클럭으로 재샘플링하는 단계; (d)상기 재샘플링하여 얻어지는 각 임펄스응답을 각 요소여파기의 전달특성으로 하여 서로 다른 군지연특성을 갖는 일련의 여파기집합을 생성하는 단계, (e)상기 (a)단계에서 검출된 위상오차 및 타이밍오차에 대응한 군지연을 보상하는 상기 (d)단계에서 생성된 여파기집합중 하나의 여파기를 선택하는 단계; 및 (f)상기 입력신호를 상기 (e)단계에서 선택된 여파기에 의해 여파하는 단계를 포함함을 특징으로 하는 타이밍오차 보상방법.
  19. 제18항에 있어서, 상기 복수개의 클럭의 위상은 군지연특성에 비례하는 관계를 갖는 것을 특징으로 하는 타이밍오차 보상방법.
  20. 입력신호의 위상오차 및 타이밍오차를 보상하는 방법에 있어서; (a1)제로크로싱되는 인접한 두 샘플데이타의 절대치를 이용하여 입력신호의 위상오차 및 타이밍오차를 검출하는 단계; (b1)서로 다른 군지연특성을 갖는 여파기집합의 각 요소여파기별로 미리 저장된 여파기계수중에서 상기 검출된 위상오차 및 타이밍오차에 대응하는 군지연을 보상하는 요소여파기의 계수들을 독출하는 단계; (c1)입력신호를 복수개의 지연기를 이용하여 지연하여 복수개의 지연데이타를 출력하는 단계; 및 (d1)현재 입력데이타와 복수개의 지연데이타를 상기 (b1)단계에서 독출된 요소여파기의 계수들과 승산해서 승산된 결과들을 합하여 위상오차 및 타이밍오차가 보상된 출력을 생성하는 단계를 포함함을 특징으로 하는 타이밍오차 보상방법.
KR1019950038240A 1995-10-30 1995-10-30 복합위상여파기와 이를 이용한 타이밍 오차 보상장치 및 그 방법 KR0170301B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019950038240A KR0170301B1 (ko) 1995-10-30 1995-10-30 복합위상여파기와 이를 이용한 타이밍 오차 보상장치 및 그 방법
JP8279720A JP2986745B2 (ja) 1995-10-30 1996-10-22 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法
GB9622422A GB2306823B (en) 1995-10-30 1996-10-28 Poly-phase filter, apparatus for compensating for timing error using the same and method therefor
CN96112482A CN1077743C (zh) 1995-10-30 1996-10-29 多相滤波器和利用它补偿定时误差的装置及方法
NL1004377A NL1004377C2 (nl) 1995-10-30 1996-10-29 Meerfase-filter, inrichting en werkwijze voor het compenseren van een tijdvaststelfout met gebruikmaking van het filter.
US08/741,122 US5917735A (en) 1995-10-30 1996-10-30 Apparatus and method for compensating for timing and phase error using a poly-phase filter
US09/098,356 US5982832A (en) 1995-10-30 1998-06-17 Apparatus and method for compensating for timing and phase error using a poly-phase filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950038240A KR0170301B1 (ko) 1995-10-30 1995-10-30 복합위상여파기와 이를 이용한 타이밍 오차 보상장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR970023217A KR970023217A (ko) 1997-05-30
KR0170301B1 true KR0170301B1 (ko) 1999-04-15

Family

ID=19432012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950038240A KR0170301B1 (ko) 1995-10-30 1995-10-30 복합위상여파기와 이를 이용한 타이밍 오차 보상장치 및 그 방법

Country Status (6)

Country Link
US (2) US5917735A (ko)
JP (1) JP2986745B2 (ko)
KR (1) KR0170301B1 (ko)
CN (1) CN1077743C (ko)
GB (1) GB2306823B (ko)
NL (1) NL1004377C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398879B1 (ko) * 2001-07-09 2003-09-19 삼성전자주식회사 입력신호의 영점교차 특성을 이용한 위상오차 검출장치

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474995B1 (ko) * 1997-08-21 2005-06-07 삼성전자주식회사 Pr４ 신호처리 채널의 신호 전처리 영역에서의 adc 클럭 타이밍 에러 복구 회로 및 복구 방법
US6356569B1 (en) * 1997-12-31 2002-03-12 At&T Corp Digital channelizer with arbitrary output sampling frequency
US6218896B1 (en) * 1999-08-27 2001-04-17 Tachyon, Inc. Vectored demodulation and frequency estimation apparatus and method
US6628923B1 (en) 2000-05-03 2003-09-30 Nokia Networks Oy Adaptive phase and amplitude linearization method and apparatus
US6857002B1 (en) * 2000-07-05 2005-02-15 Cirrus Logic, Inc. Integrated circuit with a mode control selecting settled and unsettled output from a filter
US6914950B1 (en) 2000-07-31 2005-07-05 Lyrtech Inc. Multi-protocol receiver
US7113552B1 (en) * 2000-12-21 2006-09-26 Sirf Technology, Inc. Phase sampling techniques using amplitude bits for digital receivers
FR2825550B1 (fr) * 2001-05-30 2003-09-05 Mitsubishi Electric Inf Tech Dispositif et procede de demodulation numerique d'un signal recu par selection d'un filtre et recepteur de communication numerique le comportant
FR2825552B1 (fr) * 2001-05-30 2004-07-09 Mitsubishi Electric Inf Tech Dispositif et procede de demodulation numerique d'un signal recu par selection d'un filtre et recepteur de communication numerique le comportant
US8284886B2 (en) * 2003-01-17 2012-10-09 Texas Instruments Incorporated Radio frequency built-in self test for quality monitoring of local oscillator and transmitter
DE10353958A1 (de) * 2003-11-19 2005-06-09 Rohde & Schwarz Gmbh & Co. Kg Spektrumanalysator mit über einen Phasen-Variationsparameter einstellbarem Auflösungsfilter
CA2560568A1 (en) * 2004-03-25 2005-10-13 Optichron, Inc. Digital linearizing system
EP1735732A4 (en) * 2004-03-29 2007-12-19 Peter T German SYSTEMS AND METHODS FOR DETERMINING THE ELASTIC PROPERTIES OF MATERIALS
US7450659B2 (en) * 2004-03-29 2008-11-11 Agilent Technologies, Inc. Digital modulator employing a polyphase up-converter structure
US7961827B2 (en) * 2004-06-07 2011-06-14 Nxp B.V. Signal processing arrangement comprising a filter
US7027942B1 (en) 2004-10-26 2006-04-11 The Mitre Corporation Multirate spectral analyzer with adjustable time-frequency resolution
US7480689B2 (en) * 2004-11-19 2009-01-20 Massachusetts Institute Of Technology Systolic de-multiplexed finite impulse response filter array architecture for linear and non-linear implementations
US8000423B2 (en) * 2005-10-07 2011-08-16 Zoran Corporation Adaptive sample rate converter
US7411531B2 (en) * 2006-06-30 2008-08-12 Agere Systems Inc. Methods and apparatus for asynchronous sampling of a received signal at a downsampled rate
WO2008101045A1 (en) * 2007-02-15 2008-08-21 Massachusetts Institute Of Technology Architecture for systolic nonlinear filter processors
CN101488845B (zh) * 2009-02-24 2011-06-15 豪威国际控股有限公司 应用于接收机的多相位匹配系统
DE102011054614A1 (de) 2011-10-19 2013-04-25 Intel Mobile Communications GmbH Empfängerschaltung und Verfahren zum Betreiben einer Empfängerschaltung
US9252743B2 (en) * 2012-09-28 2016-02-02 Intel Corporation Distributed polyphase filter
US10318308B2 (en) * 2012-10-31 2019-06-11 Mobileye Vision Technologies Ltd. Arithmetic logic unit
US8971447B1 (en) * 2013-10-17 2015-03-03 Fujitsu Limited Variable delay of data signals
CN104682978B (zh) * 2013-12-02 2017-08-29 上海东软载波微电子有限公司 载波频偏处理方法和装置及接收机
US10128959B1 (en) * 2016-10-24 2018-11-13 Inphi Corporation Tap centerer method and structure for coherent optical receiver
US9966977B1 (en) 2016-10-25 2018-05-08 Samsung Electronics Co., Ltd Efficient polyphase architecture for interpolator and decimator
CN109889692B (zh) * 2019-02-21 2021-05-04 无锡中感微电子股份有限公司 一种电视信号重采样处理方法及装置
US20230143318A1 (en) * 2021-11-09 2023-05-11 Landis+Gyr Innovations, Inc. Sampling rate converter with line frequency and phase locked loops for energy metering

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780892A (en) * 1984-10-05 1988-10-25 Willi Studer Ag Scanning frequency synchronization method and apparatus
US4791597A (en) * 1986-10-27 1988-12-13 North American Philips Corporation Multiplierless FIR digital filter with two to the Nth power coefficients
US4881191A (en) * 1987-01-13 1989-11-14 Hewlett-Packard Company Multichannel decimation/interpolation filter
US5084902A (en) * 1989-03-14 1992-01-28 Nec Corporation Jitter canceller with an initial value setting circuit for an adaptive filter
JPH05335888A (ja) * 1991-04-17 1993-12-17 Lsi Logic Kk デジタルフィルタ装置とそれを用いたサンプリング周波数変換装置およびｍｕｓｅデコーダ
JP3065133B2 (ja) * 1991-08-21 2000-07-12 富士通株式会社 ジッタ補償装置
US5269313A (en) * 1991-09-09 1993-12-14 Sherwood Medical Company Filter and method for filtering baseline wander
GB9206582D0 (en) * 1992-03-25 1992-05-06 Questech Ltd Improvements in digital signal processing
US5274372A (en) * 1992-10-23 1993-12-28 Tektronix, Inc. Sampling rate conversion using polyphase filters with interpolation
US5504785A (en) * 1993-05-28 1996-04-02 Tv/Com Technologies, Inc. Digital receiver for variable symbol rate communications
US5537435A (en) * 1994-04-08 1996-07-16 Carney; Ronald Transceiver apparatus employing wideband FFT channelizer with output sample timing adjustment and inverse FFT combiner for multichannel communication network
US5600379A (en) * 1994-10-13 1997-02-04 Yves C. Faroudia Television digital signal processing apparatus employing time-base correction
US5500811A (en) * 1995-01-23 1996-03-19 Microunity Systems Engineering, Inc. Finite impulse response filter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398879B1 (ko) * 2001-07-09 2003-09-19 삼성전자주식회사 입력신호의 영점교차 특성을 이용한 위상오차 검출장치

Also Published As

Publication number Publication date
NL1004377A1 (nl) 1997-05-13
GB2306823B (en) 1999-09-29
JP2986745B2 (ja) 1999-12-06
JPH09200042A (ja) 1997-07-31
CN1077743C (zh) 2002-01-09
GB2306823A (en) 1997-05-07
US5982832A (en) 1999-11-09
GB9622422D0 (en) 1997-01-08
US5917735A (en) 1999-06-29
CN1157506A (zh) 1997-08-20
NL1004377C2 (nl) 2001-08-14
KR970023217A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
KR0170301B1 (ko) 복합위상여파기와 이를 이용한 타이밍 오차 보상장치 및 그 방법
EP0663118B1 (en) Asynchronous digital sample rate converter
Liu et al. A new variable fractional sample delay filter with nonlinear interpolation
US5933452A (en) Timing interpolator in digital demodulator
JP3089104B2 (ja) 移動平均フィルタ、及びこれを用いたａ／ｄ変換器
US6584145B1 (en) Sample rate converter
US4905101A (en) Time base corrector
US6313772B1 (en) Complex carrier signal generator for determining cyclic wave shape
US7609181B2 (en) Sampling frequency conversion apparatus
EP0054024B1 (en) Subscriber line audio processing circuit apparatus
US6772022B1 (en) Methods and apparatus for providing sample rate conversion between CD and DAT
US6486814B2 (en) Digital-to-analog converter using different multiplicators between first and second portions of a data holding period
US6229464B1 (en) Pulse code modulated to DC centered VSB converter
KR940000462B1 (ko) 속도오차의 보정장치
JP7333423B2 (ja) サンプリングレート変換器、サンプリングレート変換方法及び通信システム
US6448918B1 (en) Digital/analog converter
JP3420528B2 (ja) シグマデルタ方式ｄ／ａ変換器
US6483451B1 (en) Sampling function waveform data generating device
Adams et al. VLSI Architectures for Asynchronous Sample-Rate Conversion
US6486815B1 (en) Oversampling circuit and digital/analog converter
Adams et al. Theory and VLSI Implementation of Asynchronous Sample-Rate Converters
Park et al. An asynchronous sample-rate converter from CD to DAT
JPH0365048B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110929

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee