JP7333423B2 - サンプリングレート変換器、サンプリングレート変換方法及び通信システム - Google Patents

Description

本開示は、サンプリングレート変換器、サンプリングレート変換方法及び通信システムに関する。

デジタルコヒーレント光通信は、デジタル信号処理技術によって、ますます大容量化が進んでいる。その伝送レートは高速になる一方であるが、同時に種々のクライアントシステム又は伝送状況に応じるため、幅広い伝送レートをサポートする必要が出てきた。

一般的なデジタルコヒーレント光通信では、送信デジタルデータは、種々の信号処理が施され、オーバサンプリングされ、Ｄ／Ａ変換器でアナログベースバンド信号に変換され、最後に、送信光モジュールで光信号に変換されて光ファイバを介して受信側へ伝送される。受信側では、受信光モジュールに入力された光信号から、アナログベースバンド信号が抽出され、Ａ／Ｄ変換器でサンプリングされてサンプリングデータとなる。このサンプリングデータは、種々の信号処理が施されて、最終的に送信デジタルデータが復元される。この時、サンプリングデータのサンプリングレートは、Ａ／Ｄ変換器に供給されるサンプリングクロックによって決まる。

このようなデジタルコヒーレント光通信において幅広い伝送レートをサポートするために、送信及び受信におけるサンプリングレートは、伝送レートに応じて幅広い範囲で複数用意される。しかし、ハードウェアの面からサンプリングレートのレンジには制約があり、幅広いサンプリングレートのレンジへ対応することは難しい。例えば、光通信を実現する高精度な構成においては、サンプリングクロックを発生するＰＬＬ発振器の周波数可変範囲は制限されている。また、周波数可変範囲を広くカバーするために、ＰＬＬを複数搭載する場合、消費電力・コストの観点で課題が生じるだけでなく、雑音の観点から搭載可能なＰＬＬの台数にも制約が生じる。

即ち、信号処理回路内部で取り扱うサンプリングレートは広い範囲に分布する複数のサンプリングレートが使用されるが、送信側のＤ／Ａ変換器及び受信側のＡ／Ｄ変換器でサポートできるサンプリングレートはその範囲よりも狭い範囲に制約される。従って、信号処理回路が実際に処理する際の幅広い複数のサンプリングレートと、Ｄ／Ａ変換器及びＡ／Ｄ変換器で対応可能なサンプリングレートとの変換が必要となる。具体的には、送信側では、複数のサンプリングレートをＤ／Ａ変換器で対応できる範囲に変換する必要がある。さらに、受信側では、Ａ／Ｄ変換器及びサンプリングクロックで対応できる範囲のサンプリングデータから後段の信号処理に適したサンプリングレートに変換する必要がある。

また、デジタルコヒーレント光通信では、伝送レートの高速化及びレンジの幅広化によって、複数のサンプリングレートの変換が必要になってきた。デジタル回路におけるサンプリングレートの変換は、実現の容易性などから、通常はサンプリングレートをＭ／Ｎ倍（Ｍ及びＮは１以上の整数）に変換することを意味する。このようなＭ／Ｎ倍の変換では、まず、フィルタ部で、入力データの各サンプル間にゼロデータを挿入して補間してＭ倍のデータを求める。次に、サンプリング部が、そのＭ倍のデータから１／Ｎ倍にデータを間引く。

このようなサンプリングレート変換器は大きな規模の回路を必要とするため、回路規模を縮小するための技術が複数提案されている。特許文献１は、サンプリングレートをｎ／ｍ倍（ｎ及びｍは１以上の整数）に変換するデータ処理装置を開示し、フィルタの前段でパラレル転送のレート変換を行うことでフィルタ処理の簡易化を図っている。特許文献２は、受信時のＡ／Ｄ変換器処理で生成した受信シンボルあたりのサンプル数がＭ／Ｎ（Ｍ及びＮは正の整数）の受信デジタル信号をそのまま適応等化処理することで適応等化処理の消費電力を削減する方法を開示している。特許文献３は、複数の標本化レートへの並列変換が行える標本化レート変換装置を開示している。

特開２０１７－１６３２８１号公報 国際公開第２０１８／０７９５９８号 特開２０１４－１０３６３９号公報

特許文献１及び特許文献２の方法は、一つのサンプリングレート変換については簡易化できる。しかし、複数のサンプリングレート変換を実装する場合、変換の数に対応した回路が必要となり、回路規模が膨大化し、消費電力も大きくなるという問題がある。特許文献３の方法は、複数のサンプリングレート変換を切り替える方法が複雑であり、複数のサンプリングレートの設定が柔軟に行えないという問題がある。

本開示は、上述のような課題を解決するためになされたもので、その目的は任意の変換率で容易にサンプリングレート変換を行うことができるサンプリングレート変換器、サンプリングレート変換方法及び通信システムを得るものである。

本開示に係るサンプリングレート変換器は、変換率としてＭ／Ｎ（Ｍ及びＮは１以上の整数）が設定された場合に、入力サンプリングレートでサンプルされた入力サンプリングデータｄ（ｉ）（ｉ＝０，１，２・・・）を、前記入力サンプリングレートのＭ／Ｎ倍の出力サンプリングレートでサンプルされた出力サンプリングデータｚ（ｊ）（ｊ＝０，１，２・・・）に変換するサンプリングレート変換器であって、前記変換率に応じてタップ係数がそれぞれ設定された複数のサブフィルタが並列に並べられて構成されたデジタルフィルタと、前記入力サンプリングレートで入力された前記入力サンプリングデータの各々を前記変換率に応じて前記デジタルフィルタの少なくとも１つの前記サブフィルタに供給する経路選択回路と、前記複数のサブフィルタの出力を前記出力サンプリングデータとして前記変換率に応じて決められた順序で前記出力サンプリングレートで出力するマルチプレクサとを備えることを特徴とする。

本開示により、複数のサンプリングレート変換を実装する場合でも簡易な構成で実装できる。

実施の形態に係る通信システムを示す図である。 実施の形態に係るサンプリングレート変換器を示す図である。 制御回路の構成例を示す図である。 制御回路の構成例を示す図である。 実施の形態に係るサンプリングレート変換器の動作を説明するための図である。 Ｍ／Ｎ＝４／３の場合のサンプリングレート変換の動作を説明するための図である。 Ｍ／Ｎ＝４／３の場合の入力サンプリングデータと出力サンプリングデータのタイミング関係を示した図である。 Ｍ／Ｎ＝４／３の場合のサンプリングレート変換の動作を視覚的に示した図である。 Ｍ／Ｎ＝３／２の場合のサンプリングレート変換の動作を説明するための図である。 Ｍ／Ｎ＝３／２の場合の入力サンプリングデータと出力サンプリングデータのタイミング関係を示した図である。 Ｍ／Ｎ＝３／２の場合のサンプリングレート変換の動作を視覚的に示した図である。

図１は、実施の形態に係る通信システムを示す図である。通信システムは、送信信号処理回路１、送信光モジュール２、受信光モジュール３、受信信号処理回路４を備える。送信光モジュール２と受信光モジュール３は、光ファイバ５によって接続される。

送信信号処理回路１に入力された送信信号は、送信デジタル信号処理回路６において事前の波形補償処理と誤り訂正用符号化が行われる。送信信号処理回路１の出力信号は、送信側サンプリングレート変換器７を介してＤ／Ａ変換器８に送られる。送信側サンプリングレート変換器７は、データのサンプリングレートを、送信デジタル信号処理回路６が処理しやすいサンプリングレートから、Ｄ／Ａ変換器８の性能から決まるサンプリングレートに変換する。Ｄ／Ａ変換器８は、送信側サンプリングレート変換器７の出力信号をアナログ電気信号に変換する。

送信光モジュール２は、Ｄ／Ａ変換器８の出力信号をレーザダイオードにより光信号に変換して光ファイバ５を通して受信側へ送信する。受信側において、受信光モジュール３は、受信した光信号をアナログ電気信号に変換する。

Ａ／Ｄ変換器９は、受信光モジュール３の出力信号をデジタル電気信号に変換する。Ａ／Ｄ変換器９の出力信号は、受信サンプリングレート変換器１０を介して受信デジタル信号処理回路１１に供給される。この時、受信光モジュール３の出力信号はＡ／Ｄ変換器９の性能から決まるレートでサンプリングされるが、受信サンプリングレート変換器１０はＡ／Ｄ変換器９の出力信号のサンプリングレートを受信デジタル信号処理回路１１が処理しやすいサンプリングレートに変換する。受信デジタル信号処理回路１１は、送信デジタル信号処理回路６の出力信号に波長分散補償、偏波分散補償、及び誤り訂正等を行う。

なお、図１では、送信側から受信側を通して、送信データが、Ｘ偏波の信号とＹ偏波の信号に分けられて伝送する様子が示されている。しかし、本開示は、上記の構成に限定されることなく、片方の偏波での伝送においても適用可能である。その場合は、偏波合成と偏波分離の回路は不要となる。また、本開示は、図１に示す光通信に限定されることなく、無線通信又はその他の通信にも適用可能である。

図２は、実施の形態に係るサンプリングレート変換器１２を示す図である。図１の送信側サンプリングレート変換器７又は受信側サンプリングレート変換器１２が図２のサンプリングレート変換器１２に対応する。サンプリングレート変換器１２は、入力サンプリングデータｄ（ｉ）（ｉ＝０，１，２・・・）のサンプリングレートをＭ／Ｎ倍して出力サンプリングデータｚ（ｊ）（ｊ＝０，１，２・・・）として出力する。Ｍ及びＮは１以上の整数であるが、Ｍ／Ｎが既約分数である方がサンプリングレート変換器を簡易に構成できる。また、入力サンプリングデータｄ（ｉ）はシリアル入力であり、出力サンプリングデータｚ（ｊ）はシリアル出力である。なお、回路構成上、例えばＧｅａｒＢｏｘというデータレート変換器を使用してパラレルに入力したり、パラレルに出力したりすることも可能であるが、ここでは示していない。その際、パラレルにするデータ数は任意に設定できる。

サンプリングレート変換器１２は、経路選択回路１３、デジタルフィルタ１４、マルチプレクサ１５、及び制御回路１６を有する。デジタルフィルタ１４は、複数のサブフィルタＦ０～Ｆωを有する。Ｍ／Ｎを変換率と称する。なお、マルチプレクサ１５は、複数の信号を多重化するため「マルチプレクサ１５（ＭＵＸ）」と記載しているが、一般的に使用されるマルチプレクサ１５の動作と違う点があるかもしれないことに留意する必要がある。マルチプレクサ１５の詳細な動作は以下に説明する。

入力サンプリングデータｄ（ｉ）は、入力サンプリングレートＣ１でサンプリングレート変換器１２に入力される。出力サンプリングデータｚ（ｊ）は、出力サンプリングレートＣ２でサンプリングレート変換器１２から出力される。この時、出力サンプリングレートＣ２は、Ｃ２＝Ｃ１×（Ｍ／Ｎ）である。即ち、入力サンプリングデータｄ（ｉ）で表される一連の信号は、入力と同じ波形形状を維持した状態で、サンプリングレートがＭ／Ｎ倍となった出力サンプリングデータｚ（ｊ）として出力される。

デジタルフィルタ１４は、サンプリングレートを変換する際のサンプリングデータの補間を行うフィルタであり、ここではＬ段のタップを有するＦＩＲフィルタで構成される。一般的に、サンプリングレートをＭ／Ｎ倍するために使用されるＦＩＲフィルタは、複数のサブフィルタＦ０～Ｆωから構成されるポリフェーズフィルタ構造で実現することができる。ポリフェーズフィルタ構造は、ＦＩＲフィルタを複数のサブフィルタに分けて、出力に寄与するタップのみを計算することでＦＩＲフィルタの計算を簡易化する構成である。この場合、Ｌ段のタップ係数は、複数のサブフィルタＦ０～Ｆωに変換率Ｍ／Ｎに応じて割り振られる。この割り振りは変換率Ｍ／Ｎに応じて制御回路１６からのタップ係数情報に基づいて行われる。具体的には、予め構成された複数のサブフィルタＦ０～Ｆωにタップ係数情報に基づいてタップ係数が設定される。即ち、制御回路１６からのタップ係数情報に基づいて、複数のサブフィルタＦ０～Ｆωの構成が決まる。なお、実際の設計においては、上述のように全体のＦＩＲフィルタを決定してから複数のサブフィルタＦ０～Ｆωの構成を決定しても良いし、複数のサブフィルタＦ０～Ｆωの構成を先に決めてから全体のＦＩＲフィルタを形成することも可能である。通常、これらはシステム要件から最適な手法を選択することになる。

経路選択回路１３は、変換率Ｍ／Ｎに応じて、制御回路１６からの供給先サブフィルタ情報に基づいて、入力サンプリングデータｄ（ｉ）を指定されたサブフィルタに供給する。供給先サブフィルタは、一つとは限らず、複数の場合、又は同じサブフィルタに再度供給する場合がある。この時、入力サンプリングデータｄ（ｉ）は、入力サンプリングレートＣ１で経路選択回路１３に入力され、同じレートで経路選択回路１３からサブフィルタに供給される。

マルチプレクサ１５は、変換率Ｍ／Ｎに応じて、制御回路１６からの出力タイミング情報に基づいて、サブフィルタＦ０～Ｆωの出力を出力サンプリングデータｚ（ｊ）として出力する。この時、サブフィルタＦ０～Ｆωの出力は入力サンプリングレートＣ１でマルチプレクサ１５に供給される。出力サンプリングデータｚ（ｊ）は、出力タイミング情報と整合するように出力サンプリングレートＣ２で出力される。

制御回路１６は、上述したように、変換率が与えられると、経路選択回路１３に対して入力サンプリングデータの供給先サブフィルタを順次的に指定し、マルチプレクサ１５に対して出力サンプリングデータの出力タイミングを順次的に指定する。なお、この順次的な指定は、繰り返し可能な簡易な回路で指定することができる。

この制御回路１６における供給先サブフィルタ情報、出力タイミング情報、及びタップ係数情報は、次に示すように、制御回路１６の内部で計算するか、又は、計算結果をメモリ等に記憶することができる。

図３及び図４は、制御回路の構成例を示す図である。図３に示す制御回路１６は、制御回路１６における供給先サブフィルタ情報、出力タイミング情報、及びタップ係数情報を算出するための計算回路１７を有している。図４に示す制御回路１６は、上述した各情報を予め計算し、それらの結果を記憶する記憶回路１８を有している。記憶回路１８はメモリ等で容易に構成できる。

図３に示す制御回路１６では、変換率Ｍ／Ｎが入力されると、計算回路１７において、供給先サブフィルタ情報、タップ係数情報及び出力タイミング情報が計算され、それぞれ経路選択回路１３、サブフィルタＦ０～Ｆω、及びマルチプレクサ１５へ出力される。

図４に示す制御回路１６では、予め使用が想定される複数の変換率Ｍ／Ｎに対する供給先サブフィルタ情報、タップ係数情報及び出力タイミング情報が計算され、記憶回路１８に記憶されている。そして、入力された変換率Ｍ／Ｎに対する供給先サブフィルタ情報、タップ係数情報及び出力タイミング情報が読み出されて、それぞれ経路選択回路１３、サブフィルタＦ０～Ｆω、及びマルチプレクサ１５へ出力される。

次に、サンプリングレート変換器１２の動作について説明する。図５は、実施の形態に係るサンプリングレート変換器の動作を説明するための図である。変換率がＭ／Ｎの場合について説明する。入力サンプリングデータｄ（ｉ）が入力サンプリングレートＣ１でサンプリングレート変換器１２に入力され、出力サンプリングデータｚ（ｊ）が出力サンプリングレートＣ２（＝Ｃ１×Ｍ／Ｎ）でサンプリングレート変換器１２から出力される。

サンプリングレート変換器１２の基本的な回路は、“×Ｍ”回路１９、Ｌ段のデジタルフィルタ１４、及び“１／Ｎ”回路２０とで構成される。“×Ｍ”回路１９は、入力サンプリングデータｄ（ｉ）の各サンプリングデータ間に（Ｍ－１）個の“０”データを挿入し、フィルタ入力データｘ（ｎ）（ｎ＝０、１、２・・・・）を生成する。例えば、入力サンプリングデータｄ（０）、ｄ（１）・・・の間に“０”データを挿入し、フィルタ入力データｘ（０）、ｘ（１）、ｘ（２）、ｘ（３）、ｘ（４）、・・・を生成する。仮にＭ＝４の場合、ｘ（０）＝ｄ（０）、ｘ（１）＝ｘ（２）＝ｘ（３）＝０、ｘ（４）＝ｄ（１）、・・・・である。この時、ｘ（ｎ）のサンプリングレートはＣ１×Ｍである。

デジタルフィルタ１４は、フィルタ入力データｘ（ｎ）において挿入された“０”データ部分を補間し、フィルタ出力データｙ（ｎ）（ｎ＝０、１、２・・・・）を生成する。この時のデジタルフィルタ１４の処理レートはＣ１×Ｍである。なお、デジタルフィルタ１４は、Ｌ段のタップを有するＦＩＲフィルタを使用できる。各タップには、タップ係数が設定されている。タップ係数は、フィルタ入力データｘ（ｎ）の補間が適切に行われるように設定される。また、タップ係数は、変換率Ｍ／Ｎ毎に変更かつ記憶することは可能である。しかし、変換率Ｍ／Ｎが変更された場合でもタップ係数を変更しなくてもよいような値に設定すれば、タップ係数を記憶するメモリ量を減らすことができる。

デジタルフィルタ１４による補間に続いて、“１／Ｎ”回路２０は、フィルタ出力データｙ（ｎ）から（Ｎ－１）個のデータを間引いて出力サンプリングデータｚ（ｊ）を生成する。仮に、Ｎ＝３の場合、ｚ（０）＝ｙ（０）、ｚ（１）＝ｙ（３）、ｚ（２）＝ｙ（６）・・・・となる。また、この時、出力サンプリングデータｚ（ｊ）の出力サンプリングレートはＣ２＝Ｃ１×Ｍ／Ｎである。

以上より、入力サンプリングデータｄ（ｉ）に対して、変換率Ｍ／Ｎのサンプリングレート変換が達成される。上記の構成は、図５の下段に示すように、経路選択回路１３と複数のサブフィルタＦ０～Ｆωとマルチプレクサ１５で置き換えることができる。“×Ｍ”回路１９及びデジタルフィルタ１４を複数のサブフィルタＦ０～Ｆωで構成することをポリフェーズ化と言う。サブフィルタＦ０～Ｆωのことをポリフェーズフィルタと称する。ここでは、“×Ｍ”回路１９及びデジタルフィルタ１４は経路選択回路１３と複数のサブフィルタＦ０～Ｆωで構成される。更に、サブフィルタＦ０～Ｆωの処理レートはＣ１であり、ポリフェーズ化前の処理レートＣ１×Ｍより低くすることができる。

次に、上記の置き換え（ポリフェーズ化）について、説明する。フィルタ出力データｙ（ｎ）は、フィルタ入力データｘ（ｎ）と、ＦＩＲフィルタであるデジタルフィルタ１４のインパルス応答ｈ（ｎ）との畳み込みの式で表すことができる。デジタルフィルタ１４のインパルス応答ｈ（ｎ）は、タップ係数の値に相当する。仮に、デジタルフィルタ１４がＬ＝９段のＦＩＲフィルタである場合、タップ係数はインパルス応答ｈ（－８）～ｈ（０）で表される。そして、フィルタ出力データｙ（ｎ）は以下ように表すことができる。但し、ｈ（０）を先頭段或いは０段目のタップ係数、ｈ（－１）を１段目のタップ係数、ｈ（－２）を２段目のタップ係数、・・・ｈ（－８）を８段目或いは最終段のタップ係数と称する。なお、タップ係数をｈ（－８）～ｈ（０）としたのは、フィルタ入力データｘ（０）が、ＦＩＲフィルタのタップの先頭段ｈ（０）まで入力された場合の出力をｙ（０）とするためである。

数１は、ｎ＝０、１、２、・・・に対して以下のようになる。これはデジタルフィルタ１４の出力ｙ（ｎ）である。

［数２］
y(0)=h(-8)x(8)+h(-7)x(7)+h(-6)x(6)+h(-5)x(5)+h(-4)x(4)+h(-3)x(3)+h(-2)x(2)+h(-1)x(1)+h(0)x(0)
y(1)=h(-8)x(9)+h(-7)x(8)+h(-6)x(7)+h(-5)x(6)+h(-4)x(5)+h(-3)x(4)+h(-2)x(3)+h(-1)x(2)+h(0)x(1)
y(2)=h(-8)x(10)+h(-7)x(9)+h(-6)x(8)+h(-5)x(7)+h(-4)x(6)+h(-3)x(5)+h(-2)x(4)+h(-1)x(3)+h(0)x(2)
y(3)=h(-8)x(11)+h(-7)x(10)+h(-6)x(9)+h(-5)x(8)+h(-4)x(7)+h(-3)x(6)+h(-2)x(5)+h(-1)x(4)+h(0)x(3)
y(4)=h(-8)x(12)+h(-7)x(11)+h(-6)x(10)+h(-5)x(9)+h(-4)x(8)+h(-3)x(7)+h(-2)x(6)+h(-1)x(5)+h(0)x(4)
y(5)=h(-8)x(13)+h(-7)x(12)+h(-6)x(11)+h(-5)x(10)+h(-4)x(9)+h(-3)x(8)+h(-2)x(7)+h(-1)x(6)+h(0)x(5)
y(6)=h(-8)x(14)+h(-7)x(13)+h(-6)x(12)+h(-5)x(11)+h(-4)x(10)+h(-3)x(9)+h(-2)x(8)+h(-1)x(7)+h(0)x(6)
y(7)=h(-8)x(15)+h(-7)x(14)+h(-6)x(13)+h(-5)x(12)+h(-4)x(11)+h(-3)x(10)+h(-2)x(9)+h(-1)x(8)+h(0)x(7)
y(8)=h(-8)x(16)+h(-7)x(15)+h(-6)x(14)+h(-5)x(13)+h(-4)x(12)+h(-3)x(11)+h(-2)x(10)+h(-1)x(9)+h(0)x(8)
y(9)=h(-8)x(17)+h(-7)x(16)+h(-6)x(15)+h(-5)x(14)+h(-4)x(13)+h(-3)x(12)+h(-2)x(11)+h(-1)x(10)+h(0)x(9)
y(10)=h(-8)x(18)+h(-7)x(17)+h(-6)x(16)+h(-5)x(15)+h(-4)x(14)+h(-3)x(13)+h(-2)x(12)+h(-1)x(11)+h(0)x(10)
y(11)=h(-8)x(19)+h(-7)x(18)+h(-6)x(17)+h(-5)x(16)+h(-4)x(15)+h(-3)x(14)+h(-2)x(13)+h(-1)x(12)+h(0)x(11)
y(12)=h(-8)x(20)+h(-7)x(19)+h(-6)x(18)+h(-5)x(17)+h(-4)x(16)+h(-3)x(15)+h(-2)x(14)+h(-1)x(13)+h(0)x(12)y(13)=h(-8)x(21)+h(-7)x(20)+h(-6)x(19)+h(-5)x(18)+h(-4)x(17)+h(-3)x(16)+h(-2)x(15)+h(-1)x(14)+h(0)x(13)
y(14)=h(-8)x(22)+h(-7)x(21)+h(-6)x(20)+h(-5)x(19)+h(-4)x(18)+h(-3)x(17)+h(-2)x(16)+h(-1)x(15)+h(0)x(14)
y(15)=h(-8)x(23)+h(-7)x(22)+h(-6)x(21)+h(-5)x(20)+h(-4)x(19)+h(-3)x(18)+h(-2)x(17)+h(-1)x(16)+h(0)x(15)
・・・・・

［変換率Ｍ／Ｎ＝４／３の場合の動作］
次に、変換率Ｍ／Ｎ＝４／３（Ｍ＝４，Ｎ＝３）の場合の動作について説明する。但し、デジタルフィルタ１４のタップの段数はＬ＝９段である。

“×Ｍ”回路１９は、Ｍ＝４に対して、入力サンプリングデータｄ（０）、ｄ（１）・・・の間に”０”を３ずつ挿入し、フィルタ入力データｘ（０）、ｘ（１）、ｘ（２）、ｘ（３）、ｘ（４）・・・・を生成する。この時、ｘ（０）、ｘ（４）、ｘ（８）・・・以外は０となる。従って、数２は以下となる。この時のデジタルフィルタ１４の処理レートはＣ１である。

［数３］
y(0)=h(-8)x(8)+h(-4)x(4)+h(0)x(0)
y(1)=h(-7)x(8)+h(-3)x(4)
y(2)=h(-6)x(8)+h(-2)x(4)
y(3)=h(-5)x(8)+h(-1)x(4)
y(4)=h(-8)x(12)+h(-4)x(8)+h(0)x(4)
y(5)=h(-7)x(12)+h(-3)x(8)
y(6)=h(-6)x(12)+h(-2)x(8)
y(7)=h(-5)x(12)+h(-1)x(8)
y(8)=h(-8)x(16)+h(-4)x(12)+h(0)x(8)
y(9)=h(-7)x(16)+h(-3)x(12)
y(10)=h(-6)x(16)+h(-2)x(12)
y(11)=h(-5)x(16)+h(-1)x(12)
y(12)=h(-8)x(20)+h(-4)x(16)+h(0)x(12)
y(13)=h(-7)x(20)+h(-3)x(16)
y(14)=h(-6)x(20)+h(-2)x(16)
y(15)=h(-5)x(20)+h(-1)x(16)
・・・・

ここで、数３によると、９段ＦＩＲフィルタのタップ係数ｈ（－８）～ｈ（０）のうち、
ｙ（０）の結果を得るには、ｈ（－８）、ｈ（－４）、ｈ（０）が使用される。
ｙ（１）の結果を得るには、ｈ（－７）、ｈ（－３）が使用される。
ｙ（２）の結果を得るには、ｈ（－６）、ｈ（－２）が使用される。
ｙ（３）の結果を得るには、ｈ（－５）、ｈ（－１）が使用される。
ｙ（４）の結果を得るには、再びｈ（－８）、ｈ（－４）、ｈ（０）が使用される。
ｙ（５）の結果を得るには、再びｈ（－７）、ｈ（－３）が使用される。
ｙ（６）の結果を得るには、再びｈ（－６）、ｈ（－２）が使用される。
ｙ（７）の結果を得るには、再びｈ（－５）、ｈ（－１）が使用される。

このように、９つのタップ係数ｈ（－８）～ｈ（０）のちＭ＝４ずつ（３つおきに）選ばれて、以下の４つのサブフィルタが構成される。
サブフィルタＦ０＝｛ｈ（－８）、ｈ（－４）、ｈ（０）｝
サブフィルタＦ１＝｛ｈ（－７）、ｈ（－３）｝
サブフィルタＦ２＝｛ｈ（－６）、ｈ（－２）｝
サブフィルタＦ３＝｛ｈ（－５）、ｈ（－１）｝

サブフィルタＦ０～Ｆ３の計算が繰り返されてフィルタ出力データｙ（ｎ）が順次生成される。即ち、９段のデジタルフィルタ１４は、Ｍ＝４の場合、ポリフェーズフィルタ化によって、４つのサブフィルタＦ０～Ｆ３に分けられる。これらのサブフィルタＦ０～Ｆ３は、３段又は２段のタップで構成されている。ただし、図５では、全てのサブフィルタＦ０～Ｆ３を３段で示している。これは、設計し得る最大数（この場合は３段）の段数で構成しておけば、種々のＭに対応可能となるからである。２段の場合は、先頭段のタップ係数を０とし、続く２段のタップだけ使用すればよい。なお、３段のポリフェーズフィルタを先に構成し、これによって全体のＦＩＲフィルタを構成することも可能である。

具体的には、図２に示す制御回路１６において、与えられたＭに対するサブフィルタＦ０～Ｆ３の構成が計算され、タップ係数情報としてサブフィルタＦ０～Ｆ３の構成に従うようにタップ係数が各サブフィルタＦ０～Ｆ３に設定される。上記のＭ＝４の場合、サブフィルタＦ０には、タップ係数｛ｈ（－８）、ｈ（－４）、ｈ（０）｝が設定され、サブフィルタＦ１には、タップ係数｛ｈ（－７）、ｈ（－３）、０｝が設定され、サブフィルタＦ２には、タップ係数｛ｈ（－６）、ｈ（－２）、０｝が設定され、サブフィルタＦ３には、タップ係数｛ｈ（－５）、ｈ（－１）、０｝が設定される。なお、図４に示す制御回路１６の記憶回路１８に変換率Ｍ／Ｎに対するタップ係数情報を予め記憶させ、変換率Ｍ／Ｎの設定に応じて所定のタップ係数をサブフィルタＦ０～Ｆ３に設定すれば、容易にポリフェーズフィルタを構成できる。この時、各サブフィルタＦ０～Ｆ３の処理レートはＣ１である。

次に、“１／Ｎ”回路２０は、フィルタ出力データｙ（０）、ｙ（１）、ｙ（２）、・・・・をＮ＝３ずつ間引く。その時、数３は以下のようになる。

［数４］
y(0)=h(-8)x(8)+h(-4)x(4)+h(0)x(0)
y(3)=h(-5)x(8)+h(-1)x(4)
y(6)=h(-6)x(12)+h(-2)x(8)
y(9)=h(-7)x(16)+h(-3)x(12)
y(12)=h(-8)x(20)+h(-4)x(16)+h(0)x(12)
y(15)=h(-5)x(20)+h(-1)x(16)
・・・・

数４によると、“１／Ｎ”回路２０において、９段ＦＩＲフィルタのタップ係数ｈ（―８）～ｈ（０）のうち、
ｙ（０）の結果を得るには、ｈ（－８）、ｈ（－４）、ｈ（０）（＝サブフィルタＦ０）が使用される。
ｙ（３）の結果を得るには、ｈ（－５）、ｈ（－１）（＝サブフィルタＦ３）が使用される。
ｙ（６）の結果を得るには、ｈ（－６）、ｈ（－２）（＝サブフィルタＦ２）が使用される。
ｙ（９）の結果を得るには、ｈ（－７）、ｈ（－３）（＝サブフィルタＦ１）が使用される。
ｙ（１２）の結果を得るには、再びｈ（－８）、ｈ（－４）、ｈ（０）（＝サブフィルタＦ０）が使用される。
ｙ（１５）の結果を得るには、再びｈ（－５）、ｈ（－１）（＝サブフィルタＦ３）が使用される。

このように、“１／Ｎ”回路２０では、サブフィルタＦ０、Ｆ３、Ｆ２、Ｆ１の順に計算が繰り返されて、フィルタ出力データがｙ（０）、ｙ（３）、ｙ（６）、ｙ（９）・・・・の順に出力される。

なお、入力サンプリングデータｄ（ｉ）と、デジタルフィルタ１４へのフィルタ入力データｘ（ｎ）との関係は、
d(0)=x(0)
d(1)=x(4)
d(2)=x(8)
d(3)=x(12)
・・・
であり、デジタルフィルタ１４のフィルタ出力データｙ（ｎ）と出力サンプリングデータｚ（ｊ）との関係は、
z(0)=y(0)
z(1)=y(3)
z(2)=y(6)
z(3)=y(9)
・・・・
であるので、数４を、入力サンプリングデータｄ（ｉ）と出力サンプリングデータｚ（ｊ）で置き換えると、以下の式となる。

［数５］
z(0)=h(-8)d(2)+h(-4)d(1)+h(0)d(0)
z(1)=h(-5)d(2)+h(-1)d(1)
z(2)=h(-6)d(3)+h(-2)d(2)
z(3)=h(-7)d(4)+h(-3)d(3)
z(4)=h(-8)d(5)+h(-4)d(4)+h(0)d(3)
z(5)=h(-5)d(5)+h(-1)d(4)
・・・・

図６は、Ｍ／Ｎ＝４／３の場合のサンプリングレート変換の動作を説明するための図である。数５を、入力サンプリングデータｄ（ｉ）に対して描くと図６になる。図６において、入力サンプリングデータｄ（ｉ）を示す直線が横方向に描かれ、そのうち各サブフィルタＦ０～Ｆ３に供給するデータの範囲を縦長の長方形で示し、それらがサブフィルタＦ０～Ｆ３のどれに供給されるかを長方形から伸びている矢印で示している。また、サブフィルタＦ０～Ｆ３の出力は、右向きの矢印で出力サンプリングデータｚ（ｊ）になることが示されている。図６は、入力サンプリングデータｄ（ｉ）が順次的に経路選択回路に入力され、出力サンプリングデータｚ（ｊ）が順次的にマルチプレクサから出力される様子を示している。経路選択回路の中の構成は、実際の構成ではなく処理の動作イメージを示している。なお、上記のデータをパラレルデータとしてまとめて入力したり、まとめて出力したりすることも可能である。これらはサンプリングレート変換器内で順次的に処理される。

図６によると、
入力サンプリングデータｄ（０）、ｄ（１）、ｄ（２）は、サブフィルタＦ０に入力され、出力サンプリングデータｚ（０）となって出力される。
入力サンプリングデータｄ（１）、ｄ（２）は、サブフィルタＦ３に入力され、出力サンプリングデータｚ（１）となって出力される。
入力サンプリングデータｄ（２）、ｄ（３）は、サブフィルタＦ２に入力され、出力サンプリングデータｚ（２）となって出力される。
入力サンプリングデータｄ（３）、ｄ（４）は、サブフィルタＦ１に入力され、出力サンプリングデータｚ（３）となって出力される。
入力サンプリングデータｄ（３）、ｄ（４）、ｄ（５）は、再びサブフィルタＦ０に入力され、出力サンプリングデータｚ（４）となって出力される。

マルチプレクサからは、サブフィルタＦ０、サブフィルタＦ３、サブフィルタＦ２、サブフィルタＦ１、サブフィルタＦ０・・・の出力が順次的に選択されて、出力サンプリングデータｚ（０）、ｚ（１）、ｚ（２）、ｚ（３）、ｚ（４）・・・として順次的に出力される。
このように、サブフィルタＦ０～Ｆ３は、繰り返して使用することができる。また、このサブフィルタＦ０～Ｆ３が繰り返される順番は、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］（但し、「（ｊ×Ｎ）％Ｍ」は、（ｊ×Ｎ）をＭで割った余りを意味する）として、計算できる。

この時、入力サンプリングデータｄ（ｉ）の入力順に見ると、
入力サンプリングデータｄ（０）は、サブフィルタＦ０に入力される。
入力サンプリングデータｄ（１）は、サブフィルタＦ０、Ｆ３に入力される。
入力サンプリングデータｄ（２）は、サブフィルタＦ０、Ｆ３、Ｆ２に入力される。
入力サンプリングデータｄ（３）は、サブフィルタＦ２、Ｆ１、Ｆ０に入力される。
入力サンプリングデータｄ（４）は、サブフィルタＦ１、Ｆ０、Ｆ３に入力される。

入力サンプリングデータｄ（ｉ）と、供給先サブフィルタの関係は、以下の表１のように表せる。

上記のように、変換率Ｍ／Ｎ及びフィルタの段数Ｌが決まると、入力サンプリングデータｄ（ｉ）をどのサブフィルタＦ０～Ｆ３に入力すべきかが一意的に決定される。また、表１によると、ｄ（５）からは、ｄ（２）～ｄ（４）に対する供給先サブフィルタが繰り返される。従って、この繰り返しの状況を制御回路１６内の記憶回路１８に記録させておけば、値ｉの入力に応じて、供給先のサブフィルタを供給先サブフィルタ情報として容易に指定することが可能である。サンプリングレート変換器１２の経路選択回路１３は、制御回路１６からの供給先サブフィルタ情報によって、入力されたサンプリングデータｄ（ｉ）を指定のサブフィルタＦ０～Ｆ３に供給する。

図７は、Ｍ／Ｎ＝４／３の場合の入力サンプリングデータと出力サンプリングデータのタイミング関係を示した図である。図の上方は、入力サンプリングデータｄ（ｉ）の入力タイミングを示しており、下方は、出力サンプリングデータｚ（ｊ）の出力タイミングを示している。横方向の細かな目盛りは、基本クロックのイメージを示している。入力サンプリングデータｄ（ｉ）は、４クロック毎に入力されており、出力サンプリングデータｚ（ｊ）は、３クロック毎に出力している。これによって、出力のサンプリングレートＣ２は、入力のサンプリングレートＣ１に対して、４／３倍（周期は３／４倍）に変換されていることが分かる。

図７によると、入力サンプリングデータｄ（０）、ｄ（１）、ｄ（２）が、サブフィルタＦ０に供給され、出力サンプリングデータｚ（０）として出力されている。入力サンプリングデータｄ（１）、ｄ（２）が、サブフィルタＦ３に供給され、出力サンプリングデータｚ（１）として出力されている。入力サンプリングデータｄ（２）、ｄ（３）が、サブフィルタＦ２に供給され、出力サンプリングデータｚ（２）として出力されている。入力サンプリングデータｄ（３）、ｄ（４）が、サブフィルタＦ１に供給され、出力サンプリングデータｚ（３）として出力されている。入力サンプリングデータｄ（３）、ｄ（４）、ｄ（５）が、サブフィルタＦ０に供給され、出力サンプリングデータｚ（４）として出力されている。出力サンプリングデータｚ（０）、ｚ（１）、ｚ（２）、ｚ（３）、ｚ（４）・・・はサンプリングレートＣ２で出力される。これがマルチプレクサ１５の動作である。

なお、出力サンプリングデータｚ（０）が出力される場合は、サブフィルタＦ０に全てのデータ（ここでは、ｄ（（０）、ｄ（１）、ｄ（２））が供給される必要があるため、入力サンプリングデータｄ（２）の供給が行われてから出力サンプリングデータｚ（０）が出力される。
また、入力サンプリングデータをパラレル的に入力したり、出力サンプリングデータをパラレル的に出力したりすることも可能である。この場合、入力サンプリングデータをパラレル入力の数ずつ入力し、出力サンプリングデータをパラレル出力の数ずつ出力する。但し、パラレルで入力した時の入力サンプリングデータと、パラレルで出力した時の出力サンプリングデータとのタイミングとの関係は、上述した関係と同じである。

図８は、Ｍ／Ｎ＝４／３の場合のサンプリングレート変換の動作を視覚的に示した図である。以後、図８を「レート変換チャート」と称する。横軸は、入力サンプリングデータｄ（ｉ）の順番を示す変数「ｉ」である。ｉに対応する入力サンプリングデータｄ（ｉ）がサンプリングレート変換器１２に入力される。参考のため、入力サンプリングデータｄ（ｉ）に“０”が３ずつ挿入されたフィルタ入力データｘ（ｎ）を変数ｉのレートをＭ＝４倍にした変数ｓを用いてｘ（ｓ）として記載している。フィルタ入力データｘ（ｓ）は、デジタルフィルタ１４に入力するデータである。ここで、ｓ＝Ｍ×ｉである。縦軸は、出力サンプリングデータｚ（ｊ）の順番を示す変数「ｊ」である。ｊに対応する出力サンプリングデータｚ（ｊ）がサンプリングレート変換器１２から出力される。参考のため、各サブフィルタＦ０～Ｆ３から出力されるフィルタ出力データｙ（ｎ）についても、横軸の変数ｓと同じタイミングの変数ｔを用いてｙ（ｔ）として記載している。フィルタ出力データｙ（ｔ）は、３タイミング毎に出力サンプリングデータｚ（ｊ）として出力される。ここで、ｔ＝Ｎ×ｊである。

また、図中には、サブフィルタＦ０～Ｆ３及び各サブフィルタＦ０～Ｆ３のタップ係数が●印で示されている。各サブフィルタＦ０～Ｆ３において、●印のタップに、入力サンプリングデータｄ（ｉ）が入力され、そのサブフィルタＦ０～Ｆ３の出力が、出力サンプリングデータｚ（ｊ）として出力される。

図８のレート変換チャートを見れば、例えば、入力サンプリングデータｄ（０）、ｄ（１）、ｄ（２）が、サブフィルタＦ０に供給されると、その出力が出力サンプリングデータｚ（０）として出力されることが容易に理解できる。同様に、入力サンプリングデータｄ（１）、ｄ（２）がサブフィルタＦ３に供給されると、その出力は出力サンプリングデータｚ（１）として出力される。入力サンプリングデータｄ（２）、ｄ（３）がサブフィルタＦ２に供給されると、その出力は出力サンプリングデータｚ（２）として出力される。入力サンプリングデータｄ（３）、ｄ（４）がサブフィルタＦ１に供給されると、その出力は出力サンプリングデータｚ（３）として出力される。入力サンプリングデータｄ（３）、ｄ（４）、ｄ（５）がサブフィルタＦ０に供給されると、その出力は出力サンプリングデータｚ（４）として出力される。

ここで、図８のレート変換チャートを参照すると、入力サンプリングデータｄ（ｉ）の供給先サブフィルタは、以下に示すような条件によって容易に算出できることが分かる。入力サンプリングデータｄ（ｉ）は、図８における●印で示される点に基づいて、サブフィルタＦ０～Ｆ３に供給される。この●印は、入力されるタイミングｉ＝０，１，２・・・（ｓ＝０，４，８，１２・・・）における縦方向の直線と、出力されるタイミングｊ＝０，１，２・・・（ｔ＝０，３，６，９・・・）における横方向の直線との交点のうち、直線ｔ＝ｓと直線ｔ＝ｓ－（Ｌ－１）との間の領域（但し、ｔは０以上）にある交点で示される。この交点における入力サンプリングデータｄ（ｉ）が、その交点によって定まるサブフィルタに供給される。詳細には、その交点がｉとｊで示される場合、「ｊで決まるサブフィルタ」にｄ（ｉ）が供給される。ｊは、出力サンプリングデータｚ（ｊ）の出力順を示す。「ｊで決まるサブフィルタ」は、前述したように、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］（但し、「（ｊ×Ｎ）％Ｍ」は、（ｊ×Ｎ）をＭで割った余りを意味する）として計算できる。

ここで、直線ｔ＝ｓと直線ｔ＝ｓ－（Ｌ－１）との間の領域（但し、ｔは０以上）にある交点は、ｓ＝Ｍ×ｉ、ｔ＝Ｎ×ｊなので、以下のように言い換えられる。即ち、ｉとｊとの交点のうち、直線ｊ＝（Ｍ／Ｎ）×ｉと直線ｊ＝（Ｍ／Ｎ）×ｉ－（Ｌ－１）／Ｎとの間の領域（但し、ｊは０以上）にある交点のｉとｊについて、ｄ（ｉ）のデータを、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］（但し、「（ｊ×Ｎ）％Ｍ」は、（ｊ×Ｎ）をＭで割った余りを意味する）へ供給する。これが、制御回路１６で計算される供給先サブフィルタ情報である。

入力サンプリングデータｄ（ｉ）の供給先サブフィルタを、上記の条件に従って具体的に計算した結果を以下に示す。
（ａ）ｉ＝０、ｄ（０）＝ｘ（０）が入力された場合
ｉ＝０とｊとの交点のうち、ｊ＝（４／３）ｉとｊ＝（４／３）ｉ－（９－１）／３との領域にあるｊは０のみ。この時、ｄ（０）の供給先サブフィルタは、ｊ＝０からサブフィルタＦ［（ｊ×Ｎ）％Ｍ］＝サブフィルタＦ０となる。従って、ｄ（０）はサブフィルタＦ０へ供給する。
（ｂ）ｉ＝１、ｄ（１）＝ｘ（４）が入力された場合
ｉ＝１とｊとの交点のうち、ｊ＝（４／３）ｉとｊ＝（４／３）ｉ－（９－１）／３との領域にあるｊは０、１の２つ。この時、ｄ（１）の供給先サブフィルタは、ｊ＝０からサブフィルタＦ［（ｊ×Ｎ）％Ｍ］＝サブフィルタＦ０、及びｊ＝１からサブフィルタＦ［（ｊ×Ｎ）％Ｍ］＝サブフィルタＦ３となる。従って、ｄ（１）はサブフィルタＦ０とサブフィルタＦ３へ供給する。
（ｃ）ｉ＝２、ｄ（２）＝ｘ（８）が入力された場合
ｉ＝２とｊとの交点のうち、ｊ＝（４／３）ｉとｊ＝（４／３）ｉ－（９－１）／３との領域にあるｊは０、１、２の３つ。同様に、ｄ（２）の供給先サブフィルタは、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］より計算されて、サブフィルタＦ０、サブフィルタＦ３、サブフィルタＦ２となる。
（ｄ）ｉ＝３、ｄ（３）＝ｘ（１２）が入力された場合
ｉ＝３とｊとの交点のうち、ｊ＝（４／３）ｉとｊ＝（４／３）ｉ－（９－１）／３との領域にあるｊは２、３、４の３つ。同様に、ｄ（３）の供給先サブフィルタは、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］より計算されて、サブフィルタＦ２、サブフィルタＦ１、サブフィルタＦ０となる。
以降の入力サンプリングデータｄ（ｉ）についても、同様に供給先サブフィルタが計算される。ｄ（ｉ）に対する供給先サブフィルタは、図８のレート変換チャートにおいて、●印で示される。

また、ｊ＝０において計算されたサブフィルタＦ０の結果、ｊ＝１において計算されたサブフィルタＦ３の結果、ｊ＝２において計算されたサブフィルタＦ２の結果、ｊ＝３において計算されたサブフィルタＦ１の結果、ｊ＝４において計算されたサブフィルタＦ０の結果、・・・は、図７に示すように、出力サンプリングデータｚ（０）、ｚ（１）、ｚ（２）、ｚ（３）、ｚ（４）・・・として、サンプリングレートＣ２でマルチプレクサ１５から出力される。

出力サンプリングデータｚ（ｊ）を連続的に出力するために、入力サンプリングデータｄ（ｉ）の入力タイミングと出力サンプリングデータｚ（ｊ）の出力タイミングを適正に合わせる必要がある。出力サンプリングデータｚ（ｊ）をサンプリングレートＣ２で出力する際に、ｄ（ｉ）の入力タイミングと整合していないと、出力サンプリングデータｚ（ｊ）が生成されず、その生成を待つため周期が変動する場合が発生する。

例えば、図７では、出力サンプリングデータｚ（０）の出力タイミングは、ｄ（２）の入力タイミングよりも遅らせる必要がある。ｄ（２）が入力されないと、ｚ（０）は計算し得ないからである。これは、入力サンプリングデータｄ（５）の入力タイミングと、出力サンプリングデータｚ（４）の出力タイミングについても同様である。

これらのタイミングの整合が必要な入出力データは、図８のレート変換チャートからも計算することができる。即ち、ｉとｊの交点のうち、直線ｊ＝（Ｍ／Ｎ）×ｉ－（Ｌ－１）／Ｎと重なる点において、入力サンプリングデータｄ（ｉ）の入力タイミングと出力サンプリングデータｚ（ｊ）の出力タイミングを合わせる（実際には出力タイミングを入力タイミングより遅くする）。図８では、例えば、i＝２、ｊ＝０の点と、ｉ＝５、ｊ＝４の点が該当する。この場合、図７のように、ｄ（２）の入力タイミングと、ｚ（０）の出力タイミングを合せるように、ｄ（５）の入力タイミングと、ｚ（４）の出力タイミングを合せる必要がある。この点の入出力データのタイミングの整合化によって、出力サンプリングデータｚ（ｊ）をサンプリングレートＣ２で周期の変動なしに連続的に出力することができる。

［変換率Ｍ／Ｎ＝３／２の場合の動作］
次に、変換率Ｍ／Ｎ＝３／２（Ｍ＝３，Ｎ＝２）の場合の動作について説明する。但し、デジタルフィルタ１４のタップの段数はＬ＝９段である。

“×Ｍ”回路１９は、Ｍ＝３に対して、入力サンプリングデータｄ（０）、ｄ（１）・・・の間に”０”を２ずつ挿入し、フィルタ入力データｘ（０）、ｘ（１）、ｘ（２）、ｘ（３）、ｘ（４）・・・・を生成する。この時、ｘ（０）、ｘ（３）、ｘ（６）・・・以外は０となる。従って、数２は以下となる。この時のデジタルフィルタ１４の処理レートはＣ１である。

［数６］
y(0)=h(-6)x(6)+h(-3)x(3)+h(0)x(0)
y(1)=h(-8)x(9)+h(-5)x(6)+h(-2)x(3)
y(2)=h(-7)x(9)+h(-4)x(6)+h(-1)x(3)
y(3)=h(-6)x(9)+h(-3)x(6)+h(0)x(3)
y(4)=h(-8)x(12)+h(-5)x(9)+h(-2)x(6)
y(5)=h(-7)x(12)+h(-4)x(9)+h(-1)x(6)
y(6)=h(-6)x(12)+h(-3)x(9)+h(0)x(6)
y(7)=h(-8)x(15)+h(-5)x(12)+h(-2)x(9)
y(8)=h(-7)x(15)+h(-4)x(12)+h(-1)x(9)
y(9)=h(-6)x(15)+h(-3)x(12)+h(0)x(9)
y(10)=h(-8)x(18)+h(-5)x(15)+h(-2)x(12)
y(11)=h(-7)x(18)+h(-4)x(15)+h(-1)x(12)
y(12)=h(-6)x(18)+h(-3)x(15)+h(0)x(12)
y(13)=h(-8)x(21)+h(-5)x(18)+h(-2)x(15)
y(14)=h(-7)x(21)+h(-4)x(18)+h(-1)x(15)
y(15)=h(-6)x(21)+h(-3)x(18)+h(0)x(15)
・・・

ここで、数６によると、９段ＦＩＲフィルタのタップ係数ｈ（－８）～ｈ（０）のうち、
ｙ（０）の結果を得るには、ｈ（－６）、ｈ（－３）、ｈ（０）が使用される。
ｙ（１）の結果を得るには、ｈ（－８）、ｈ（－５）、ｈ（－２）が使用される。
ｙ（２）の結果を得るには、ｈ（－７）、ｈ（－４）、ｈ（－１）が使用される。
ｙ（３）の結果を得るには、再びｈ（－６）、ｈ（－３）、ｈ（－０）が使用される。
ｙ（４）の結果を得るには、再びｈ（－８）、ｈ（－５）、ｈ（－２）が使用される。
ｙ（５）の結果を得るには、再びｈ（－７）、ｈ（－４）、ｈ（－１）が使用される。

このように、９つのタップ係数ｈ（－８）～ｈ（０）のちＭ＝３ずつ（２つおきに）選ばれて、以下の３つのサブフィルタが構成される。
サブフィルタＦ０＝｛ｈ（－６）、ｈ（－３）、ｈ（０）｝
サブフィルタＦ１＝｛ｈ（－８）、ｈ（－５）、ｈ（－２）｝
サブフィルタＦ２＝｛ｈ（－７）、ｈ（－４）、ｈ（－１）｝

サブフィルタＦ０～Ｆ２の計算が繰り返されてフィルタ出力データｙ（ｎ）が順次生成される。即ち、９段のデジタルフィルタ１４は、Ｍ＝３の場合、ポリフェーズフィルタ化によって、３つのサブフィルタＦ０～Ｆ２に分けられる。これらのサブフィルタは、３段のタップで構成されている。ただし、図５では、４つのサブフィルタＦ０～Ｆ３（ω＝３）が示されている。これは、設計し得るサブフィルタの最大数（この場合は４つ）のサブフィルタＦ０～Ｆ３で構成しておけば、種々のＭに対応可能となる。今回のように、デジタルフィルタ１４が３つのサブフィルタＦ０～Ｆ２で構成される場合は、４つめのサブフィルタＦ３は使用しない。なお、この場合も、先に、３段のポリフェーズフィルタを先に構成し、これによって全体のＦＩＲフィルタを構成することも可能である。

具体的には、図２に示す制御回路１６において、与えられたＭに対するサブフィルタＦ０～Ｆ２の構成が計算され、タップ係数情報としてサブフィルタＦ０～Ｆ２の構成に従うようにタップ係数が各サブフィルタＦ０～Ｆ２に設定される。上記のＭ＝３の場合、サブフィルタＦ０には、タップ係数｛ｈ（－６）、ｈ（－３）、ｈ（０）｝が設定さされる。サブフィルタＦ１には、タップ係数｛ｈ（－８）、ｈ（－５）、ｈ（－２）｝が設定される。サブフィルタＦ２には、タップ係数｛ｈ（－７）、ｈ（－４）、ｈ（－１）｝が設定される。サブフィルタＦ３には、何も設定しない。サブフィルタＦ３には、既にタップ係数｛０、０、０｝が設定されているものとする。なお、図４に示す制御回路１６の記憶回路１８に変換率Ｍ／Ｎに対するタップ係数情報を予め記憶させ、変換率Ｍ／Ｎの設定に応じて所定のタップ係数をサブフィルタＦ０～Ｆ２に設定すれば、容易にポリフェーズフィルタを構成できる。この時、各サブフィルタＦ０～Ｆ２の処理レートはＣ１である。

次に、“１／Ｎ”回路２０は、Ｎ＝２に対して、フィルタ出力データｙ（０）、ｙ（１）、ｙ（２）、・・・・をＮ＝２ずつ間引く。その時、数６は以下のようになる。

［数７］
y(0)=h(-6)x(6)+h(-3)x(3)+h(0)x(0)
y(2)=h(-7)x(9)+h(-4)x(6)+h(-1)x(3)
y(4)=h(-8)x(12)+h(-5)x(9)+h(-2)x(6)
y(6)=h(-6)x(12)+h(-3)x(9)+h(0)x(6)
y(8)=h(-7)x(15)+h(-4)x(12)+h(-1)x(9)
y(10)=h(-8)x(18)+h(-5)x(15)+h(-2)x(12)
y(12)=h(-6)x(18)+h(-3)x(15)+h(0)x(12)
y(14)=h(-7)x(21)+h(-4)x(18)+h(-1)x(15)
・・・

数７によると、“１／Ｎ”回路２０において、９段ＦＩＲフィルタのタップ係数ｈ（―８）～ｈ（０）のうち、
ｙ（０）の結果を得るには、ｈ（－６）、ｈ（－３）、ｈ（０）（＝サブフィルタＦ０）が使用される。
ｙ（２）の結果を得るには、ｈ（－７）、ｈ（－４）、ｈ（－１）（＝サブフィルタＦ２）が使用される。
ｙ（４）の結果を得るには、ｈ（－８）、ｈ（－５）、ｈ（－２）（＝サブフィルタＦ１）が使用される。
ｙ（６）の結果を得るには、再びｈ（－６）、ｈ（－３）、ｈ（０）（＝サブフィルタＦ０）が使用される。
ｙ（８）の結果を得るには、再び、ｈ（－７）、ｈ（－４）、ｈ（－１）（＝サブフィルタＦ２）が使用される。
ｙ（１０）の結果を得るには、再びｈ（－８）、ｈ（－５）、ｈ（－２）（＝サブフィルタＦ１）が使用される。

このように、“１／Ｎ”回路２０では、サブフィルタＦ０、Ｆ２、Ｆ１の順に計算が繰り返されて、フィルタ出力データがｙ（０）、ｙ（２）、ｙ（４）、ｙ（６）・・・・の順に出力される。

なお、入力サンプリングデータｄ（ｉ）と、デジタルフィルタ１４へのフィルタ入力データｘ（ｎ）との関係は、
d(0)=x(0)
d(1)=x(3)
d(2)=x(6)
d(3)=x(9)
・・・
であり、デジタルフィルタ１４のフィルタ出力データｙ（ｎ）と出力サンプリングデータｚ（ｊ）との関係は、
z(0)=y(0)
z(1)=y(2)
z(2)=y(4)
z(3)=y(6)
・・・・
であるので、数７を、入力サンプリングデータｄ（ｉ）と出力サンプリングデータｚ（ｊ）で置き換えると、以下の式となる。

［数８］
z(0)=h(-6)d(2)+h(-3)d(1)+h(0)d(0)
z(1)=h(-7)d(3)+h(-4)d(2)+h(-1)d(1)
z(2)=h(-8)d(4)+h(-5)d(3)+h(-2)d(2)
z(3)=h(-6)d(4)+h(-3)d(3)+h(0)d(2)
z(4)=h(-7)d(5)+h(-4)d(4)+h(-1)d(3)
z(5)=h(-8)d(6)+h(-5)d(5)+h(-2)d(4)
・・・・

図９は、Ｍ／Ｎ＝３／２の場合のサンプリングレート変換の動作を説明するための図である。数８を、入力サンプリングデータｄ（ｉ）に対して描くと図９になる。図９において、入力サンプリングデータｄ（ｉ）を示す直線が横方向に描かれ、そのうち各サブフィルタＦ０～Ｆ２に供給するデータの範囲を縦長の長方形で示し、それらがサブフィルタＦ０～Ｆ２のどれに供給されるかを長方形から伸びている矢印で示している。また、サブフィルタＦ０～Ｆ２の出力は、右向きの矢印で出力サンプリングデータｚ（ｊ）になることが示されている。図９は、入力サンプリングデータｄ（ｉ）が順次的に経路選択回路に入力され、出力サンプリングデータｚ（ｊ）が順次的にマルチプレクサから出力される様子を示している。経路選択回路の中の構成は、実際の構成ではなく処理の動作イメージを示している。

図９によると、
入力サンプリングデータｄ（０）、ｄ（１）、ｄ（２）は、サブフィルタＦ０に入力され、出力サンプリングデータｚ（０）となって出力される。
入力サンプリングデータｄ（１）、ｄ（２）、ｄ（３）は、サブフィルタＦ２に入力され、出力サンプリングデータｚ（１）となって出力される。
入力サンプリングデータｄ（２）、ｄ（３）、ｄ（４）は、サブフィルタＦ１に入力され、出力サンプリングデータｚ（２）となって出力される。
入力サンプリングデータｄ（２）、ｄ（３）、ｄ（４）は、再びサブフィルタＦ０に入力され、出力サンプリングデータｚ（３）となって出力される。
入力サンプリングデータｄ（３）、ｄ（４）、ｄ（５）は、再びサブフィルタＦ２に入力され、出力サンプリングデータｚ（４）となって出力される。

マルチプレクサからは、サブフィルタＦ０、サブフィルタＦ２、サブフィルタＦ１、サブフィルタＦ０・・・の出力が順次的に選択されて、出力サンプリングデータｚ（０）、ｚ（１）、ｚ（２）、ｚ（３）・・・として順次的に出力される。
このように、サブフィルタＦ０～Ｆ２は、繰り返して使用することができる。また、このサブフィルタＦ０～Ｆ２が繰り返される順番は、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］（但し、％は、（ｊ×Ｎ）をＭで割った余り）として、計算できる。

この時、入力サンプリングデータｄ（ｉ）の入力順に見ると、
入力サンプリングデータｄ（０）は、サブフィルタＦ０に入力される。
入力サンプリングデータｄ（１）は、サブフィルタＦ０、Ｆ２に入力される。
入力サンプリングデータｄ（２）は、サブフィルタＦ０、Ｆ２、Ｆ１、Ｆ０に入力される。
入力サンプリングデータｄ（３）は、サブフィルタＦ２、Ｆ１、Ｆ０、Ｆ２に入力される。
入力サンプリングデータｄ（４）は、サブフィルタＦ１、Ｆ０、Ｆ２、Ｆ１、Ｆ０に入力される。
入力サンプリングデータｄ（ｉ）と、供給先サブフィルタの関係は、以下の表２のように表せる。

上記のように、変換率Ｍ／Ｎ及びフィルタの段数Ｌが決まると、入力サンプリングデータｄ（ｉ）をどのサブフィルタＦ０～Ｆ２に入力すべきかが一意的に決定される。また、表２によると、ｄ（５）からは、ｄ（３）～ｄ（４）に対する供給先サブフィルタが繰り返される。従って、この繰り返しの状況を制御回路１６内の記憶回路１８に記録させておけば、値ｉの入力に応じて、供給先のサブフィルタを供給先サブフィルタ情報として容易に指定することが可能である。サンプリングレート変換器１２の経路選択回路１３は、制御回路１６からの供給先サブフィルタ情報によって、入力されたサンプリングデータｄ（ｉ）を指定のサブフィルタＦ０～Ｆ２に供給する。

図１０は、Ｍ／Ｎ＝３／２の場合の入力サンプリングデータと出力サンプリングデータのタイミング関係を示した図である。図の上方は、入力サンプリングデータｄ（ｉ）の入力タイミングを示しており、下方は、出力サンプリングデータｚ（ｊ）の出力タイミングを示している。横方向の細かな目盛りは、基本クロックのイメージを示している。入力サンプリングデータｄ（ｉ）は、３クロック毎に入力されており、出力サンプリングデータｚ（ｊ）は、２クロック毎に出力している。これによって、出力のサンプリングレートＣ２は、入力のサンプリングレートＣ１に対して、３／２倍（周期は２／３倍）に変換されていることが分かる。

図１０によると、入力サンプリングデータｄ（０）、ｄ（１）、ｄ（２）が、サブフィルタＦ０に供給され、出力サンプリングデータｚ（０）として出力されている。入力サンプリングデータｄ（１）、ｄ（２）、ｄ（３）が、サブフィルタＦ２に供給され、出力サンプリングデータｚ（１）として出力されている。入力サンプリングデータｄ（２）、ｄ（３）、ｄ（４）が、サブフィルタＦ１に供給され、出力サンプリングデータｚ（２）として出力されている。入力サンプリングデータｄ（２）、ｄ（３）、ｄ（４）が、サブフィルタＦ０に供給され、出力サンプリングデータｚ（３）として出力されている。出力サンプリングデータｚ（０）、ｚ（１）、ｚ（２）、ｚ（３）、ｚ（４）・・・はサンプリングレートＣ２で出力される。これはマルチプレクサ１５の動作である。

なお、出力サンプリングデータｚ（２）が出力される場合は、サブフィルタＦ１に全てのデータ（ここでは、ｄ（（２）、ｄ（３）、ｄ（４））が供給される必要があるため、入力サンプリングデータｄ（４）の供給が行われてから出力サンプリングデータｚ（２）が出力される。
また、入力サンプリングデータをパラレル的に入力したり、出力サンプリングデータをパラレル的に出力したりすることも可能である。この場合、入力サンプリングデータをパラレル入力の数ずつ入力し、出力サンプリングデータをパラレル出力の数ずつ出力する。但し、パラレルで入力した時の入力サンプリングデータと、パラレルで出力した時の出力サンプリングデータとのタイミングの関係は、上述した関係と同じである。

図１１は、Ｍ／Ｎ＝３／２の場合のサンプリングレート変換の動作を視覚的に示した図である。以後、図１１を「レート変換チャート」と称する。図８と同様に、横軸は、入力サンプリングデータｄ（ｉ）の順番を示す変数「ｉ」である。ｉに対応する入力サンプリングデータｄ（ｉ）がサンプリングレート変換器１２に入力される。参考のため、入力サンプリングデータｄ（ｉ）に“０”が２ずつ挿入されたフィルタ入力データｘ（ｎ）を変数ｉのレートをＭ＝３倍にした変数ｓを用いてｘ（ｓ）として記載している。フィルタ入力データｘ（ｓ）は、デジタルフィルタ１４に入力するデータである。ここで、ｓ＝Ｍ×ｉである。縦軸は、出力サンプリングデータｚ（ｊ）の順番を示す変数「ｊ」である。ｊに対応する出力サンプリングデータｚ（ｊ）が変換器から出力される。参考のため、各サブフィルタＦ０～Ｆ２から出力されるフィルタ出力データｙ（ｎ）についても、横軸の変数ｓと同じタイミングの変数ｔを用いてｙ（ｔ）として記載している。フィルタ出力データｙ（ｔ）は、２タイミング毎に出力サンプリングデータｚ（ｊ）として出力される。ここで、ｔ＝Ｎ×ｊである。

また、図中には、サブフィルタＦ０～Ｆ２及び各サブフィルタＦ０～Ｆ２のタップ係数が●印で示されている。各サブフィルタＦ０～Ｆ２において、●印のタップに、入力サンプリングデータｄ（ｉ）が入力され、そのサブフィルタＦ０～Ｆ２の出力が、出力サンプリングデータｚ（ｊ）として出力される。

図１１のレート変換チャートでは、例えば、入力サンプリングデータｄ（０）、ｄ（１）、ｄ（２）が、サブフィルタＦ０に供給されると、その出力は出力サンプリングデータｚ（０）となって出力されることが容易に理解できる。同様に、入力サンプリングデータｄ（１）、ｄ（２）、ｄ（３）がサブフィルタＦ２に供給されると、その出力は出力サンプリングデータｚ（１）となって出力される。入力サンプリングデータｄ（２）、ｄ（３）、ｄ（４）がサブフィルタＦ１に供給されると、その出力は出力サンプリングデータｚ（２）となって出力される。入力サンプリングデータｄ（２）、ｄ（３）、ｄ（４）がサブフィルタＦ０に供給されると、その出力は出力サンプリングデータｚ（３）となって出力される。入力サンプリングデータｄ（３）、ｄ（４）、ｄ（５）がサブフィルタＦ２に供給されると、その出力は出力サンプリングデータｚ（４）となって出力される。

ここで、このレート変換チャートを参照すると、入力サンプリングデータｄ（ｉ）の供給先サブフィルタは、以下に示すような条件によって容易に算出できることが分かる。入力サンプリングデータｄ（ｉ）は、図１１における●印で示される点に基づいて、サブフィルタＦ０～Ｆ２に供給される。この●印は、入力されるタイミングｉ＝０，１，２・・・（ｓ＝０，３，６，９・・・）における縦方向の直線と、出力されるタイミングｊ＝０，１，２・・・（ｔ＝０，２，４，６・・・）における横方向の直線との交点のうち、直線ｔ＝ｓと直線ｔ＝ｓ－（Ｌ－１）との間の領域（但し、ｔは０以上）にある交点で示される。この交点における入力サンプリングデータｄ（ｉ）が、その交点によって定まるサブフィルタに供給される。詳細には、その交点がｉとｊで示される場合、「ｊで決まるサブフィルタ」にｄ（ｉ）が供給される。ｊは、出力サンプリングデータｚ（ｊ）の出力順を示し、「ｊで決まるサブフィルタ」は、前述したように、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］（但し、％は、（ｊ×Ｎ）をＭで割った余り）として計算できる。

ここで、直線ｔ＝ｓと直線ｔ＝ｓ－（Ｌ－１）との間の領域（但し、ｔは０以上）にある交点は、ｓ＝Ｍ×ｉ、ｔ＝Ｎ×ｊなので、以下のように言い換えられる。即ち、ｉとｊとの交点のうち、直線ｊ＝（Ｍ／Ｎ）×ｉと直線ｊ＝（Ｍ／Ｎ）×ｉ－（Ｌ－１）／Ｎとの間の領域（但し、ｊは０以上）にある交点のｉとｊについて、ｄ（ｉ）のデータを、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］（但し、％は、（ｊ×Ｎ）をＭで割った余り）へ供給する。これが、制御回路１６で計算される供給先サブフィルタ情報である。

入力サンプリングデータｄ（ｉ）の供給先サブフィルタを、上記の条件に従って具体的に計算した結果を以下に示す。
（ａ）ｉ＝０、ｄ（０）＝ｘ（０）が入力された場合
ｉ＝０とｊとの交点のうち、ｊ＝（３／２）ｉとｊ＝（３／２）ｉ－（９－１）／２との領域にある、ｊは、０のみ。この時、ｄ（０）の供給先サブフィルタは、ｊ＝０から、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］＝サブフィルタＦ０となる。従って、ｄ（０）は、サブフィルタＦ０へ供給する。
（ｂ）ｉ＝１、ｄ（１）＝ｘ（３）が入力された場合
ｉ＝１とｊとの交点のうち、ｊ＝（３／２）ｉとｊ＝（３／２）ｉ－（９－１）／２との領域にある、ｊは、０、１の２つ。この時、ｄ（１）の供給先サブフィルタは、ｊ＝０から、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］＝サブフィルタＦ０、及びｊ＝１から、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］＝サブフィルタＦ２となる。従って、ｄ（１）は、サブフィルタＦ０とサブフィルタＦ２へ供給する。
（ｃ）ｉ＝２、ｄ（２）＝ｘ（６）が入力された場合
ｉ＝２とｊとの交点のうち、ｊ＝（３／２）ｉとｊ＝（３／２）ｉ－（９－１）／２との領域にある、ｊは、０、１、２、３の４つ。同様に、ｄ（２）の供給先サブフィルタは、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］より計算されて、サブフィルタＦ０、サブフィルタＦ２、サブフィルタＦ１、及びサブフィルタＦ０となる。
（ｄ）ｉ＝３、ｄ（３）＝ｘ（９）が入力された場合
ｉ＝３とｊとの交点のうち、ｊ＝（３／２）ｉとｊ＝（３／２）ｉ－（９－１）／２との領域にある、ｊは、１，２、３、４の４つ。同様に、ｄ（３）の供給先サブフィルタは、サブフィルタＦ［（ｊ×Ｎ）％Ｍ］より計算されて、サブフィルタＦ２、サブフィルタＦ１、サブフィルタＦ０、サブフィルタＦ２となる。
以降の入力サンプリングデータｄ（ｉ）についても、同様に供給先サブフィルタが計算される。ｄ（ｉ）に対する供給先サブフィルタは、図１１のレート変換チャートにおいて、●印で示される。

また、ｊ＝０において計算されたサブフィルタＦ０の結果、ｊ＝１において計算されたサブフィルタＦ２の結果、ｊ＝２において計算されたサブフィルタＦ１の結果、ｊ＝３において計算されたサブフィルタＦ０の結果、ｊ＝４において計算されたサブフィルタＦ２の結果、ｊ＝５において計算されたサブフィルタＦ１の結果、・・・は、図１０に示すように、出力サンプリングデータｚ（０）、ｚ（１）、ｚ（２）、ｚ（３）、ｚ（４）、ｚ（５）・・・として、サンプリングレートＣ２でマルチプレクサ１５から出力される。

出力サンプリングデータｚ（ｊ）を連続的に出力するために、入力サンプリングデータｄ（ｉ）の入力タイミングと出力サンプリングデータｚ（ｊ）の出力タイミングを適正に合わせる必要がある。出力サンプリングデータｚ（ｊ）をサンプリングレートＣ２で出力する際に、ｄ（ｉ）の入力タイミングと整合していないと、出力サンプリングデータｚ（ｊ）が生成されず、その生成を待つため周期が変動する場合が発生する。

例えば、図１０では、出力サンプリングデータｚ（２）の出力タイミングは、ｄ（４）の入力タイミングよりも遅らせる必要がある。ｄ（４）が入力されないと、ｚ（２）は計算し得ないからである。これは、入力サンプリングデータｄ（６）の入力タイミングと、出力サンプリングデータｚ（５）の出力タイミングについても同様である。

これらのタイミングの整合が必要な入出力データは、図１１のレート変換チャートからも計算することができる。即ち、ｉとｊの交点のうち、直線ｊ＝（Ｍ／Ｎ）×ｉ－（Ｌ－１）／Ｎと重なる点において、入力サンプリングデータｄ（ｉ）の入力タイミングと出力サンプリングデータｚ（ｊ）の出力タイミングを合わせる（実際には出力タイミングを入力タイミングより遅くする）。図１１では、例えば、ｉ＝４、ｊ＝２の点と、ｉ＝６、ｊ＝５の点が該当する。この場合、図１０のように、ｄ（４）の入力タイミングとｚ（２）の出力タイミングを合せ、ｄ（６）の入力タイミングとｚ（５）の出力タイミングを合せる必要がある。この点の入出力データのタイミングの整合化によって、出力サンプリングデータｚ（ｊ）をサンプリングレートＣ２で周期の変動なしに連続的に出力することができる。

［サンプリングレート変換器の共通的構成方法］
上述したＭ／Ｎ＝４／３の場合の動作、及びＭ／Ｎ＝３／２の場合の動作から、本実施の形態に係るサンプリングレート変換器の構成及び動作を以下のようにまとめることができる。

（１）前提条件
サンプリングレート変換器１２は、変換率としてＭ／Ｎ（Ｍ及びＮは１以上の整数）が設定された場合に、入力サンプリングレートＣ１でサンプルされた入力サンプリングデータｄ（ｉ）（ｉ＝０，１，２・・・）を、入力サンプリングレートのＭ／Ｎ倍の出力サンプリングレートＣ２でサンプルされた出力サンプリングデータｚ（ｊ）（ｊ＝０，１，２・・・）に変換する。ｉは入力データの順番を示す。ｊは出力データの順番を示す。入力サンプリングレートＣ１と出力サンプリングレートＣ２の関係はＣ２＝Ｃ１×Ｍ／Ｎとなる。

デジタルフィルタ１４をＦＩＲフィルタで構成する。ポリフェーズ化する前のＦＩＲフィルタのタップの段数をＬ段とする。タップ係数を｛ｈ（－Ｌ－１））、ｈ（－（Ｌ－２））、・・・ｈ（－１）、ｈ（０）｝で表す。ここで、ｈ（０）を０段目又は先頭段のタップ係数、ｈ（－１）を１段目のタップ係数、ｈ（－（Ｌ－１））をＬ－１段目又は最終段のタップ係数と称する。例えば、Ｌ＝９段の場合、タップ係数は、｛ｈ（－８）・・・ｈ（０）｝となる。

（２）サブフィルタＦ０～Ｆωの構築
デジタルフィルタ１４は、変換率に応じてタップ係数がそれぞれ設定された複数のサブフィルタＦ０～Ｆωが並列に並べられて構成されている。複数のサブフィルタＦ０～Ｆωは、サブフィルタＦ０、サブフィルタＦ１、サブフィルタＦ２、・・・、サブフィルタＦｎ（ｎは３以上の整数）、・・・、サブフィルタＦ（Ｍ－１）を有する。

サブフィルタＦ０に、タップ係数の０段目、Ｍ段目、２Ｍ段目、３Ｍ段目・・・が順にＬ段以内で設定される。
サブフィルタＦ１に、タップ係数のＭ－１段目、２Ｍ－１段目、３Ｍ－１段目・・・が順にＬ段以内で設定される。
サブフィルタＦ２に、タップ係数のＭ－２段目、２Ｍ－２段目、３Ｍ－２段目・・・が順にＬ段以内で設定される。
・・・
サブフィルタＦｎに、タップ係数のＭ－ｎ段目、２Ｍ－ｎ段目、３Ｍ－ｎ段目・・・が順にＬ段以内で設定される。
・・・
サブフィルタＦ（Ｍ－１）に、タップ係数の１段目、２Ｍ－（Ｍ－１）段目、３Ｍ－（Ｍ－１）段目・・・が順にＬ段以内で設定される。

例えば、Ｍ＝４の場合、サブフィルタはＦ０～Ｆ（Ｍ－１）＝Ｆ０～Ｆ３となる。デジタルフィルタ１４が９段のＦＩＲフィルタである場合、サブフィルタＦ０～Ｆ３のタップ係数は、以下のように計算できる。
サブフィルタＦ０にタップ係数の０段目のｈ（０）、４段目のｈ（－４）、８段目のｈ（－８）が設定される。
サブフィルタＦ１にタップ係数の３段目のｈ（－３）、７段目のｈ（－７）が設定される。
サブフィルタＦ２にタップ係数の２段目のｈ（－２）、６段目のｈ（－６）が設定される。
サブフィルタＦ３にタップ係数の１段目のｈ（－１）、５段目のｈ（－５）が設定される。

（３）経路選択回路１３による供給先サブフィルタの決定方法
経路選択回路１３は、入力サンプリングレートで入力された入力サンプリングデータｄ（ｉ）の各々を変換率Ｍ／Ｎに応じてデジタルフィルタ１４の少なくとも１つのサブフィルタＦ０～Ｆωに供給する。具体的には、経路選択回路１３は、入力された入力サンプリングデータｄ（ｉ）の値ｉに対して、（Ｍ／Ｎ）×ｉ以下、（Ｍ／Ｎ）－（Ｌ－１）／Ｎ以上かつ０以上の範囲に含まれる全てのｊの値を抽出する。抽出したｊの値に対して（ｊ×Ｎ）をＭで割った余りを計算する。その計算した余りを「（ｊ×Ｎ）％Ｍ」と記載する。このようにｊの値によって特定された（ｊ×Ｎ）％Ｍ番目のサブフィルタを、入力サンプリングデータｄ（ｉ）を供給する供給先サブフィルタとする。

（４）マルチプレクサ１５による出力サンプリングデータｚ（ｊ）の出力方法
（３）の動作によりサブフィルタＦ０～Ｆωに入力サンプリングデータが供給された後、各サブフィルタＦ０～Ｆωの計算結果が出力サンプリングデータｚ（ｊ）としてマルチプレクサ１５に一時的に格納される。次に、マルチプレクサ１５は、複数のサブフィルタＦ０～Ｆωの出力を変換率Ｍ／Ｎに応じて決められた順序で出力サンプリングレートで出力する。具体的には、マルチプレクサ１５は、入力サンプリングデータｄ（ｉ）の入力タイミングに対してｊ＝（Ｍ／Ｎ）×ｉ－（Ｌ－１）／Ｎのタイミングに合わせて出力サンプリングデータｚ（ｊ）を出力サンプリングレートＣ２で出力する。

［サンプリングレート変換器１２の制御回路１６の動作］
（１）サブフィルタＦ０～Ｆωへのタップ係数情報の設定
上記の「（２）サブフィルタＦ０～Ｆωの構築」に従って、制御回路１６は、供給された変換率Ｍ／Ｎに応じてタップ係数を複数のサブフィルタＦ０～Ｆωにそれぞれ設定する。これにより、デジタルフィルタ１４において、変換率Ｍ／Ｎに応じたサブフィルタＦ０～Ｆωが構築される。なお、サブフィルタＦ０～Ｆω自身が変換率Ｍ／Ｎに応じてタップ係数を設定する機能を有してもよい。

（２）経路選択回路１３への供給先サブフィルタ情報の設定
上記の「経路選択回路１３による供給先サブフィルタの決定方法」に従って、制御回路１６は、入力された入力サンプリングデータｄ（ｉ）の各々を供給するサブフィルタＦ０～Ｆωを変換率Ｍ／Ｎに応じて経路選択回路１３に設定する。なお、経路選択回路１３自身が入力サンプリングデータｄ（ｉ）を供給するサブフィルタＦ０～Ｆωを変換率Ｍ／Ｎに応じて設定する機能を有してもよい。

（３）マルチプレクサ１５への出力タイミング情報の設定
上記の「マルチプレクサ１５における出力サンプリングデータｚ（ｊ）の出力方法」に従って、制御回路１６は、サブフィルタＦ０～Ｆωの結果を出力サンプリングデータｚ（ｊ）として出力するタイミングをマルチプレクサ１５に変換率Ｍ／Ｎに応じて設定する。なお、マルチプレクサ１５自身がサブフィルタＦ０～Ｆωの結果を出力するタイミングを変換率Ｍ／Ｎに応じて設定する機能を有してもよい。

制御回路１６は、計算回路１７を使って、変換率Ｍ／Ｎが供給された時点で計算を行いその結果に応じて上記の各情報を設定することができる。また、想定される変換率Ｍ／Ｎに対する計算を予め行い、その結果をメモリ等の記憶回路１８に記憶させ、変換率Ｍ／Ｎの供給に応じて記憶した結果の情報を設定することでもよい。前者の計算による場合は、メモリが不要な点、及び想定外の変換率Ｍ／Ｎにも対応できる。また、後者のメモリを使用する場合は、計算による遅延が殆ど無いこと、回路構成を簡易に且つ小規模にできる効果がある。

また、サブフィルタＦ０～Ｆωの係数は各サブフィルタＦ０～Ｆωが値を直接保有する必要はない。例えば、制御回路１６内で値を保有し、それを配線を介してサブフィルタＦ０～Ｆωに提供することでもきる。これにより、メモリを共有化することができ、回路規模を小規模に抑えることができる。その場合においても、サブフィルタＦ０～Ｆωのルール性から、所望の変換率を既約分数化したＭ’／Ｎ’の変換率に対して、Ｍ’通りの係数を保有するだけで、所望の変換率に対するフィルタ係数を設定することができる。

以上のように、本実施の形態に係るサンプリングレート変換器１２では、デジタルフィルタ１４は、変換率Ｍ／Ｎに応じてタップ係数がそれぞれ設定された複数のサブフィルタＦ０～Ｆωが並列に並べられて構成されている。経路選択回路１３は、入力サンプリングレートで入力された入力サンプリングデータの各々を変換率Ｍ／Ｎに応じてデジタルフィルタ１４の少なくとも１つのサブフィルタＦ０～Ｆωに供給する。マルチプレクサ１５は、複数のサブフィルタＦ０～Ｆωの出力を出力サンプリングデータとして変換率Ｍ／Ｎに応じて決められた順序で出力サンプリングレートで出力する。これにより、任意の変換率Ｍ／Ｎで容易にサンプリングレート変換を行うことができる。従って、複数のサンプリングレート変換を簡単な構成で実装できる。

なお、上記の説明では、Ｍ＞Ｎとなるアップサンプリングの場合に説明した。しかし、本開示は、アップサンプリングに限定されず、Ｍ＜Ｎとなるダウンサンプリングにおいても適用可能であり、本開示の技術的思想の範囲内であることは言うまでもない。

２ 送信光モジュール、６ 送信デジタル信号処理回路、７ 送信側サンプリングレート変換器、８ Ｄ／Ａ変換器、９ Ａ／Ｄ変換器、１１ 受信デジタル信号処理回路、１２ 受信側サンプリングレート変換器、１３ 経路選択回路、１４ デジタルフィルタ、１５ マルチプレクサ、１６ 制御回路、１７ 計算回路、１８ 記憶回路、Ｆ０～Ｆω サブフィルタ

Claims (7)

1. 変換率としてＭ／Ｎ（Ｍ及びＮは１以上の整数）が設定された場合に、入力サンプリングレートでサンプルされた入力サンプリングデータｄ（ｉ）（ｉ＝０，１，２・・・）を、前記入力サンプリングレートのＭ／Ｎ倍の出力サンプリングレートでサンプルされた出力サンプリングデータｚ（ｊ）（ｊ＝０，１，２・・・）に変換するサンプリングレート変換器であって、
   前記変換率に応じてタップ係数がそれぞれ設定された複数のサブフィルタが並列に並べられて構成されたデジタルフィルタと、
   前記入力サンプリングレートで入力された前記入力サンプリングデータの各々を前記変換率に応じて前記デジタルフィルタの少なくとも１つの前記サブフィルタに供給する経路選択回路と、
   前記複数のサブフィルタの出力を前記出力サンプリングデータとして前記変換率に応じて決められた順序で前記出力サンプリングレートで出力するマルチプレクサとを備えることを特徴とするサンプリングレート変換器。
2. 計算回路及び記憶回路のうち少なくとも１つを使って、入力された前記入力サンプリングデータの各々を供給する前記サブフィルタを前記変換率に応じて前記経路選択回路に設定し、前記変換率に応じて前記タップ係数を前記複数のサブフィルタにそれぞれ設定し、前記サブフィルタの結果を出力するタイミングを前記マルチプレクサに前記変換率に応じて設定する制御回路を更に備えることを特徴とする請求項１に記載のサンプリングレート変換器。
3. 前記デジタルフィルタに含まれる複数のサブフィルタのタップを合計して少なくともＬ段のタップを有し、
   前記複数のサブフィルタは、サブフィルタＦ０、サブフィルタＦ１、サブフィルタＦ２、・・・、サブフィルタＦｎ（ｎは３以上の整数）、・・・、サブフィルタＦ（Ｍ－１）を有し、
   前記サブフィルタＦ０に、前記デジタルフィルタのタップ係数のうち０段目、Ｍ段目、２Ｍ段目、３Ｍ段目・・・のタップ係数が順にＬ段以内で設定され、
   前記サブフィルタＦ１に、前記デジタルフィルタのタップ係数のうちＭ－１段目、２Ｍ－１段目、３Ｍ－１段目・・・のタップ係数が順にＬ段以内で設定され、
   前記サブフィルタＦ２に、前記デジタルフィルタのタップ係数のうちＭ－２段目、２Ｍ－２段目、３Ｍ－２段目・・・のタップ係数が順にＬ段以内で設定され、
   ・・・
   前記サブフィルタＦｎに、前記デジタルフィルタのタップ係数のうちＭ－ｎ段目、２Ｍ－ｎ段目、３Ｍ－ｎ段目・・・のタップ係数が順にＬ段以内で設定され、
   ・・・
   前記サブフィルタＦ（Ｍ－１）に、前記デジタルフィルタのタップ係数のうち１段目、２Ｍ－（Ｍ－１）段目、３Ｍ－（Ｍ－１）段目・・・のタップ係数が順にＬ段以内で設定されることを特徴とする請求項１又は２に記載のサンプリングレート変換器。
4. 前記経路選択回路は、入力された前記入力サンプリングデータｄ（ｉ）の値ｉに対して、（Ｍ／Ｎ）×ｉ以下、（Ｍ／Ｎ）－（Ｌ－１）／Ｎ以上かつ０以上の範囲に含まれる全てのｊの値を抽出し、抽出したｊの値に対して（ｊ×Ｎ）をＭで割った余りを計算し、その計算した余りを（ｊ×Ｎ）％Ｍとして、（ｊ×Ｎ）％Ｍ番目のサブフィルタに、前記入力サンプリングデータｄ（ｉ）を供給し、
   前記マルチプレクサは、前記入力サンプリングデータｄ（ｉ）の入力タイミングに合わせて前記出力サンプリングデータｚ（（Ｍ／Ｎ）×ｉ－（Ｌ－１）／Ｎ）を前記出力サンプリングレートで出力することを特徴とする請求項３に記載のサンプリングレート変換器。
5. （ｊ×Ｎ）をＭで割った余りを（ｊ×Ｎ）％Ｍとして、前記ｊの値によって特定された前記サブフィルタは（ｊ×Ｎ）％Ｍ番目のサブフィルタであることを特徴とする請求項４に記載のサンプリングレート変換器。
6. 送信信号を処理する送信デジタル信号処理回路と、
   前記送信デジタル信号処理回路の出力信号のサンプリングレートを変換する送信側サンプリングレート変換器と、
   前記送信側サンプリングレート変換器の出力信号をアナログ電気信号に変換するＤ／Ａ変換器と、
   前記Ｄ／Ａ変換器の出力信号を光信号に変換して送信する送信光モジュールと、
   前記光信号を受信してアナログ電気信号に変換する受信光モジュールと、
   前記アナログ電気信号をデジタル電気信号に変換するＡ／Ｄ変換器と、
   前記Ａ／Ｄ変換器の出力信号のサンプリングレートを変換する受信側サンプリングレート変換器と、
   前記受信側サンプリングレート変換器の出力信号を処理する受信デジタル信号処理回路とを備え、
   前記送信側サンプリングレート変換器又は前記受信側サンプリングレート変換器は請求項１～５の何れか１項に記載のサンプリングレート変換器であることを特徴とする通信システム。
7. 変換率としてＭ／Ｎ（Ｍ及びＮは１以上の整数）が設定された場合に、入力サンプリングレートでサンプルされた入力サンプリングデータｄ（ｉ）（ｉ＝０，１，２・・・）を、前記入力サンプリングレートのＭ／Ｎ倍の出力サンプリングレートでサンプルされた出力サンプリングデータｚ（ｊ）（ｊ＝０，１，２・・・）に変換するサンプリングレート変換方法であって、
   前記変換率に応じてタップ係数がそれぞれ設定された複数のサブフィルタが並列に並べられて構成されたデジタルフィルタの少なくとも１つの前記サブフィルタに、前記入力サンプリングレートで入力された前記入力サンプリングデータの各々を前記変換率に応じて経路選択回路により供給する工程と、
   前記複数のサブフィルタの出力を前記出力サンプリングデータとして前記変換率に応じて決められた順序で前記出力サンプリングレートでマルチプレクサにより出力する工程とを備えることを特徴とするサンプリングレート変換方法。

Images