CN1157506A - 多相滤波器和利用它补偿定时误差的装置及方法 - Google Patents

多相滤波器和利用它补偿定时误差的装置及方法 Download PDF

Info

Publication number
CN1157506A
CN1157506A CN96112482A CN96112482A CN1157506A CN 1157506 A CN1157506 A CN 1157506A CN 96112482 A CN96112482 A CN 96112482A CN 96112482 A CN96112482 A CN 96112482A CN 1157506 A CN1157506 A CN 1157506A
Authority
CN
China
Prior art keywords
filter
timing error
phase
filters
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96112482A
Other languages
English (en)
Other versions
CN1077743C (zh
Inventor
高祯完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1157506A publication Critical patent/CN1157506A/zh
Application granted granted Critical
Publication of CN1077743C publication Critical patent/CN1077743C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02Analogue recording or reproducing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0248Filters characterised by a particular frequency response or filtering method
    • H03H17/0264Filter sets with mutual related characteristics
    • H03H17/0273Polyphase filters
    • H03H17/0275Polyphase filters comprising non-recursive filters

Abstract

一种多相滤波器、用它来补偿定时误差的装置及其方法。通过获得通带为(Fs/2n)的母滤波器的冲击响应,其中Fs为采样频率,n为正数,使用许多相位差为(2*π/ns)的时钟信号重新采样获得的冲击响应,在具有对应于所检测相位的群延迟的滤波器中选择一个滤波器,并使用由一系列采用重新采样的各冲击响应作为各单元滤波器的传输特性的滤波器组组成的多相滤波器对输入信号进行滤波,该多相滤波器能够补偿频率低于采样频率的输入信号的定时误差和相位误差。

Description

多相滤波器和利用它补偿 定时误差的装置及方法
本发明涉及到一种多相滤波器、使用它来补偿定时误差的装置及其方法,尤其涉及这样一种多相滤波器,它用于补偿相位误差、定时误差,以及比采样数据的一个采样周期还短的周期内的群延迟特性,一种使用该多相滤波器来补偿定时误差的装置和方法。
存贮介质增加的记录密度要求一种相对快的处理速度,于是数字信号处理方法被用来替代现有的模拟信号处理方法。
在录像机或发射机中,图像和伴音信号被采样并被转换成数字信号,同时数字信号被编码后传输或者存贮在记录介质上。
在放像机或接收机中,被传输的信号经过数字信号处理并被再现为原始的信号。这时,在对传输信号进行数字信号处理时用于补偿采样相位误差和定时误差的各种方法相关的问题就产生了。
假如使用一个数字PLL(锁相环)电路,因为它具有高工作频率和反馈回路,所以要实现高精度的数字PLL电路是很困难的。
同时,在数字信号处理过程中,具有采样周期的群延迟电路可以用如D触发器的延迟器件组成。但是,群延迟比采样周期短的电路可以仅用一个滤波器就能够组成。在群延迟比采样周期短的电路中,大家知道的最多的是具有90°相移的希尔伯特滤波器。当采样周期归一化后,希尔伯特滤波器所具有群延迟等于1/2的采样周期。滤波器的群延迟特性是指通过滤波器的信号经过一段延迟后输出,延迟等于滤波器相位特性的微分值。这里,相位误差与群延迟误差的概念是相同的,唯一的区别是作为中间变量的值(相位或时间),因为当一个现有的输入信号产生相位差时,信号本身则落后或超前于标准的时间。
一般来说,在数字滤波器中,相位误差的补偿是通过设计一个补偿滤波器来实现的,它根据小于一个采样周期的群延迟的频率和相位特性进行逆富氏变换。但是在群延迟特性随时间变化的系统中,这种方法是不适用的。
本发明的一个目的是提供一种补偿时变特性的多相滤波器,即随小于在数字信号处理过程中产生的采样周期的时间变化的特性。
本发明的另一个目的是提供一种由许多具有不同群延迟特性的低通FIR(有限冲击响应)滤波器组成的多相滤波器,。
本发明的再一个目的是提供一种由许多使用凯塞窗方法和具有不同群延迟特性的低通FIR(有限冲击响应)滤波器组成的多相滤波器。
本发明还有一个目的是提供一种装置,它用于使用具有简单组成的多相滤波器补偿小于在数字信号处理过程中产生的采样周期的定时误差和相位误差。
本发明还有另一个目的是提供一种补偿小于在数字信号处理过程中产生的采样周期的定时误差和相位误差的方法。
为了达到这些目的,这里提供了一种由一系列具有不同群延迟特性的滤波器组构成的多相滤波器,从具有通常为(Fs/2n)的母滤波器得到冲击响应,这里Fs为采样频率,n为一个正数,根据许多具有(2*π/ns)相位差的时钟信号重新采样得到冲击响应,使用重新采样的各个冲击响应作为各个单元滤波器的传输特性。
用于补偿输入信号的定时误差的装置,包括:一个检测输入信号的定时误差的相位检测装置;一个具有一定增量和不同群延迟特性的滤波器组;以及一个在滤波器组中用一个单元滤波器来对输入信号滤波的多相滤波器,它被选择来补偿相应于所检测相位和定时误差的群延迟。
用于补偿输入信号的定时误差的方法,包括下列步骤:
(a)用具有相反极性的两个相邻采样数据的绝对值来检测输入信号的相位和定时误差,(b)获得一个具有通常为(Fs/2n)的母滤波器的冲击响应特性,这里Fs为采样频率,n为一个正数,(c)根据许多具有相位差为(2*π/ns)的时钟信号重新采样获得的冲击响应特性,(d)产生一系列具有不同群延迟特性的滤波器组,采用由重新采样得到的各个冲击响应作为各个单元滤波器的传输特性,(e)在步骤(d)中产生的滤波器组中选择一个滤波器来补偿相应于在步骤(a)中检测到的相位和定时误差的群延迟,(f)用在步骤(e)中选择的滤波器对输入信号进行滤波。
通过以下参考附图详细地描述优选的实施例,可以使本发明上述的目的和优点更加明显。
图1示出了一个具有1/n截止频率的低通滤波器的频率特性;
图2示出了许多单元滤波器特性,它由图1中的低通滤波器的分样冲击特性形成;
图3示出了各个单元滤波器的频率特性,它的特性在图2中已描述;
图4的方框图描述了根据本发明的一个多相滤波器的实施例;
图5示出了图4中描述的滤波器组的母滤波器的冲击响应特性;
图6示出了具有图5所示的冲击响应特性的母滤波器的频率特性;
图7示出了图4中所示滤波器组的冲击响应特性;
图8示出了图4中所示的滤波器组的频率特性;
图9示出了图4中所示的滤波器组的群延迟特性;
图10和图11示出了随着一个使用凯塞窗方法的低通FIR滤波器组成的母滤波器的β值变化的振幅和相位特性;
图12示出了使用凯塞窗方法的低通FIR滤波器组成的母滤波器的群延迟特性的波动和β值之间的关系;
图13和图14描述了使用凯塞窗方法的低通FIR滤波器组成的滤波器组的振幅和群延迟特性;
图15描述了产生10%的群延迟误差的带宽与滤波器分支数之间的关系;
图16是根据本发明的一个实施例的定时误差补偿装置的方框图;
图17是图16中描述的鉴相器的详细方框图;
图18是图16中描述的多相滤波器的详细电路图;
图19和图20分别是定时误差补偿前、后的信号的眼图。
下文描述的是根据本发明的一个多相滤波器的实施例。
本发明的多相滤波器是独立于母滤波器的传输函数的一组滤波器。每个独立的滤波器称为单元滤波器,它们具有不同的群延迟特性,该群延迟具有相同的增量。
即,组成多相滤波器的多个相应的单元滤波器是根据插值法来配置的,它们具有相同的振幅特性以及预定低通带的不同数值的群延迟,并在给定范围内保持线性特性。也就是说,多相滤波器是一组具有相同的振幅特性而具有不同的群延迟特性的线性滤波器。
这里,母滤波器定义为截止频率为1/n并有L*n个抽头(tap)的低通FIR滤波器,母滤波器的传输函数的频率特性如图1所示。
具有如图1所示频率特性的母滤波器的冲击响应特性如图2所示。
当图2中描述的母滤波器的冲击响应特性被具有(2π/n)相位的时钟信号分样到1/n时,可形成n个单元滤波器,其中第一个滤波器的采样数据为-2n,-n,0(中心抽头),n,2n,第二个滤波器的采样数据为-2n+1,-n+1,1,n+1,2n+1,第n个滤波器的采样数据为-2n-1,-n-1,-1,n-1,2n-1。
所以,当具有截止频率为(1/n)的低通滤波器的冲击响应被n次分样为(1/n)时,分样时钟信号的相位增加(2π/ns),各个单元滤波器的频率特性为一个如图3描述的全通滤波器特性。
此时,分样后的n个单元滤波器各自的冲击响应可认为是单元滤波器的系数。这里,分样时钟信号的相位正比于群延迟特性。
图4的方框图描述了根据本发明的多相滤波器的一个实施例。
根据图4,一个多相滤波器1由具有不同延迟特性的n个滤波器(1.1~1.n)组成。鉴相器2检测输入信号的相位并对应检测的相位在n个滤波器(1.1~1.n)中选择出一个滤波器。当输入信号被选择的滤波器滤波后,就可输出经相位补偿的信号。
此时,当多相滤波器1的群延迟称为Gn时,Gn可由下面公式(1)计算: Gn = L - 1 2 + nT s m . . . . . . ( 1 )
这里,m、L和Ts分别表示一个正数,一个滤波器组的抽头数,以及一个采样周期。[(L-1)/2]表示滤波器组本身的延迟。
为了用上面的公式(1)设计多相滤波器1,我们作如下的假设。
1)假设发生在输入信号中的主要定时误差通过PLL(未示出)被修正。
2)假设一个给定相位误差的最大角不大于±180°。
3)假设m为一个大的正数,且m=n。
4)假设用一个合适的采样频率对输入信号进行采样。
因此,满足上述的假设时,第1个滤波器与第n个滤波器群延迟的差值变为一个采样周期,同时相邻滤波器的群延迟的差值变为(Ts/n)。
母滤波器,即,通带为F奈奎斯特/n(=Fs/2n)、抽头数为L×n的低通FIR滤波器被用来设计从第1个滤波器到第n个滤波器的滤波器组。Fs是采样频率。
这里,如果L=15,n=20,母滤波器的冲击响应特性如图5中所示。
图5中,水平轴表示中心抽头在0,向左向右各150个滤波器抽头,垂直轴表示了母滤波器的系数值。
图6描述了具有(1/20)通带的母滤波器的频率特性。当奈奎斯特频率(采样频率的一半)归一化为1时,水平轴表示频率而垂直轴表示振幅。
因此,当图5中所示的母滤波器的冲击响应被以1/20分样时,分样时钟信号的相位增加(2π/ns),用下列公式(2)来计算母滤波器的冲击响应H H = Σ i = 0 L - n b i z - 1 . . . . . . ( 2 )
第m个被分样的冲击响应,即Hsm用下列公式(3)来计算: Hs m - Σ i = 0 L - 1 b ni + mZ - ( ni + m ) - - - ( 3 )
这里,L≤m≤n
因为母滤波器如上述被分样,以被分样的冲击响应作为传输函数的滤波器组的各个单元滤波器具有如图3所示的全通滤波器的特性。但是因为分样时钟信号的相位增加(2π/ns),各个单元滤波器的群延迟特性Gi如下式计算: G i = ( L - 2 2 + i n ) · T s . . . . . . ( 4 )
这里,1≤i≤n(i和n是正数),Gi、L和Ts分别表示i时刻滤波器的群延迟、滤波器组的抽头数和采样周期。
图7描述了图4所示的滤波器组的冲击响应特性以及具有(1/20)通带的母滤波器的冲击响应被分样到(1/20)的20个冲击响应。在图7中水平轴显示了中心抽头在0、向左向右各15(n*L/n)个抽头,垂直轴则显示了滤波器的系数。
图8描述了图4所示的滤波器组的频率特性,即图7中所示20个冲击响应的频率特性,因为在时间轴上相互对称的滤波器具有同样的特性,所以在图8中只示出了20个频率特性中的10个。如图8所示,20个单元滤波器的带通特性具有一个通带滤波器的特性,但是具有低通滤波器特性和同样的振幅特性。水平轴显示了当奈奎斯特频率归一化为1时的频率,而垂直轴显示了振幅。
图9描述了如图7所示20个冲击响应的群延迟特性。因为滤波器组的抽头数为15,所以标准群延迟变为了7个采样周期,并且根据分样期间的相位差,各个滤波器的群延迟有一个(Ts/ns)的差值。这里,因为一个线性低通对称滤波器的标准群延迟为(L-1)/2,所以滤波器的标准群延迟变为7个采样周期。
具有n个冲击响应并且通过上述过程获得的滤波器组被称为多相滤波器,其特性如下:
(1)由n个单元滤波器组成的多相滤波器的响应特性具有通带特性。
(2)各滤波器的抽头数应该是奇数,并且在这种情况下在归一化频率ω=π间断。如果各滤波器的抽头数为偶数,间断点在归一化频率ω=0处。因此,如果数据具有直流分量就不能被使用。这就是为什么各个滤波器的抽头数应该是奇数的原因。(3)各滤波器的群延迟是偶数,并且从
Figure A9611248200102
,增加(
Figure A9611248200103
)。
当群延迟的差值不大于一个采样周期时,要用第3个特性(3),但是当群延迟的差值超过一个采样周期时,就能够使用本发明的多相滤波器了。即如果一个延迟器件加在如图4所示分样滤波器组之前和之后,群延迟就能够被控制。
同时,为了得到上述特性(1),多相滤波器应该被设计成满足下列条件:
①要求保证足够大的通带。
②在通带上的所有滤波器的振幅波动应该在一定的范围内。
③在通带上的群延迟波动应该被设计在一定范围内。
通过设计满足上述条件、使用凯塞窗方法的具有(L×n)抽头、截止频率为(1/n)的母滤波器就可以实现多相滤波器。
这里,在用凯塞窗方法设计母滤波器时,滤波器的特性变化随着相应的单元滤波器抽头数的变化及滤波器的特性变化随着β值的变化如图10到图12所示。
图10和图11分别示出了运用凯塞窗方法的低通FIR滤波器组成的母滤波器的β值从1变到10时的振幅和相位特性。
此时滤波器抽头数L、数量n、群延迟的变化量分别设为15、20和(Ts/20),并示出波动最大的第一个滤波器。这里可以注意到当β值小时,如图10所示的截止特性好,但如图11所示的波动却大。此外,当β值大时,图10所示截止特性不好,而波动却小,这样如图11所示相位特性平坦。为了满足上面第三个特性③,β值越大,特性越好。
图12描述了当使用凯塞窗方法的低通FIR滤波器组成的母滤波器的相位误差限制在10%时,群延迟波动和β值之间的关系。从图中可以注意到,因为β值越大,波动越小,所以β值不能小于6。
图13和图14描述了用凯塞窗方法的低通FIR滤波器组成的滤波器组的振幅和相位特性。
图15描述了通带中产生的群延迟误差和滤波器抽头数间的关系。可以注意到,抽头数越大,通带越宽。
因此,可以注意到当β值大于6时,根据凯塞窗方法的设计是最好的设计方法,凯塞窗方法基于贝塞尔函数,并具有用来设计滤波器的线性相位特性,并且具有足够的群延迟平坦度是令人满意的。同时也可以注意到抽头数越大,通带就越宽。
根据本发明的多相滤波器的一个优选的实施例以及定时误差补偿装置和它的使用方法以附图为参考进行了描述。
图16是根据本发明的定时误差补偿装置的一个实施例的方框图。
图16所示的装置包括:用于将输入信号变换为数字信号的A/D变换器10;用于产生信号与输入信号同步的时钟信号并将它提供给A/D变换器10的锁相环PLL 20;用于检测被变换为数字信号的信号相位的鉴相器30;及由滤波器组组成的多相滤波器40,滤波器组有不同的群延迟特性以便对检测的相位选择滤波器补偿群延迟,以及补偿变换为数字信号的信号相位误差和定时误差。
图16所示的装置的工作如下描述。
根据图16,输入信号被编码形成RLL(游程长度有限)码,比如,最小游程长度为d,最大游程长度为k,输入数据的码长度为m,传输数据的码长度为n,它们输入到A/D变换器10,通过信道传输时产生定时误差。
从A/D变换器10输出的数字信号的定时误差主要通过按PLL20产生的时钟信号采样来修正。
这里PLL20最好由一个具有简单结构的、包括环路滤波器、鉴相器和压控振荡器的模拟PLL组成。以取代更为复杂的数字PLL。
这时,由A/D变换器10变换为数字信号的输入信号,由于PLL20的环路延时而具有采样相位误差,由于PLL 20中的环路滤波器的时间常数和反馈特性而产生了剩余定时误差。
所以,由A/D变换器10提供的信号的定时误差和相位误差由鉴相器30检测,并由多相滤波器40修正。鉴相器30的详细电路框图如图17所示。
这里,当采样的绝对值具有同样的相位时,利用两个过零的相邻采样等同的事实完成鉴相。即如果输入信号有一个相位误差,两个过零相邻的采样是不同的。
因此,在过零检测器31上,在由图16中A/D变换器10输出的数据中,若当前采样数据为正值而前一个采样数据为负值时,输出-1;若当前采样数据为负值而前一个采样数据为正值时,输出1;若当前采样数据与前一个采样数据等同时,输出0。
在采样延迟器32中,由A/D变换器10输出的数据在一个采样期间被延迟。在减法器33中,自采样延迟器32输出的前一次的采样数据减去从A/D变换器10输出的当前采样数据。在乘法器34中,上述减法结果与来自过零检测器31的检测结果相乘。
在标准值计数器35中,乘法结果在正数的每个采样周期期间累加,同时通过除以累加结果获得标准值。标准值提供给如图16所示的多相滤波器40作为滤波器选择信号SEL,用于选择补偿那里相应的群延迟的滤波器。
图18是如图16所示多相滤波器的详细电路图。
如图18所示的多相滤波器包括了相对于抽头数L-1的延迟器41.1-41.(L-1)、用于存贮各个滤波器的n个系数的L个存贮器42.1-42.L,用于将从第一存贮器42.1读入的滤波器系数与从A/D变换器10输出数据相乘的第一乘法器43.1,各自用于将第二到第L个存贮器42.2-42.L读入的滤波器系数与各延迟器41.1-41.(L-1)的延迟数据相乘的第二到第L乘法器43.2-43.L,滤波器选择信号,以及用于将第一到第L个乘法器43.1-43.L输出相加的加法电路44。
在描述图18所示多项滤波器的操作时,n个滤波器的系数存储在相应的L个存储器42.1-42.L中。
例如,在相应的L个存贮器的第一个地址上,存贮了相应于第一滤波器系数b0、bn、b2n......bLn的系数,因此,在各存贮器的第二个地址上,存贮了相应于第二个滤波器系数b1、bn+1、b2n+1......b(L-1)n+1的系数,于是在各存贮器的第n个地址上,存贮了相应于第n个滤波器系数bn-1、b2n-1、b3n-1......bLn-1的系数。
这里,L个存贮器42.1-42.n能够由其中存储相应于各自n个滤波器抽头数的系数的存贮器组成。
在图16的鉴相器30中,例如按照相应于鉴相误差的滤波器选择信号SEL,存贮在第一地址的第一滤波器的系数被读出并且提供给各乘法器43.1-43.L的第二个输入端口。
从图16A/D变换器10输入的当前输入采样数据和各延迟器41.1-41.(L-1)的延迟数据被提供给各个乘法器43.1-43.L的第1个输入端口。在第1个乘法器43.1,从存贮器42.1读出的滤波器系数与输入采样数据相乘。在其他的乘法器43.2-43.L,从存贮器42.2-42.L读出的滤波器系数与延迟器41.1-41.(L-1)的延迟数据相乘。在加法电路44,乘法器43.1-43.L的输出相加,然后输出。相加的输出变为相位误差和计时误差已被补偿的信号。
图19是一个具有采样误差信号的眼图,图20是一个补偿定时误差后信号的眼图。
在定时误差分量频率为0.001、定时误差偏差σ=0.5Ts、码元率采样在每个采样里完成的条件下,示出其中(d,k)=(2,10)的RLL码模拟结果。
本发明能够广泛应用在数据记录和再现设备、数据传输和接收设备、数字信号处理设备中。
本发明能够使用采样频率补偿相位误差和定时误差,并且比使用要求高精度的高采样频率的数字PLL补偿定时误差和相位误差的装置做的更小、更便宜。
同时,本发明能够补偿具有不同形式的群延迟特性,并修正定时误差。

Claims (19)

1、多相滤波器由一系列具有不同群延迟特性的滤波器组组成,群延迟特性从具有(Fs/2n)通带的母滤波器中获取冲击响应,其中Fs是采样频率,n是一个正数,根据具有(2*π/ns)相位差的许多时钟信号重新采样所述获取的冲击响应,使用所述重新采样的各冲击响应作为各单元滤波器的传输特性。
2、根据权利要求1所述的多相滤波器,其中许多所述的时钟信号的相位与群延迟特性成比例。
3、根据权利要求1所述的多相滤波器,其中各单元滤波器和所述滤波器组的所述母滤波器是低通FIR滤波器。
4、根据权利要求1所述的多相滤波器,其中各单元滤波和所述滤波器组的所述母滤波器是使用凯塞窗方法的低通FIR滤波器。
5、根据权利要求4所述的多相滤波器,其中各单元滤波器和所述滤波器组的所述母滤波器是使用β值大于6的凯塞窗方法的低通FIR滤波器。
6、根据权利要求1所述的多相滤波器,其中各单元滤波器的抽头数为奇数。
7、根据权利要求1所述的多相滤波器,其中所述滤波器组的各单元滤波器具有通带响应特性。
8、根据权利要求1所述的多相滤波器,其中所述滤波器组的各单元滤波器的群延迟增加(Ts/ns),这里(Ts=1/fs),群延迟的差值在1个采样周期内。
9、根据权利要求1所述的多相滤波器,其中,通过将延迟器件放在所述滤波器组之前和之后将所述滤波器组的群延迟控制在大于1个采样周期。
10、根据权利要求8所述的多相滤波器,其中所述母滤波器的冲击响应数是通过以各单元滤波器的响应数L乘以正数n来获取的。
11、用于补偿一个输入信号的相位误差和定时误差的装置,包括:
一个检测输入信号的相位误差和定时误差的相位检测装置;
一个有一定增量和不同群延迟特性的滤波器组;以及
一个在所述滤波器组中使用一个单元滤波器对输入信号进行滤波的多相滤波器,选择补偿相应于所述检测相位误差和定时误差的群延迟。
12、根据权利要求11所述的定时误差补偿装置,其中,所述多相滤波器包括:
串联连接的许多延迟器,用于延迟输入信号;
一个存贮器,其中存贮滤波器组的各单元滤波器系数,用于输出对应于所述检测的相位和定时误差的群延迟的滤波器系数;
多个乘法器,分别用于将从所述存贮器中读出的滤波器系数与当前输入数据和所述延迟器输出相乘;
一个加法电路,用于将所述多个乘法器的输出相加。
13、根据权利要求12所述的定时误差补偿装置,其中所述存贮器是由多个相应于滤波器抽头数的存贮器组成,并且相应于n个滤波器的滤波器抽头数的系数被存贮在所述多个存贮器中。
14、根据权利要求11所述的定时误差补偿装置,其中所述输入信号主要利用在所述PLL电路中所产生的时钟信号补偿定时误差,并提供给所述多相滤波器。
15、根据权利要求11所述的定时误差补偿装置,其中所述相位检测装置包括:
用于检测输入信号的两个过零相邻采样数据是否具有相同相位的过零检测器;
用于延迟所述输入信号的单位采样的采样延迟器;
用于从当前采样数据减去所述延迟采样数据的减法器;
用于将减法器输出与所述过零检测器的输出相乘的乘法器;
用于累加乘法结果并将累加结果除以正数得到标准值然后提供给所述多相滤波器作为一个滤波器选择信号的标准值计数器。
16、根据权利要求14所述的定时误差补偿装置,其中所述相位检测装置包括:
用于检测从所述A/D变换器输出的信号的两个过零相邻采样数据是否具有同样相位的过零检测器;
用于延迟从所述A/D变换器输出的信号的单位采样的采样延迟器。
用于从所述A/D变换器的当前采样数据输出减去从所述采样延迟器来的延迟采样数据输出的减法器;
用于将减法器的输出乘以所述过零检测器的输出的乘法器,以及
用于将所述累加乘法的结果除以正数的结果提供给所述多相滤波器作为滤波器选择信号的标准值计数器。
17、用于补偿输入信号的相位和定时误差的方法,包括下列步骤:
(a)使用两个过零的相邻采样数据的绝对值来检测输入信号的相位和定时误差;
(b)获得具有通带为(Fs/2n)的母滤滤器的冲击响应特性,其中Fs为采样频率,n为一个正数;
(c)由许多具有相位差为(2*π/ns)的时钟信号重新采样所述获取的冲击响应特性;
(d)产生一系列具有不同群延迟特性并且采用由所述重新采样而得到的作为各单元滤波器的传输特性的各冲击响应特性的滤波器组;
(e)选择在步骤(d)中产生的滤波器组中的一个滤波器来补偿相应于在步骤(a)检测到的相位和定时误差的群延迟;以及
(f)使用在所述步骤(e)中选择的滤波器对所述输入信号进行滤波。
18、根据权利要求17所述的定时误差补偿装置,其中所述多个时钟信号的相位与群延迟特性成正比例。
19、用于补偿输入数据相位和定时误差的方法,包括下列步骤:
(a1)使用两个过零的相邻采样数据绝对值来检测输入数据的相位和定时误差;
(b1)在原先存贮在存贮器中具有不同群延迟特性的滤波器组的各单元滤波器的滤波器系数中读出单元滤波器的系数,它用于补偿对应所述检测相位和定时误差的群延迟;
(c1)通过使用多个采样延迟器延迟输入数据来输出许多延迟的数据;
(d1)将当前输入数据和许多延迟数据分别乘以在步骤(b1)中读出的单元滤波器的系数所得到的结果相加,并且产生相位和定时误差都已补偿的输出。
CN96112482A 1995-10-30 1996-10-29 多相滤波器和利用它补偿定时误差的装置及方法 Expired - Fee Related CN1077743C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019950038240A KR0170301B1 (ko) 1995-10-30 1995-10-30 복합위상여파기와 이를 이용한 타이밍 오차 보상장치 및 그 방법
KR38240/95 1995-10-30
KR38240/1995 1995-10-30

Publications (2)

Publication Number Publication Date
CN1157506A true CN1157506A (zh) 1997-08-20
CN1077743C CN1077743C (zh) 2002-01-09

Family

ID=19432012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96112482A Expired - Fee Related CN1077743C (zh) 1995-10-30 1996-10-29 多相滤波器和利用它补偿定时误差的装置及方法

Country Status (6)

Country Link
US (2) US5917735A (zh)
JP (1) JP2986745B2 (zh)
KR (1) KR0170301B1 (zh)
CN (1) CN1077743C (zh)
GB (1) GB2306823B (zh)
NL (1) NL1004377C2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1997999B (zh) * 2004-03-29 2010-09-08 彼德·T·杰尔曼 用于确定材料弹性的系统和方法
CN101488845B (zh) * 2009-02-24 2011-06-15 豪威国际控股有限公司 应用于接收机的多相位匹配系统
CN109889692A (zh) * 2019-02-21 2019-06-14 无锡中感微电子股份有限公司 一种电视信号重采样处理方法及装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474995B1 (ko) * 1997-08-21 2005-06-07 삼성전자주식회사 Pr4 신호처리 채널의 신호 전처리 영역에서의 adc 클럭 타이밍 에러 복구 회로 및 복구 방법
US6356569B1 (en) * 1997-12-31 2002-03-12 At&T Corp Digital channelizer with arbitrary output sampling frequency
US6218896B1 (en) * 1999-08-27 2001-04-17 Tachyon, Inc. Vectored demodulation and frequency estimation apparatus and method
US6628923B1 (en) 2000-05-03 2003-09-30 Nokia Networks Oy Adaptive phase and amplitude linearization method and apparatus
US6857002B1 (en) * 2000-07-05 2005-02-15 Cirrus Logic, Inc. Integrated circuit with a mode control selecting settled and unsettled output from a filter
US6914950B1 (en) 2000-07-31 2005-07-05 Lyrtech Inc. Multi-protocol receiver
US7113552B1 (en) * 2000-12-21 2006-09-26 Sirf Technology, Inc. Phase sampling techniques using amplitude bits for digital receivers
FR2825552B1 (fr) * 2001-05-30 2004-07-09 Mitsubishi Electric Inf Tech Dispositif et procede de demodulation numerique d'un signal recu par selection d'un filtre et recepteur de communication numerique le comportant
FR2825550B1 (fr) * 2001-05-30 2003-09-05 Mitsubishi Electric Inf Tech Dispositif et procede de demodulation numerique d'un signal recu par selection d'un filtre et recepteur de communication numerique le comportant
KR100398879B1 (ko) * 2001-07-09 2003-09-19 삼성전자주식회사 입력신호의 영점교차 특성을 이용한 위상오차 검출장치
US8284886B2 (en) * 2003-01-17 2012-10-09 Texas Instruments Incorporated Radio frequency built-in self test for quality monitoring of local oscillator and transmitter
DE10353958A1 (de) * 2003-11-19 2005-06-09 Rohde & Schwarz Gmbh & Co. Kg Spektrumanalysator mit über einen Phasen-Variationsparameter einstellbarem Auflösungsfilter
CN1985442B (zh) * 2004-03-25 2010-06-16 奥普蒂科伦公司 数字线性化系统
US7450659B2 (en) * 2004-03-29 2008-11-11 Agilent Technologies, Inc. Digital modulator employing a polyphase up-converter structure
EP1756947A1 (en) * 2004-06-07 2007-02-28 Koninklijke Philips Electronics N.V. Signal processing arrangement comprising a filter
US7027942B1 (en) 2004-10-26 2006-04-11 The Mitre Corporation Multirate spectral analyzer with adjustable time-frequency resolution
US7480689B2 (en) * 2004-11-19 2009-01-20 Massachusetts Institute Of Technology Systolic de-multiplexed finite impulse response filter array architecture for linear and non-linear implementations
US8000423B2 (en) * 2005-10-07 2011-08-16 Zoran Corporation Adaptive sample rate converter
US7411531B2 (en) * 2006-06-30 2008-08-12 Agere Systems Inc. Methods and apparatus for asynchronous sampling of a received signal at a downsampled rate
WO2008101045A1 (en) * 2007-02-15 2008-08-21 Massachusetts Institute Of Technology Architecture for systolic nonlinear filter processors
DE102011054614A1 (de) * 2011-10-19 2013-04-25 Intel Mobile Communications GmbH Empfängerschaltung und Verfahren zum Betreiben einer Empfängerschaltung
US9252743B2 (en) * 2012-09-28 2016-02-02 Intel Corporation Distributed polyphase filter
US10318308B2 (en) * 2012-10-31 2019-06-11 Mobileye Vision Technologies Ltd. Arithmetic logic unit
US8971447B1 (en) * 2013-10-17 2015-03-03 Fujitsu Limited Variable delay of data signals
CN104682978B (zh) * 2013-12-02 2017-08-29 上海东软载波微电子有限公司 载波频偏处理方法和装置及接收机
US10128958B1 (en) * 2016-10-24 2018-11-13 Inphi Corporation Forward and backward propagation methods and structures for coherent optical receiver
US9966977B1 (en) 2016-10-25 2018-05-08 Samsung Electronics Co., Ltd Efficient polyphase architecture for interpolator and decimator
US20230143318A1 (en) * 2021-11-09 2023-05-11 Landis+Gyr Innovations, Inc. Sampling rate converter with line frequency and phase locked loops for energy metering

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780892A (en) * 1984-10-05 1988-10-25 Willi Studer Ag Scanning frequency synchronization method and apparatus
US4791597A (en) * 1986-10-27 1988-12-13 North American Philips Corporation Multiplierless FIR digital filter with two to the Nth power coefficients
US4881191A (en) * 1987-01-13 1989-11-14 Hewlett-Packard Company Multichannel decimation/interpolation filter
US5084902A (en) * 1989-03-14 1992-01-28 Nec Corporation Jitter canceller with an initial value setting circuit for an adaptive filter
JPH05335888A (ja) * 1991-04-17 1993-12-17 Lsi Logic Kk デジタルフィルタ装置とそれを用いたサンプリング周波数変換装置およびmuseデコーダ
JP3065133B2 (ja) * 1991-08-21 2000-07-12 富士通株式会社 ジッタ補償装置
US5269313A (en) * 1991-09-09 1993-12-14 Sherwood Medical Company Filter and method for filtering baseline wander
GB9206582D0 (en) * 1992-03-25 1992-05-06 Questech Ltd Improvements in digital signal processing
US5274372A (en) * 1992-10-23 1993-12-28 Tektronix, Inc. Sampling rate conversion using polyphase filters with interpolation
US5504785A (en) * 1993-05-28 1996-04-02 Tv/Com Technologies, Inc. Digital receiver for variable symbol rate communications
US5537435A (en) * 1994-04-08 1996-07-16 Carney; Ronald Transceiver apparatus employing wideband FFT channelizer with output sample timing adjustment and inverse FFT combiner for multichannel communication network
US5600379A (en) * 1994-10-13 1997-02-04 Yves C. Faroudia Television digital signal processing apparatus employing time-base correction
US5500811A (en) * 1995-01-23 1996-03-19 Microunity Systems Engineering, Inc. Finite impulse response filter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1997999B (zh) * 2004-03-29 2010-09-08 彼德·T·杰尔曼 用于确定材料弹性的系统和方法
CN101488845B (zh) * 2009-02-24 2011-06-15 豪威国际控股有限公司 应用于接收机的多相位匹配系统
CN109889692A (zh) * 2019-02-21 2019-06-14 无锡中感微电子股份有限公司 一种电视信号重采样处理方法及装置
CN109889692B (zh) * 2019-02-21 2021-05-04 无锡中感微电子股份有限公司 一种电视信号重采样处理方法及装置

Also Published As

Publication number Publication date
GB2306823A (en) 1997-05-07
KR970023217A (ko) 1997-05-30
US5917735A (en) 1999-06-29
GB9622422D0 (en) 1997-01-08
CN1077743C (zh) 2002-01-09
US5982832A (en) 1999-11-09
NL1004377A1 (nl) 1997-05-13
GB2306823B (en) 1999-09-29
NL1004377C2 (nl) 2001-08-14
KR0170301B1 (ko) 1999-04-15
JP2986745B2 (ja) 1999-12-06
JPH09200042A (ja) 1997-07-31

Similar Documents

Publication Publication Date Title
CN1077743C (zh) 多相滤波器和利用它补偿定时误差的装置及方法
US6591283B1 (en) Efficient interpolator for high speed timing recovery
CN1161921C (zh) 数字解调器的符号定时恢复电路
EP0323200A2 (en) Circuit and method for sampling frequency conversion
CN1007108B (zh) 中央控制接收机
JPH0642619B2 (ja) 補間的時間−離散フイルタ装置
US4368434A (en) Programmable digital detector for the demodulation of angle modulated electrical signals
CN1208922C (zh) 数字解调器中的定时内插器
CN1173767A (zh) 数字相位校正装置
CN101034870A (zh) 基于频率采样的数字相位鉴别
CN1177409C (zh) 用于恢复数字时钟信号的电路和方法
EP2940479B1 (en) Velocity measurement device and velocity measurement method
US6362755B1 (en) Method and apparatus for sample rate conversion and applicants thereof
CN100521532C (zh) 数据传输控制和采样频率转换器
EP0374214B1 (en) Variable rate rectangular matched filter
US7680220B2 (en) Numerical phase detector with interpolated values
US4696018A (en) Digital FM detector for digitized FM signals
US7609181B2 (en) Sampling frequency conversion apparatus
CN106301287A (zh) 一种重采样方法及装置
CN1286854A (zh) 基于频率采样的数字相位鉴别
JPH11213570A (ja) 記録情報再生装置
US4366547A (en) Digital filter with scaled tap coefficients
CN100520942C (zh) 二维光学记录的通道同步的方法和装置
CN1109229A (zh) 数字数据存储通道的异步数字阀值检测器
JPH0590897A (ja) オーバーサンプリングフイルタ回路

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020109

Termination date: 20121029