CN1208922C - 数字解调器中的定时内插器 - Google Patents

Abstract

一种定时内插器，用于再控制用于将一接收的模拟信号转换成数字信号的数字解调器中的码元定时。该定时内插器包括：一地址发生器，一存储器，一抽头系数计算器，及一具有L+1个抽头的数字滤波器。利用这种结构，该定时内插器根据滤波器标号的变化、分数间隔的变化和分数间隔将M个正弦函数值而非(L+1)×M个抽头系数存储在存储器中，以利用存储的正弦函数值来直接计算抽头系数而将此内插器的存储器减小了1/(L+1)。

Description

数字解调器中的定时内插器

技术领域

本发明涉及数字解调器中的一种定时恢复电路，用于通过一数字方法解调接收的调制信号，更具体地，涉及一种定时内插器，用于当解调过程中使用了(L+1)个滤波器抽头和M个相位值时，通过在将M个正弦函数值而非(L+1)×M个抽头系数存入一存储器中之后在每一时钟读取正弦函数值来直接计算抽头系数。

背景技术

在数字通信系统中，一接收器以一预定的取样时钟取样被发送的模拟信号以将其转变为数字信号。从该数字信号中恢复一具有与一发送器所用的调制器相应的频率和相位的载波信号，并通过使用此恢复的载波信号执行解调以恢复一原始信息信号。在一定时恢复电路中，确定一影响此接收器的效率的准确的取样时钟。

在数字调制解调器中，当取样与数据码元同步时，如在一模拟调制解调器中一样，使用一用于通过调节本地时钟的相位来控制此取样时钟的反馈环或使用从此接收的调制信号中再生的定时波形的前馈环。当取样不与数据码元同步时，即若此取样时钟与此码元定时无关时，该定时则由一内插器控制。通过在非同步的样值之间进行内插，产生此调制解调器中的准确的选通值，类似于取样与码元同步时产生的选通值。

图1显示了一传统数字定时恢复单元的方框图，该单元利用一反馈环执行定时恢复。该数字定时恢复单元包括一取样时钟发生器11，一第一取样器12，一内插器13，一数据滤波器14，一定时误差检测器15，一环形滤波器16，及一控制器17。

在图1中，取样时钟发生器11以Ts间隔产生一取样时钟，此间隔中不发生交迭(alising)。第一取样器12产生信号X(mTs)，根据取样时钟取样一带限输入信号X(t)，并将其输出。内插器13产生并输出一用于在内插间隙Ti将其内插到信号X(mTs)的内插值y(kTi)。数据滤波器14将此内插值y(kTi)滤波以输出最终的选通数据。定时误差检测器15从此选通数据中检测一定时误差。环形滤波器16去除检测出的定时误差的噪音分量。控制器17通过利用滤波的定时误差控制内插器13的操作以执行准确定时恢复。

参考图2，将详细描述内插器13的数字化过程。图2显示了用于解释图1中的内插器13的操作的方框图。内插器13包括一数字/模拟(D/A)转换器21，一内插滤波器22，及一第二取样器23。图2中，来自图1所示第一取样器12的一取样信号X(mTs)被D/A转换器21转变成一模拟信号X(t)。此转换的模拟信号X(t)被内插滤波器22滤波以产生一内插信号y(t)。此内插信号y(t)被第二取样器23再次取样以作为内插值y(kTi)输出。这里，第二取样器23的取样间隔即内插值之间的间隔Ti从图1中的控制器17提供。

内插滤波器22的输出y(t)由下面的公式1表示，这时内插滤波器22的脉冲响应为h_i(t)。

公式1： $y\left(t\right)=\underset{m}{\mathrm{\Σ}}x\left(\mathrm{mTs}\right)\mathrm{hi}(t-\mathrm{mTs})$

这里，原始信号x(t)与滤波信号y(t)不同步。通过在第二取样器23中在t＝kTi处对输出y(t)重取样可以得到一新的样本，即内插值y(kTi)，它由下面的公式2表示。

公式2： $y\left(\mathrm{kTi}\right)=\underset{m}{\mathrm{\Σ}}x\left(\mathrm{mTs}\right)\mathrm{hi}(\mathrm{kTi}-\mathrm{mTs})$

在上述公式2中，若输入信号x(m)，内插滤波器22的脉冲响应h_i(t)，第一取样器12的取样间隔mTs，及第二取样器23的取样间隔kTi已知，则数字的内插值可从上述公式2计算。

为定义公式2中使用的各变量，当m为信号索引、滤波器标号为i、点标号为m_k，则分数间隔μ_k可由下述公式3计算得到。

公式3：

      信号标号：m

      滤波器标号： $i=\mathrm{int}\left[\frac{\mathrm{kTl}}{\mathrm{Ts}}\right]-m$

      基本点标号： $m_k=\mathrm{int}\left[\frac{\mathrm{kT}}{\mathrm{Ts}}\right]$

      分数间隔： ${\mathrm{\μ}}_k=\frac{\mathrm{kTi}}{\mathrm{Ts}}-m_k$

在上面公式3中，int[z]指不超过z的最大整数，其中0≤μ_k≤1。这里，分数间隔μ_k对于调节内插器13的再取样间隔事关重要，且其在控制器17中被计算以被提供给第二取样器23。

同时，检验分数间隔μ_k中的相对于第一取样器11和第二取样器23各自的间隔Ts和Ti之间的关系的变化。第一，当Ti不能随Ts分数地减小时，此分数间隔μ_k将是不合理的且将对于每个内插值改变。第二，若假设Ti非常接近于Ts，如若取样接近同步，则此分数间隔μ_k非常缓慢地改变；如果它被量化，则它对很多内插值保持恒定。第三，如果Ts随Ti分数地减小，但不等于Ti，则此分数间隔μ_k周期地重复。通过用公式3中的变量替换，公式2能被另外表示成下面的公式4。

公式4： $y\left(\mathrm{kTi}\right)=y\left[(m_k+{\mathrm{\μ}}_k)\mathrm{Ts}\right]=\underset{i=n}{\overset{n}{\mathrm{\Σ}}}x\left[(\mathrm{mk}-i)\mathrm{Ts}\right]\mathrm{hI}\left[(i+\mathrm{\μk})\mathrm{Ts}\right]$

通过上述公式4能获得一调制解调器的数字内插。内插滤波器22的脉冲响应值hi[(i+μ_k)Ts]是一滤波器的取样抽头系数。

内插器13可由具有一延时移位寄存器、一乘法器和一加法器的一有限脉冲响应(FIR)组成。高速工作的该系统的内插器将计算的滤波器抽头系数存在一分开的存储器中；例如，一ROM，并以时间单位，即时钟单位，读取滤波器抽头系数以执行内插。这里，该内插的抽头系数是通过一多项式滤波器或一多相滤波器获得的。例如，在具有(L+1)个抽头的多相滤波器中，当每个抽头使用了M个相位值时，就获得了总共(L+1)×M个抽头系数。相应地，存储在存储器中的抽头系数的数目是(L+1)×M，这时滤波器标号i是该脉冲响应中的一变量，抽头数是(L+1)，且分数间隔μ_k是M。

如上所述，由于内插抽头的数目相关于信号的发送速度或相关于系统的操作速度，所以，当此系统高速工作时，算出的滤波器抽头的数目将增加。因而，有必要增加用于存储此抽头系数的存储器容量。

发明内容

有鉴于上述，本发明的一个目的是提供一种定时内插器，用于当滤波器抽头相位值的数目分别是(L+1)和M时，通过在将M个正弦函数值而非(L+1)×M个抽头系数存入一存储器中之后在每一时钟读取正弦函数值来直接计算抽头系数。

为了达到上述目的，本发明提供了一种数字解调器中的定时内插器，包括：

一地址发生器，用于在每一时钟输入M个0到1之间的分数间隔，并从此分数间隔生成地址；

一存储器，用于存储相应于M个分数间隔的M个正弦函数值，并输出相应于来自地址发生器的地址的正弦函数值；

一抽头系数计算器，用于接收滤波器标号、分数间隔及正弦函数值以计算抽头系数；及

一数字滤波器，具有L+1个抽头，用以通过利用在所述抽头系数计算器中获得的计算出的抽头系数来对输入信号滤波，并输出此滤波后的信号。

其中所述抽头系数计算器包含：

一绝对值发生器；及

一符号判别单元，用于通过接收的滤波器标号判别该抽头系数的符号，

其中所述绝对值发生器包含：

一正弦缓冲器，用于暂时存储自所述存储器输出的正弦函数值；

一加法器，用于将接收的分数间隔和滤波器标号相加；

一乘法器，用于用π值乘以所述加法器输出的值；

一除法器，用于通过把从正弦缓冲器输出的正弦函数值除以从乘法器输出的值而输出抽头系数的绝对值，

其中当滤波器标号是0、正整数且为偶数、负数且为奇数时，所述符号判别单元输出“+”号；而当滤波器标号是正整数且为奇数、负数且为偶数时，该单元输出“-”号，

其中所述数字滤波器包括：

一基本滤波单元，包含：

一抽头系数缓冲器，用于根据接收的抽头系数的绝对值和符号，及地址符号产生并输出抽头系数；及

一乘法器，用于将接收的信号乘以从所述抽头系数缓冲器输出的抽头系数；及

一辅助滤波单元，包含：

L个延时锁存单元，用于输出被延时了1至L个时钟的信号；

L个抽头系数寄存器，用于接收抽头系数的绝对值、抽头系数的符号和地址信号，用于产生并存储抽头系数；

L个乘法器，用于将L个延时锁存单元的输出乘以所述L个抽头系数寄存器的输出，并输出L个乘得的值；及

一装置，用于将从所述辅助滤波单元的所述L个乘法器输出的值相加，并将所获得的值作为一内插值输出。

具有上述结构的定时内插器根据滤波器标号的变化、分数间隔及分数间隔的变化存储M个正弦函数值，而非存储(L+1)×M个抽头系数，以便通过利用存储的正弦函数值来直接计算抽头系数而使此内插器的存储器减小了1/(L+1)。

附图说明

本发明的上述和其它目的、特征和优点将通过以下参考附图的对本发明的优选实施例的详细描述而显而易见，其中：

图1是数字解调器中的一传统定时恢复电路的一方框图；

图2是说明图1中的内插器的一方框图；

图3是说明根据本发明的一定时内插器的方框图；及

图4是图3所示的定时内插器的详细方框图。

具体实施方式

现在将详细参考本发明，其例被说明于附图中。在任何可能的地方，使用贯穿全图的相同参考数字指代相同的或类似的部件。

图3显示了根据本发明的优选实施例的一定时内插器的方框图。该定时内插器包括一地址发生器32、一存储器34(例如ROM)一抽头系数计算器36及一数字滤波器(例如一FIR滤波器)39。地址发生器32在每一时钟接收分数间隔μ_k31以产生一地址信号33。存储器34根据分数间隔μ_k的值存储M个正弦函数值，并输出相应于存储器地址33的正弦函数值35。抽头系数计算器36接收自存储器34输出的正弦函数值35、分数间隔μ_k和滤波器标号i，并计算和输出抽头系数38。FIR滤波器39根据接收的抽头系数38和地址信号33对输入信号30滤波，并输出内插值40。

图4是图3所示的定时内插器的详细方框图，且特别地，它显示了存储器34、抽头系数计算器36和FIR滤波器39。这里，抽头系数计算器36包括：一正弦缓冲器36-1，用于暂时锁存来自存储器34的输出；一加法器36-2，用于将分数间隔μ_k31加至滤波器标号i37；一乘法器36-4，用于用存储在例如ROM36-3的一存储器中的π值乘以加法器36-2输出的值；一除法器36-5，用于通过把从乘法器36-4输出的值除以正弦缓冲器36-1输出的正弦函数值35从而输出抽头系数的绝对值38-1；及一符号判断单元36-6，用于接收滤波器标号i37并判别抽头系数的符号38-2。FIR滤波器39包括：一基本滤波单元39-1；一辅助滤波单元39-2；一加法器39-3，用于将乘法器3，3-1至3-L中的每一个的值相加，并用于输出一内插值40(一滤波的输入信号30)。基本滤波单元39-1包括：一抽头系数缓冲器2，用于接收抽头系数的绝对值38-1、抽头系数的符号38-2及地址信号33，并输出抽头系数38。基本滤波器单元39-1也包括：一乘法器3，用于将输入信号乘以来自抽头系数缓冲器2的抽头系数。辅助滤波单元39-2包括多个组，各组并联。每一组包括：第一延时锁存单元1-1，用于将输入信号30延时一个时钟；第一抽头系数寄存器单元2-1，用于将抽头系数的绝对值38-1、抽头系数的符号38-2及地址信号33输入以输出抽头系数38；及第一乘法器3-1，用于将自第一延时锁存单元1-1输出值乘以自第一抽头系数寄存器单元2-1的输出值。

现在，参考图3和图4，详细说明内插器的工作。

可以用具有脉冲响应 $h_I\left[(i+{\mathrm{\μ}}_k)\right]\mathrm{Ts}=\frac{\sin (i+\mathrm{\μk})\mathrm{\πTs}}{(i+\mathrm{\μk})\mathrm{\πTs}}$

的一FIR数字滤波器构成具有脉冲响应 $h_I\left(t\right)=\frac{\sin \mathrm{\πT}/\mathrm{Ts}}{\mathrm{\πT}/\mathrm{Ts}}$ 的图2的内插滤波器22。这里，滤波器标号i是一正整数或一负整数，且它由FIR滤波器中的抽头数确定(这里假设抽头数是L+1)。如图1所示的分数间隔μ_k是介于0至1之间的一分数，用以再控制从控制器17输出的取样间隔。例如，如果滤波器标号i是-4，-3，-2，-1，0，1，2，3，且分数间隔是相同的，则可推出下面关系式1和2，因为正弦函数是一偶函数。

关系式1 sin(-4+μ_k)π＝sin(-2+μ_k)π＝sin(0+μ_k)π＝sin(2+μ_k)π

关系式2 sin(-3+μ_k)π＝sin(-1+μ_k)π＝sin(1+μ_k)π＝sin(3+μ_k)π

对比关系式1和2，由两关系式获得的绝对值相等，但关系式1的正弦函数值是一正数，而关系式的正弦函数是一负数。因而，滤波器标号i的变化是与抽头系数的符号相联的，且抽头系数的绝对值与分数间隔μ_k的变化有关。即，根据本发明，在将根据分数间隔μ_k的正弦函数值存入存储器34之后，本发明通过利用从该存储器读取的正弦函数值向FIR滤波器39提供计算出的脉冲响应的结果(抽头系数的绝对值)和相应于绝对值的符号。

地址发生器32在每一时钟接收具有M个介于0至1之间的分数值的分数间隔，并将其量化以作为地址信号33输出。这里，分数间隔31被用于定义滤波器系数取样值。

存储器34根据此分数间隔值存储M个正弦函数值SIN(1)至SIN(M)，并输出相应于从地址发生器32输出的地址信号33的正弦函数值35。从存储器34读取的此正弦函数值被输出至抽头系数计算器36的正弦缓冲器36-1。

抽头系数计算器36接收正弦函数值35、分数间隔μ_k、及来自存储器34的滤波器标号i，计算并输出抽头系数。

在抽头系数计算器36，加法器36-2接收分数间隔31和滤波器标号，将其相加再把结果输出至乘法器36-4。乘法器36-3读取存储在ROM36-3中的π值，将其乘以从加法器36-2输出的值，并将结果输出至除法器36-5。除法器36-5把从乘法器36-4输出的值除以正弦缓冲器36-1输出的值，并将结果作为抽头系数的绝对值输出。

符号判别单元36-6接收滤波器标号值i37以判别抽头系数的符号38-2。抽头系数对应于一正弦函数，其值通过把(i+μ_k)π除以正弦函数值sin(i+μ_k)π而得到。此时，当滤波器标号值是一正数时，抽头系数具有与相应的正弦函数值的符号相反的符号，而当滤波器标号值是一负数时，抽头系数具有与相应的正弦函数的符号相同的符号。用于确定该符号的条件如下：当滤波器标号值为0时，输出“+”；当滤波器标号既是正数又是偶数时输出“+”；当滤波器标号既是正数又是奇数时输出“-”；当滤波器标号既是负数又是偶数时输出“-”；当滤波器标号既是负数又是奇数时输出“+”。

FIR滤波器39接收来自抽头系数计算器36的抽头系数38和地址信号33。根据这些输入，它产生并输出内插值40，滤波输入信号30的结果。内插值40被用于计算图1的数据滤波器14中的数据和定时恢复所需的选通数据。

在FIR滤波器39的基本滤波单元中，抽头系数缓冲器2接收抽头系数的绝对值38-1、抽头系数的符号38-2、及地址信号33。根据这些输入，它产生抽头系数38。乘法器3将输入信号30乘以来自抽头系数缓冲器2的抽头系数38，并将结果输出至加法器39-3。

在辅助滤波器39-2中，L个延时锁存单元1-1至1-L被直接连接，用于在将每一输入信号30延时1至L个时钟之后将其输出。L个抽头系数寄存器2-1至2-L接收抽头系数的绝对值38-1、抽头系数的符号38-2及地址信号33用于产生每存储抽头系数。

L个乘法器3-1至3-L将L个来自延时锁存单元1-1至1-L的输出乘以L个来自抽头系数寄存器2-1至2-L的输出，并将L个乘得的值提供给加法器39-3。例如，第一乘法器3-1将延时信号(在第一延时锁存单元1-1中被延时了一时钟的输入信号X(mTs)30)乘以自第一抽头系数寄存器2-1输出的抽头系数，并将乘得的值输出到加法器39-3。类似地，对于其余乘法器，L个乘法器将延时信号(在第L个延时锁存单元1-L中被延时了L个时钟的输入信号X(mTs)30)乘以自第L个抽头系数寄存器2-L输出的抽头系数，并将乘得的值输出至加法器39-3。

加法器将来自每一乘法器3，3-1至3-L的输出相加，并将相加值作为内插值y(kTi)40输出。

如上所述，本发明的定时内插器根据在每一时钟输入的分数间隔将M个正弦函数值存入存储器，并相应地直接计算(L+1)个抽头系数。具有上述结构的定时内插器根据滤波器标号的变化、分数间隔的变化，并根据分数间隔而存储M个正弦函数值而非(L+1)×M个抽头系数，以便通过利用存储的正弦函数值来直接计算抽头系数来将此内插器的存储器减小1/(L+1)。

虽然对本发明的描述结合了目前认为是最实用的且是优选的实施例，可以理解本发明并不限于公开的实施例，相反，它旨在涵盖包含于所附权利要求的精神和范围内的各种改变和相当的结构。

Claims (1)

1、一种数字解调器中的定时内插器，其特征在于包含：

一地址发生器，用于在每一时钟输入M个0到1之间的分数间隔，并从此分数间隔生成地址；

一存储器，用于存储相应于M个分数间隔的M个正弦函数值，并输出相应于来自地址发生器的地址的正弦函数值；

一抽头系数计算器，用于接收滤波器标号、分数间隔及正弦函数值以计算抽头系数；及

一数字滤波器，具有L+1个抽头，用以通过利用在所述抽头系数计算器中获得的计算出的抽头系数来对输入信号滤波，并输出此滤波后的信号，

其中所述抽头系数计算器包含：

一绝对值发生器；及

一符号判别单元，用于通过接收的滤波器标号判别该抽头系数的符号，

其中所述绝对值发生器包含：

一正弦缓冲器，用于暂时存储自所述存储器输出的正弦函数值；

一加法器，用于将接收的分数间隔和滤波器标号相加；

一乘法器，用于用π值乘以所述加法器输出的值；

一除法器，用于通过把从正弦缓冲器输出的正弦函数值除以从乘法器输出的值而输出抽头系数的绝对值，

其中当滤波器标号是0、正整数且为偶数、负数且为奇数时，所述符号判别单元输出“+”号；而当滤波器标号是正整数且为奇数、负数且为偶数时，该单元输出“-”号，

其中所述数字滤波器包括：

一基本滤波单元，包含：

一辅助滤波单元，其中该基本滤波单元包含：

一抽头系数缓冲器，用于根据接收的抽头系数的绝对值和符号，及地址符号产生并输出抽头系数；及

一乘法器，用于将接收的信号乘以从所述抽头系数缓冲器输出的抽头系数；及

其中辅助滤波单元包含：

L个延时锁存单元，用于输出被延时了1至L个时钟的信号；

L个抽头系数寄存器，用于接收抽头系数的绝对值、抽头系数的符号和地址信号，用于产生并存储抽头系数；

L个乘法器，用于将L个延时锁存单元的输出乘以所述L个抽头系数寄存器的输出，并输出L个乘得的值；及

加法器，用于将从所述辅助滤波单元的所述L个乘法器输出的值相加，并将所获得的值作为一内插值输出。