CN1238971C - 时钟恢复电路鉴相器的设计方法及其实现结构 - Google Patents

Abstract

本发明为一种采用数字信号处理方法实现的时钟恢复电路中鉴相器的设计方法及其实现结构。本发明设计方法是对Mueller-Müller鉴相器算法的改进，它根据冲激响应函数的特性，设计误差函数，并建立判决序列和系数矢量的对应关系，从而计算出误差函数。本发明可降低系统功耗和ADC设计难度，克服原有方法中恢复时钟抖动大的问题，从而可获得高性能的时钟恢复电路。

Description

时钟恢复电路鉴相器的设计方法及其实现结构

技术领域

本发明涉及一种采用数字信号处理方法实现的时钟恢复电路，尤其涉及时钟恢复电路中的鉴相器的设计方法及其实现结构。

背景技术

时钟恢复电路是通信系统中的一个必不可少的模块，它主要用于产生一个和接收数据同步的时钟，以保证采样时刻数据具有最大的信噪比，从而使接收数据的比特误码率最小。而鉴相电路就是时钟恢复电路中的关键模块，它用于提取采样时钟和接收数据之间的相位误差信息，并经过环路滤波和相位调整模块来调整相位以达到最终的相位同步。

时钟恢复电路主要有两种实现的方案：基于锁相环结构的模拟电路设计方案和采用数字信号处理方法实现的数字方案。采用模拟方案的时钟恢复电路其工作速度可以很高，恢复时钟的精度也可以做的比较高，但是电路抗噪声的能力不强、工艺可移植性也比较差；同时为了提高相位捕捉过程的鉴相速度，需要增加额外的辅助模块，增加了设计的难度；而采用数字方案实现的时钟恢复电路，因为处理的是数字信号，所以电路抗噪声能力很强，工艺移植性也很好。在这里就采用了数字方案来实现时钟恢复电路。

采用数字方案实现的时钟恢复电路，其中的鉴相器设计也有不同的算法，如M倍过采样的鉴相算法和单倍速率采样的鉴相算法。M倍过采样鉴相算法要求ADC(模数转换器)工作在2M倍的数据传输速率上，因此当数据传输速率比较高时，高速ADC的设计难度将大大提高，系统功耗也大大增加。而采用单倍速率采样的鉴相算法，ADC只需要工作在单倍数据传输速率上，不仅降低了ADC的设计难度，也节省了系统功耗，其中使用最广泛的就是Mueller-Müller算法，它利用时钟和数据的相位同步时信道冲激响应函数的采样值h(-T)＝h(T)的特性作为鉴相标准，但这种算法是通过长时间的统计平均来获得最佳相位的，恢复时钟的抖动较大，因此时钟恢复电路的性能就会受到一定的影响。

参考资料：

[1]John G.Proakis，”Digital Communications”(Third Edition)

[2]Mark Berman，”System Analysis and Design of High-Speed Local Area Network Transceiver”，Ph.D Dissertation，UCLA，1995

[3]Kurt H.Mueller，Markus Müller，”Timing Recovery in Digital Synchronous Data Receivers”，IEEE Trans.Commun.Vol.COM-24，pp516-530，May，1975

发明内容

本发明目的在于设计一种可降低系统功耗和ADC设计难度，避免恢复时钟抖动的时钟恢复电路的鉴相器算法及其实现结构。

100Base-T情况下数据的传输速率为125MHz，为了降低系统功耗和ADC设计难度，同时为了克服Mueller-Müller鉴相算法中存在的恢复时钟抖动大的问题，本发明采用了一种改进的Mueller-Müller鉴相算法，以获得一个高性能的时钟恢复电路。

对于一个实际信道来说，它的冲激响应函数通常具有一阶的对称特性，也就是说当接收数据和采样时钟同步时，冲激响应函数在-T时刻的采样值h_-1和T时刻的采样值h₁相等，即h_-1＝h(-T)＝h₁＝h(T)，因此我们可以设定相位误差函数为考虑有限项码间串扰影响的冲激函数h(t)采样值序列组成的h矢量的转置和相应的u矢量相乘的结果：

                                 f(τ)＝h^Tu＝h_-1-h₁                            (1)

当相位同步时，f(τ)＝0；当相位超前时，f(τ)＜0；当相位滞后时，f(τ)＞0。由于每个采样值和信道的冲激响应函数有关，而且采样值和均衡判决结果具有一一对应的关系，因此我们可以对采样值数据和均衡器判决输出序列a_k-i进行分析、处理，提取我们需要的相位误差函数。

设矢量X_k为p+1个采样值的集合：

                                 X_k＝[x_k-px_k-p+1…x_k]^T                         (2)

另外设误差函数是采样值集合的线性组合：

                                 E_k＝g_k ^TX_k                                     (3)

考虑有限项码间串扰的影响，则矢量g_k ^T中的每一个元素g_i是与判决序列矢量D_k＝[a_{k-p- m……ak+n}]^T相关联的函数：

g_i＝g(a_-m-pa_-m-p+1……a_n)i＝[k-p，k-p+1，......，k]                           (4)

对一个稳定的接收系统来说，正确的判决序列应该和发送的数据序列一致。所以选取的采样值序列可以表示成由判决序列D_k＝[a_k-p-m……a_k+n]^T组成的A_k矩阵的转置和冲激响应函数采样值序列组成的h矢量相乘的结果：

$X_k=X(\mathrm{\τ}+\mathrm{kT})={[\underset{i=-N}{\overset{M}{\mathrm{\Σ}}}{a}_{k-p-i}h(\mathrm{\τ}+\mathrm{iT})......\underset{i=-N}{\overset{M}{\mathrm{\Σ}}}{a}_{k-i}h(\mathrm{\τ}+\mathrm{iT})]}^T={A_k}^{T}h---\left(5\right)$

由于E_k为标量，所以

                        E_k ^T＝E_k＝(g_k ^TA_k ^Th)^T＝h^TA_kg_k＝h^Tu＝h_-1-h₁          (7)

若取前馈阶数n＝1，拖尾阶数m＝3，采样值序列p+1＝3，

则        h^T＝[h_-1 h₀ h₁ h₂ h₃]

f(τ)＝h_-1-h₁，则u＝A_k×g_k＝[1 0 -1 0 0]

根据前述分析，对于不同应用的时钟恢复电路，本发明提出的采用改进Mueller-Müller鉴相算法计算相位误差E_k的一般步骤如下(见图(1)所示)：

(1)确定信道冲激函数h(t)的前馈阶数n、拖尾阶数m和采样值序列X_k中元素个数P+1。由实际情况可知，信道对于尚未发送数据(特别是随机数据)的感知能力很弱，因此未发送数据通过信道后的响应较小，前馈效应比较弱；而对于已发送的数据，它的效应一般需要通过几个周期后才能消除，所以拖尾效应比较强。基于此：一般取n为1～2，取m为2～5，而从面积和功耗的角度考虑，为了减少运算量，采样值序列中元素的个数一般取2～5，对应于p取1～4。

(2)n和m确定以后，得到满足h^Tu＝h_-1-h₁的矢量h^T＝[h_-nh_-n+1…h_m-1h_m]利u；同时对每一个采样值序列X_k，得到相关联的判决序列D_k＝[a_k-p-m……a_k+n]^T中元素的个数为n+m+p+1个。设每个元素可能的取值数有L个，则共存在L^(n+m+p+1)种可能的传输序列D_k。

(3)确定每个判决序列D_k对应的系数矢量g_k，将每个D_k序列组成相应的A_k矩阵，采用穷举法选取g_k矢量，使其满足A_k×g_k＝u，这可以通过一个matlab或C程序实现。另外，为了简化运算和节省实际电路中的硬件开销，可以设定g_k中的元素g_i的取值为有限个，如+1，-1，0，+2，-2等。

(4)根据(3)式，即可计算相位误差E_k。

在具体的硬件实现中，对每个采样值序列X_k＝[x_k-px_k-p+1…x_k]^T，可以确定相关联的均衡判决序列D_k＝[a_k-p-m……a_k+n]^T，然后通过D_k＝[a_k-p-m……a_k+n]^T可以从系数ROM中选取合适的g_k矢量。将g_k矢量和X_k序列相乘，就可得到相位误差E_k。

采用本发明提出的改进Mueller-Müller鉴相算法的鉴相器结构如图5所示。它由均衡器31、N+M+P级移位寄存器32、L位p+1级并行移位寄存器33、G_k系数ROM34、乘法器35、36和加法器37经电路连接构成；采样值由L位p+1级的并行移位寄存器33锁存，每个采样值的位数由ADC的位数L决定；采样值经过均衡器31判决输出均衡判决结果，并由N+M+P级的移位寄存器32锁存；输出的判决序列对G_k系数ROM 34进行寻址译码，得到对应的g_k系数；并行移位寄存器33锁存的p+1个采样值和g_k系数中对应的元素经过乘法器35、36中p+1个乘法单元相乘后，由加法器37相加输出得到相位误差E_k。

附图说明

图1是鉴相误差E_k的计算过程框图。

图2是时钟恢复电路的基本框图。

图3是存在码间串扰的接收采样数据图示。

图4理想低通滤波信道的冲激响应函数。

图5采用改进Mueller-Müller鉴相算法的鉴相器结构。

图6是100Base-Tx收发器时钟恢复电路鉴相器的电路结构。

图7是时钟恢复电路的仿真结果。

图中标号：21为鉴相器，22为环路滤波器，23为时钟发生器，24为模数转换器，25为均衡判决器；30为时钟恢复电路，31为均衡器，32为M+N+P级移位寄存器，33为L位p+1级并行移位寄存器，34为G_k系数ROM，35、36为乘法器，37为加法器；41、42、43为锁存器，44-49为D触发器，50为均衡器，51、52、53为乘法器，54为g_k系数存储器，55为加法器。

具体实施方式

下面以100Base-Tx以太网收发器中的时钟恢复电路的鉴相器为例，具体描述本发明。

时钟恢复电路30的基本框图如图2所示，它主要由鉴相器21、环路滤波器22和16相时钟发生器23三部分组成。鉴相器21对ADC 24的采样值X_k和均衡判决结果D_k25进行分析，提取出接收数据和采样时钟之间的相位误差信息，通过环路滤波器22滤除高频的噪声信号后，产生4bit的相位选择线，从16相同频率的时钟发生器23中选取合适相位的采样时钟输出。

实际采样系统中接收的基带波形受码间串扰影响的原理图见图3所示。在数据通信中，接收到的数据信号不可避免的受到信道噪声、幅度衰减和码间串扰的影响，幅度衰减可以通过自动增益控制模块进行补偿，噪声的影响也可以通过滤波器部分消除。对于一个采样系统来说，如果不考虑噪声，t＝τ+KT时刻的采样值就是该时刻接收到的基带波形和其它时刻接收基带波形在该时刻的影响的总和。所以它的采样值可以表示为：

$x(\mathrm{\τ}+\mathrm{KT})=\underset{i}{\mathrm{\Σ}}{a}_{k-i}h(\mathrm{\τ}+\mathrm{iT})=\underset{i}{\mathrm{\Σ}}{a}_{k-i}{h}_i-T/2\≤\mathrm{\τ}\≤T/2$

其中a_k-i表示传输的数据码流(对MLT-3而言为-1、0、1)，h(t)为信道的冲激响应函数，h_i则是信道冲激响应函数在t＝τ+KT时刻的采样值。T是数据传输的周期，而τ代表实际采样相位与最优采样相位点的偏移量。

图4是理想低通滤波信道的冲激响应函数，由冲激响应函数的特性，我们知道随着时间的推移，h(t)很快的衰减，所以码间串扰的影响与数据间的时间间隔成反比，两个信号传送时间间隔越大，码间串扰的影响就越小。可以认为信道冲激响应函数是一个时限函数，一般只取几个周期的码间串扰值来近似，其一般数学表达式可表示为：

$h\left(t\right)=0\left\{\begin{array}{c}t>\mathrm{MT}\\ t<-\mathrm{NT}\end{array}\right.$

$X_k=X(\mathrm{\&tau;}+\mathrm{kT})=\underset{i=-n}{\overset{m}{\mathrm{\&Sigma;}}}{a}_{k-i}h(\mathrm{\&tau;}+\mathrm{iT})$

所以每个采样时刻的码间串扰可以看成n阶前馈效应，即n个未发送数据通过信道对该时刻接收基带波形造成的影响和m阶拖尾效应，即m个已发送数据通过信道对该时刻接收基带波形造成的影响的总和。取n＝1，m＝3时：

$X_k=\underset{i=-1}{\overset{3}{\mathrm{\&Sigma;}}}{a}_{k-i}h(\mathrm{\&tau;}+\mathrm{iT})$

＝a_k+1h(τ-T)+a_kh(τ)+a_k-1h(τ+T)+a_k-2h(τ+2T)+a_k-3h(τ+3T)

100Base-Tx以太网收发器中时钟恢复电路的鉴相器的电路结构如图6所不。它米用了3阶的采样值序列(p＝2)，信道的前馈效应定为1阶(n＝1)，拖尾效应定为3阶(m＝3)，所以需要7阶的判据序列。X_k+1为当前时刻的采样值，它的前三个周期的采样值X_k、X_k-1和X_k-2由三个6比特锁存器41、42、43锁存；a_k+1为均衡器50输出的当前时刻的判决值，前6个周期的均衡判决结果a_k、a_k-1、a_k-2、a_k-3、a_k-4和a_k-5则分别由6个D触发器44-49锁存。因此对于每一组采样数据X_k序列[x_k x_k-1 x_k-2]都可以确定一组对应的判决序列D_k＝[a_k+1 a_k a_k-1 a_k-2 a_k-3 a_k-4 a_k-5]，序列D_k从芯片中固化的系数ROM 54中选取相应的G_k系数矢量[g_k g_k-1 g_k-2]，通过三个乘法器51、52、53完成G_k矢量和X_k序列的相差，并通过加法器55得到具体的相位误差函数E_k＝h_-1-h₁。

表1是适用于100Base-Tx的均衡判决序列D_k和对应的系数g_k。由于MLT-3编码传输的数据为-1、0和+1，则所有可能的传输序列共有3^m+n+p+1＝3⁷＝2187种组合方式，另外在MLT-3编码规则中：(-1，+1)和(+1，-1)是禁止序列：所以其中符合编码规则的有2⁷+2⁶+2⁵+2⁴+2³+2²+2¹+1＝255种组合，即有255种可能的传输序列。为了简化计算和硬件复杂度，g_k元素取值范围限定为(-1，0，1)，共有44种D_k序列组合可满足A_k×g_k＝u。

图7是100Base-Tx接收系统采用了改进的Mueller-Müller鉴相算法的仿真结果。第一个子图为时钟恢复电路的恢复时钟相位，可以看到时钟相位比较稳定，仅在相邻相位抖动；第二个子图是每个周期的鉴相误差E_k的计算值，它在0值附近随机抖动；第三个子图则是均衡器软判决的结果，初始时刻，由于均衡器的各项系数还在调整，采样时钟相位也还没有和数据同步，所以软判决结果具有很大的离散性，接收数据存在着误码，经过一定时钟周期的调整后，均衡器开始稳定工作，而此时恢复时钟相位也基本和数据同步，因此软判决的结果就比较明确，眼图张开并在理想的-1、0、+1三个值附近波动。第四个子图是噪声的方差，它决定了软判决信号的信噪比，根据系统定义的指标为小于0.075，而仿真结果为0.018，可见采用改进的Mueller-Müller鉴相算法实现的时钟恢复电路具有很好的性能。

                                   表1

Number	Dk	gk	Number	Dk	gk
						1	1100-101	001	23	0010-101	-100
2	1000-101	001	24	0010-1-1-1	-100
						3	0100-101	001	25	0000110	01-1
4	0000-101	001	26	-1000110	01-1
						5	-100010-1	00-1	27	1000-1-10	0-11
6	000010-1	00-1	28	0000-1-10	0-1-1
						7	-1-10010-1	00-1	29	10-10001	101
8	0-10010-1	00-1	30	0000100	10-1
						9	000-1010	010	31	-1-1-1-10-1-1	10-1
10	100-1010	010	32	0000-100	-101
						11	000-1011	010	33	1111011	-101
12	100-1011	010	34	-101000-1	-10-1

13	00010-1-1	0-10	35	000-1-100	-110
						14	00010-10	0-10	36	000-1-101	-110
15	-10010-10	0-10	37	0001100	1-10
						16	10010-1-1	0-10	38	000110-1	1-10
17	00-1010-1	100	39	0000111	11-1
						18	00-10100	100	40	-1-1010-10	1-11
19	00-10110	100	41	0-1-10001	1-11
						20	00-10111	100	42	011000-1	-11-1
21	0010-1-10	-100	43	110-1010	-11-1
						22	0010-100	-100	44	0000-1-1-1	-1-11

Claims (3)

1、一种适用于时钟电路的鉴相器的设计方法，其具体实现步骤如下：

(1)设相位误差函数f(t)为考虑有限项码间串扰影响的冲激响应函数h(t)采样值序列组成的h矢量的转置和相应的u矢量的乘积：

f(τ)＝h^Tu＝h_-1-h₁        (1)

其中：h^T＝[h_-nh_-n+1…h_m-1h_m]，

设矢量X_k为p+1个采样值的集合：

X_k＝[x_k-px_k-p+1…x_k]^T     (2)

这里n为h(t)的前馈阶数，n取为1～2，m为h(t)的拖尾阶数，m取为2～5，p+1为采样序列X_k中的元素个数，取p为1～4；

(2)确定每个判决序列D_k＝[a_k-p-m……a_k+n]^T对应的系数矢量g_k，具体是将每个D_k序列组成的A_k矩阵，采样穷举法选取g_k矢量，使其满足A_k×g_k＝u，这里

(3)根据下式

E_k＝g_k ^TX_k              (3)

可计算获得相位误差函数f(t)，即E_k。

2.一种按照权利要求1所述方法设计的鉴相器结构，其特征在于：由均衡器(31)、M+N+P级移位寄存器(32)、L位p+1级并行移位寄存器(33)、G_k系数ROM(34)、乘法器(35)、(36)和加法器(37)经电路连接构成；采样值由L位p+1级的并行移位寄存器(33)锁存，每个采样值的位数由ADC的位数L决定；采样值经过均衡器(31)判决输出均衡判决结果，并由N+M+P级的移位寄存器(32)锁存；输出的判决序列对G_k系数ROM(34)进行寻址译码，得到对应的g_k系数；并行移位寄存器(33)锁存的P+1个采样值和g_k系数中对应的元素经过乘法器(35)、(36)中p+1个乘法单元相乘后，由加法器(37)相加输出得到相位误差E_k。

3.根据权利要求2所述的鉴相器结构，其特征在于取n＝1，m＝3，p＝2，X_k+1为当前时刻的采样值，它的前三个周期的采样值X_k、X_k-1和X_k-2由三个6比特锁存器(41)、(42)、(43)锁存；α_k+1为均衡器(50)输出的当前时刻的判决值，前6个周期的均衡判决结果α_k、α_k-1、α_k-2、α_k-3、α_k-4和α_k-5则分别由6个D触发器(44)-(49)锁存。因此对于每一组采样数据X_k序列[x_kx_k-1x_k-2]都可以确定一组对应的判决序列D_k＝[α_k+1 α_k α_k-1 α_k-2 α_k-3 α_k-4 α_k-5]，序列D_k从芯片中固化的系数ROM(54)中选取相应的G_k系数矢量[g_kg_k-1g_k-2]，通过三个乘法器(51)、(52)、(53)完成G_k矢量和X_k序列的相差，并通过加法器(55)得到具体的相位误差函数E_k＝h_-1-h₁。

Images