CN106972833B - 一种可任意倍数重采样的数字上变频器 - Google Patents

Abstract

本申请公开了一种可任意倍数重采样的数字上变频器，该数字上变频器用于接收i、q两路基带信号，对该两路基带信号进行数字上变频处理并将处理后得到的中频信号输出至DAC，该数字上变频器包括：成形滤波器、重采样模块和混频模块，其中，重采样模块通过对基带信号i、q进行重采样，可实现任意倍数的升采样率转换，可灵活地改变基带信号的采样率，两路i、q基带信号经混频模块i/q调整后，获得的中频信号采样率可适应性强，利于DAC的采样率选择和定标，而且该数字上变频器不需要使用CIC滤波器、半带滤波器和CIC补偿滤波器，结构简单，利于软硬件实现。

Description

一种可任意倍数重采样的数字上变频器

技术领域

本申请涉及数字上变频器领域，尤其涉及一种可任意倍数重采样的数字上变频器。

背景技术

数字上变频(DUC)是无线电发射链路中，位于基带信号处理模块和高速DAC之间关键的数字信号处理模块，通过对基带信号进行一定比例的升采样处理，并在数字正交混频后将基带信号转变为数字中频信号，然后经DAC转变为模拟信号，经进一步混频后，由天线将信号发射出去。

现有的数字上变频技术实现过程一般如图1所示，输入的i、q两路基带信号经过成形滤波之后，再经过一级半带滤波器或者多级半带滤波器进行升采样，然后再经过CIC插值滤波器实现一个较大比例的升采样，最后i、q两路的输出进行数字正交混频，得到一路输出信号给DAC。

现有技术由于采取半带滤波器和CIC滤波器的组合来实现较大比例的升采样，只能支持整数倍的重采样，这样的话就会给基带信号的采样率和DAC的采样率选择和定标带来一定的限制；又由于采取半带滤波器和CIC滤波器组合的结构，使得能够支持的升采样倍数有限，一般仅能支持有限的几种升采样倍数；还由于采用了CIC滤波器，而CIC滤波器因其通带增益存在不一致性，往往在CIC滤波器后面还需要增加一个补偿滤波器，用于补偿CIC滤波器的通带不平坦性，这就给实际的设计与实现增加了复杂度和工作量。

发明内容

本申请提供一种可任意倍数重采样的数字上变频器，可支持任意倍数的有理数重采样，不需要采取半带滤波器和CIC滤波器，成本更低，适用范围广。

本申请提供的一种可任意倍数重采样的数字上变频器，用于接收i、q两路基带信号，对该两路基带信号进行数字上变频处理并将处理后得到的中频信号输出至DAC，包括：

成形滤波器，其输入端与所述数字上变频器的输入端相连接，接收基带信号i和基带信号q，对基带信号i和基带信号q进行成形滤波处理，消除码间干扰，使得基带信号i和基带信号q具有预设波形；

重采样模块，其输入端与所述成形滤波器输出端相连接，接收成形滤波后的i、q两路信号基带信号，对成形滤波后的i、q两路信号基带信号分别进行重采样，使其采样频率由原始采样频率转换为目标采样频率；

混频模块，其输入端与所述重采样模块相连接，用于对所述重采样模块重采样后输出的两路信号进行数字调制，得到并输出中频信号。

进一步，所述混频模块还包括数控振荡器，用于产生中频载波信号，分两路分别输出余弦分量和正弦分量。

进一步，所述重采样模块包括：

相对位置计算器，获取原始采样频率和目标采样频率，获取原始序列；根据原始采样频率和目标采样频率，在原始序列的时间维度上计算目标序列中各目标样点相对于离其最近的原始样点的相对位置信息；所述原始序列是所述i、q两路基带信号的各原始样点分别组成的数据序列，所述目标序列是重采样后的采用目标采样频率的各目标样点组成的数据序列；

DDS相位累加器，以频率控制字为步进值进行累加，当相对位置计算器运算一次时，相位累加器累加一次；

溢出次数统计器，在DDS相位累加器每次累加后统计该次累加过程中相位累加器的总溢出次数Q，Q(n)＝Q(n-1)+M，M为相位累加器每次累加时的溢出次数值；

原始样点选择器，根据所述总溢出次数Q，在原始序列中选择连续的原始样点作为参与原始样点，参与原始样点以原始样点X(Q)为起始原始样点；

滤波系数产生器，根据各目标样点的相对位置信息，计算每个目标样点的滤波系数；

低通滤波器，根据所述滤波系数，对所选择的原始样点进行滤波后输出目标样点，得到目标序列。

进一步，所述滤波系数产生器计算的每个目标样点所对应的滤波系数的个数根据滤波器的长度确定，每个目标样点所需要的原始样点的个数与滤波系数的个数相同。

在一些实施例中，计算每个目标样点时，所述原始样点选择器所选择的原始样点的个数与所述滤波系数产生器计算得到的滤波系数的个数相同。

在一些实施例中，所述DDS相位累加器使用的频率控制字与原始采样频率和目标采样频率的比值成正比。

在一些实施例中，所述DDS相位累加器使用的频率控制字为

FTW＝round(2^N×f_s1/f_s2)

式中，FTW表示频率控制字；round(s)表示对s进行四舍五入取整；f_s1为原始采样频率；f_s2为目标采样频率；N为相位累加器位数。

在一些实施例中，所述相对位置计算器采用以下计算公式计算相对位置信息：

式中，index表示相对位置信息，mod(a,b)表示取a对b的模值；round(s)表示对s进行四舍五入取整；f_s1为原始采样频率；f_s2为目标采样频率；L为一个整数，并且满足L≤2^N；Acc为相位累加器的相位值，其初始值为零；N为相位累加器位数。

在一些实施例中，所述滤波系数产生器计算滤波系数的公式为：

其中，P为滤波器长度。

在一些实施例中，所述低通滤波器进行滤波的公式为：

本申请的有益效果是：由于本申请提供的一种可任意倍数重采样的数字上变频器采用的重采样模块实时性较好、可以实现任意倍数的升采样率转换，且支持大范围、大比例、高精度的升采样率转换，可灵活地改变基带信号的采样率，获得的中频信号采样率可适应性强，利于DAC的采样率选择和定标，可普遍应用于各种制式下的软件无线电或者通信系统；而且由于不需要使用CIC滤波器、半带滤波器和CIC补偿滤波器，结构简单，利于软硬件实现。

附图说明

图1为现有技术数字上变频技术原理图；

图2为本申请提供的一种可任意倍数重采样的数字上变频器结构框图；

图3为本申请提供的一种重采样模块结构框图；

图4为本申请提供的重采样转换中目标样点获取过程示意图。

具体实施方式

下面通过具体实施方式结合附图对本申请作进一步详细说明。

实施例一：

请参考图2，本申请提供了一种可任意倍数重采样的数字上变频器，该数字上变频器用于接收i、q两路基带信号，基带信号i和基带信号q互为正交，对该两路基带信号进行数字上变频处理并将处理后得到的中频信号输出至DAC。

该数字上变频器包括：依次相连接的成形滤波器2、重采样模块1和混频模块3。

成形滤波器2的输入端与数字上变频器的输入端相连接，接收基带信号i和基带信号q，对基带信号i和基带信号q进行成形滤波处理，消除码间干扰，使得基带信号i和基带信号q具有一定的波形，成形滤波器2输出的i、q两路信号分别用x_i(n)、x_q(n)表示。具体的，成形滤波器2的第一输入端接收基带信号i，第二输入端接收基带信号q，经过滤波成形处理后，成形滤波器2的第一输出端输出信号x_i(n)，第二输出端输出信号x_q(n)。经过滤波成形处理，基带信号i和基带信号q上升下降沿速度变慢，由快沿变为慢沿，输出的信号x_i(n)、x_q(n)的频谱也变窄。

重采样模块1的输入端与成形滤波器2输出端相连接，接收成形滤波器2输出的信号x_i(n)、x_q(n)，以信号x_i(n)、x_q(n)作为原始信号，对信号x_i(n)和x_q(n)分别进行重采样，使其采样频率由原始采样频率f_s1转换为目标采样频率f_s2。具体的，重采样模块1第一输入端接收信号x_i(n)，第二输入端接收信号x_q(n)，重采样模块1分别对对信号x_i(n)、x_q(n)分别进行升采样转换，提高信号x_i(n)、x_q(n)的采样率，即f_s2>f_s1，经过重采样后，重采样模块1第一输出端输出的采样率为f_s2的i路信号用y_i(n)表示，第二输出端输出的采样率为f_s2的q路信号用y_q(n)表示。为了表述方便，原始信号的各原始样点组成的数据序列称为为原始序列；经过重采样后，输出的信号的各目标样点组成的数据序列称为目标序列。

进一步，参考图3，重采样模块1又包括：相对位置计算器12、DDS相位累加器11、溢出次数统计器13、原始样点选择器14、滤波系数产生器15和低通滤波器16。

相对位置计算器12获取原始采样频率f_s1和目标采样频率f_s2，根据原始采样频率f_s1和目标采样频率f_s2，在原始序列的时间维度上计算目标序列中各目标样点相对于离其最近的原始样点的相对位置信息，因此，获取一个目标样点需要计算一次相对位置信息。

在一些实施例中，以x(n)表示原始序列，以y(n)表示目标序列，index表示相对位置信息，采用如下公式计算相对位置信息：

式中，mod(a,b)表示取a对b的模值；round(s)表示对s进行四舍五入取整；f_s1为原始采样频率；f_s2为目标采样频率；L为一个整数，并且满足L≤2^N；Acc为DDS相位累加器11的相位值，其初始值为零；N为相位累加器位数。

DDS相位累加器11以频率控制字FTW为步进值进行累加，相对位置计算器12每需要计算一次相对位置信息index(n)时，DDS相位累加器11累加一次。相位累加器的相位值Acc的计算公式如下：

Acc(n)＝mod(Acc(n-1)+FTW，2^N) (1-2)

式中，mod(a,b)表示取a对b的模值；FTW＝round(2^N×f_s1/f_s2)；N为相位累加器位数。

溢出次数统计器13在DDS相位累加器11每累加完一次时，统计该次累加过程中相位累加器的总溢出次数Q，用于调整参与原始样点的起始原始样点，而且，X(Q)也表示计算目标序列中各目标样点相对于离其最近的原始样点，其中，Q(n)＝Q(n-1)+M，M为DDS相位累加器11每次累加时的溢出次数值。

原始样点选择器14获取原始序列x(n)，并根据总溢出次数Q，在原始序列中选择连续的原始样点作为参与原始样点，其中，参与原始样点以原始样点X(Q)为起始原始样点。所选择的原始样点的个数与滤波系数产生器15计算得到的滤波系数个数相同，而滤波系数的个数根据滤波器的长度确定。在一些实施例中，滤波系数的个数与滤波器的长度P相同，因此选取的参与原始样点可表示为{x(Q)，x(Q+1)，......，x(Q+P-1)}。

滤波系数产生器15根据各目标样点的相对位置信息，计算每个目标样点的滤波系数，通过滤波系数产生器15计算得到的滤波系数为实时生成，滤波系数的可适应性强，重采样的实时性较好，可支持任意倍数的有理数重采样。具体地，计算某个目标样点时需要用到的滤波器系数如下：

其中，P为滤波器长度，根据实现时的具体软硬件环境，P值可以选取为8～32之间的值，L≤2^N，N为相位累加器位数，index的值的范围为0～(L-1)。

低通滤波器16根据所述滤波系数h(index,k)，对所选择的原始样点进行滤波，并输出各个目标样点，得到目标序列，输出采样频率为f_s2的i、q两路信号y_i(n)和y_q(n)，实现升采样率转换。该低通滤波器16具有非常一致的带内平坦性，产生的i、q两路信号信号正交性比较好。具体地，多用滤波的公式为：

下面具体详细介绍重采样的过程。

参考图4为本申请提供的重采样转换中目标样点获取过程示意图，图中，黑色实心圆点表示原始序列x(n)的各原始样点，其采样周期为T₁＝1/f_s1，相邻两个原始样点的相位差为2π，相邻两个原始样点之间的内插点个数为2^N，；实心五角星表示目标序列y(n)的各目标样点，其采样周期为T₂＝1/f_s2。在DDS相位累加器11循环累加时，重复使用公式(1-1)计算各目标样点对应的相对位置信息。

假设P＝8，需要在原始样点x(n)中选择8个参与原始样点，在图4中因原始样点的初始点为x(1)，选择Q_初始＝Q(1)＝1。那么，

计算y(1)时，index(1)＝0，Q(1)＝1；

计算y(2)时，DDS相位累加器11从A点到B点，未发生溢出，离y(2)最近的原始样点为x(1)，index(2)＝FTW，Q(2)＝Q(1)+0＝1；

计算y(3)时，DDS相位累加器11从B点到C点，未发生溢出，离y(3)最近的原始样点为x(1)，index(3)＝2FTW，M＝0，Q(3)＝Q(2)+0＝1；

计算y(4)时，DDS相位累加器11从C点到D点，溢出了一次，在时间维度上跨越了原始样点x(2)，离y(4)最近的原始样点由x(1)变为x(2)，index(4)＝3FTW-2^N，此次累加时的溢出次数值M＝1，Q(4)＝Q(3)+1＝2；

依次类推，可分别计算出全部目标样点对应的相对位置信息和Q值，之后，根据公式(1-3)实时计算各目标样点对应的滤波系数，以X(Q)为起点选择各目标样点对应的P个原始样点作为参与原始样点，再利用公式(1-4)对各参与原始样点进行低通滤波，获取全部目标样点，得到目标序列，从而获得采样率为f_s2的信号y_i(n)、y_q(n)。

由此可见，重采样模块1可根据原始采样频率和目标采样频率，巧妙地在原始序列的时间维度上计算各目标样点相对于离其最近的原始样点的相对位置信息，根据该相对位置信息，直接实时计算获取各目标样点时所需要的滤波系数，和根据计算相对位置信息时统计的总溢出次数，从原始序列中选择所需要的参与原始样点，然后根据该滤波系数对选择的参与原始样点进行滤波，达到重采样的目的，这样的重采样效率高、实时性较好，可实现任意倍数的有理数重采样，支持大范围、大比例、高精度的降采样率转换，根据需要可连续地改变基带信号的采样频率，利于DAC的采样选择。

混频模块3的输入端分别与重采样模块1输出端相连接，用于对重采样模块1输出的两路信号y_i(n)、y_q(n)进行数字调制，从而输出中频信号。混频模块3还包括数控振荡器30，数控振荡器30作为数字上变频器的本振，产生中频载波信号，分两路分别输出余弦分量cos(ω₀n)和正弦分量sin(ω₀n)。

具体的，如图1所示，混频模块3包括:第一乘法器31、第二乘法器32和加法器33。第一乘法器31用于对正弦分量sin(ω₀n)和信号y_i(n)进行混频并输出混频后的结果，第一乘法器32用于对余弦分量cos(ω₀n)和信号y_q(n)进行混频并输出混频后的结果，加法器33分别与第一乘法器31和第二乘法器32输出端相连接，将第一乘法器31混频的结果和第一乘法器31混频的结果进行加法运算，从而对i、q两路信号y_i(n)、y_q(n)实现数字调制，得到并输出中频信号。

综上所述，由于本申请提供的数字上变频器采用的重采样模块实时性较好、可以实现任意倍数的升采样率转换，且支持大范围、大比例、高精度的升采样率转换，可灵活地改变基带信号的采样率，获得的中频信号采样率可适应性强，可普遍应用于各种制式下的软件无线电或者通信系统；而且由于不再需要使用CIC滤波器、半带滤波器和CIC补偿滤波器，结构简单，利于软硬件实现。

以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请发明构思的前提下，还可以做出若干简单推演或替换。

Claims (9)

1.一种可任意倍数重采样的数字上变频器，用于接收i、q两路基带信号，对该两路基带信号进行数字上变频处理并将处理后得到的中频信号输出至DAC，其特征在于，包括：

成形滤波器，其输入端与所述数字上变频器的输入端相连接，接收基带信号i和基带信号q，对基带信号i和基带信号q进行成形滤波处理，消除码间干扰；重采样模块，其输入端与所述成形滤波器输出端相连接，接收成形滤波后的i、q两路信号基带信号，对成形滤波后的i、q两路信号基带信号分别进行重采样，使其采样频率由原始采样频率转换为目标采样频率；所述重采样模块包括：

相对位置计算器，获取原始采样频率和目标采样频率，获取原始序列；根据原始采样频率和目标采样频率，在原始序列的时间维度上计算目标序列中各目标样点相对于离其最近的原始样点的相对位置信息；所述原始序列指所述i、q两路基带信号的各原始样点分别组成的数据序列，所述目标序列指重采样后的采用目标采样频率的各目标样点组成的数据序列；

DDS相位累加器，以频率控制字为步进值进行累加，当相对位置计算器运算一次时，相位累加器累加一次；

溢出次数统计器，在DDS相位累加器每次累加后统计该次累加过程中相位累加器的总溢出次数Q，Q(n)＝Q(n-1)+M，M为相位累加器每次累加时的溢出次数值；

原始样点选择器，根据所述总溢出次数Q，在原始序列中选择连续的原始样点作为参与原始样点，参与原始样点以原始样点X(Q)为起始原始样点；

滤波系数产生器，根据各目标样点的相对位置信息，计算每个目标样点的滤波系数；

低通滤波器，根据所述滤波系数，对所选择的原始样点进行滤波后输出目标样点，得到目标序列；

混频模块，其输入端与所述重采样模块相连接，用于对所述重采样模块重采样后输出的两路信号进行数字调制，得到并输出中频信号。

2.如权利要求1所述的数字上变频器，其特征在于，所述混频模块还包括数控振荡器，用于产生中频载波信号，分两路分别输出余弦分量和正弦分量。

3.如权利要求1所述的数字上变频器，其特征在于，所述滤波系数产生器计算的每个目标样点所对应的滤波系数的个数根据滤波器的长度确定，每个目标样点所需要的原始样点的个数与滤波系数的个数相同。

4.如权利要求3所述的数字上变频器，其特征在于，计算每个目标样点时，所述原始样点选择器所选择的原始样点的个数与所述滤波系数产生器计算得到的滤波系数的个数相同。

5.如权利要求1所述的数字上变频器，其特征在于，所述DDS相位累加器使用的频率控制字与原始采样频率和目标采样频率的比值成正比。

6.如权利要求5所述的数字上变频器，其特征在于，所述DDS相位累加器使用的频率控制字为：

FTW＝round(2^N×f_s1/f_s2)，

式中，FTW表示频率控制字；round(s)表示对s进行四舍五入取整；f_s1为原始采样频率；f_s2为目标采样频率；N为相位累加器位数。

7.如权利要求1所述的数字上变频器，其特征在于，所述相对位置计算器采用以下计算公式计算相对位置信息：

式中，index表示相对位置信息，mod(a,b)表示取a对b的模值；round(s)表示对s进行四舍五入取整；f_s1为原始采样频率；f_s2为目标采样频率；L为一个整数，并且满足L≤2^N；Acc为相位累加器的相位值，其初始值为零；N为相位累加器位数。

8.如权利要求7所述的数字上变频器，其特征在于，所述滤波系数产生器计算滤波系数的公式为：

其中，P为滤波器长度。

9.如权利要求8所述的数字上变频器，其特征在于，所述低通滤波器进行滤波的公式为：

Images