CN113872566B - 带宽连续可调的调制滤波装置和方法 - Google Patents

Abstract

本申请提供一种带宽连续可调的调制滤波装置和方法，首先通过成型滤波器对输入的符号数据进行成型滤波，并以第一固定插值倍数进行插值处理得到第一滤波数据，再通过半带滤波器对第一滤波数据以第二固定插值倍数进行插值处理以及镜频抑制处理，得到第二滤波数据，滑动窗对第二滤波数据进行缓存，在累加器按设置的累加步进进行累加运算并累加溢出时，从滑动窗中提取第二滤波数据，最后插值器对提取的第二滤波数据进行目标插值倍数的插值处理，得到插值后的结果。该方案实现结构简单、复杂度低，器件之间相互独立、无依赖关系，信号的带内平坦度和带外抑制度等指标可满足应用需求。

Description

带宽连续可调的调制滤波装置和方法

技术领域

本发明涉及信号滤波技术领域，具体而言，涉及一种带宽连续可调的调制滤波装置和方法。

背景技术

在卫星通信领域，频率带宽资源尤为宝贵，要求调制设备输出的信号带宽连续可变。当前已公开了多种连续可变速率的数字滤波方法或装置，但实现都较为复杂，不利于低成本设备生产。

目前，现有技术中所存在的带宽连续可调的滤波装置，其中，有的滤波装置其实现结构比较复杂，如需要多级插值滤波器，且每级插值滤波器需在同一控制模块控制下完成，耦合性较强。而有的滤波器虽然在结构上有所简化，但是实现方式较为复杂，并且在信号指标上效果不佳。

因此，目前现有技术中所存在的带宽连续可调的滤波装置存在硬件结构复杂或者是实现方式复杂的问题。

发明内容

本发明的目的包括，例如，提供了一种带宽连续可调的调制滤波装置和方法，其能够达到实现结构简单、复杂度低且指标满足应用需求的效果。

本发明的实施例可以这样实现：

第一方面，本发明提供一种带宽连续可调的调制滤波装置，包括成型滤波器、半带滤波器和插值滤波器，所述插值滤波器包括累加器、插值器和滑动窗；

所述半带滤波器的输入端与所述成型滤波器的输出端连接，所述半带滤波器的输出端与所述滑动窗连接，所述累加器分别与所述插值器和所述滑动窗连接；

所述成型滤波器用于将输入的符号数据进行成型滤波，并以第一固定插值倍数进行插值处理，得到第一滤波数据；

所述半带滤波器用于对所述第一滤波数据以第二固定插值倍数进行插值处理以及镜频抑制处理，得到第二滤波数据；

所述滑动窗用于对所述第二滤波数据进行缓存；

所述累加器用于按设置的累加步进进行累加运算，并在累加溢出时，从所述滑动窗中提取第二滤波数据；

所述插值器用于对提取的第二滤波数据进行目标插值倍数的插值处理，以得到插值后的结果。

在可选的实施方式中，所述滑动窗包括缓存器和移位寄存器，所述移位寄存器中预先存入有多个第二滤波数据；

所述缓存器用于将从所述半带滤波器接收到的第二滤波数据进行缓存；

所述累加器用于每当累加溢出时，则从所述缓存器中读取一个第二滤波数据写入到所述移位寄存器；

所述移位寄存器用于在进行数据写入时，将原本存有的多个第二滤波数据进行依次移动后，将待写入的第二滤波数据进行写入。

在可选的实施方式中，所述插值器包括运算器和系数存储器，所述系数存储器中存储有多个插值系数，以及不同插值系数和不同待插值位置之间的映射关系；

所述累加器用于在目标采样时钟作用下进行累加运算，根据累加结果确定待插值位置，并根据所述映射关系获得与所述待插值位置对应的插值系数；

所述运算器用于根据确定出的插值系数对从所述滑动窗中提取的第二滤波数据进行运算处理，得到插值后的结果。

在可选的实施方式中，所述运算器包括实部运算器和虚部运算器，所述滑动窗包括实部滑动窗和虚部滑动窗；

所述实部滑动窗用于对所述第二滤波数据的实部数据进行缓存，所述实部运算器用于对所述实部滑动窗内的实部数据进行目标插值倍数的插值处理，以得到插值后的实部插值结果；

所述虚部滑动窗用于对所述第二滤波数据的虚部数据进行缓存，所述虚部运算器用于对所述虚部滑动窗内的虚部数据进行目标插值倍数的插值处理，以得到插值后的虚部插值结果。

在可选的实施方式中，所述实部运算器和虚部运算器分别包括加法器和多个乘法器，各所述乘法器具有相应的插值系数；

各所述乘法器用于将对应的第二滤波数据与插值系数进行相乘得到乘积；

所述加法器用于将多个乘法器的乘积进行累加得到累加结果，作为插值后的结果。

在可选的实施方式中，所述多个插值系数为多组，各组插值系数分别与各所述乘法器对应，各组插值系数中包含多个插值系数；

针对各组插值系数，该组插值系数中的多个插值系数为基于预设的多个不同的待插值位置并按该组对应的计算公式进行计算得到。

在可选的实施方式中，所述计算公式为拉格朗日插值多项式或B样条插值函数。

在可选的实施方式中，所述累加器量化为M位，M由带宽的最小调整步进和目标采样率计算得到；

所述累加器的累加步进为所述符号数据的信号带宽、目标采样率和M并按以下公式计算得到的结果的整数部分：

其中，inc为累加步进，f为带宽信号，fs为目标采样率，a为成型滤波器的插值倍数，b为半带滤波器的插值倍数。

第二方面，本发明提供一种带宽连续可调的调制滤波方法，应用于前述实施方式任意一项所述的带宽连续可调的调制滤波装置，所述方法包括：

成型滤波器将输入的符号数据进行成型滤波，并以第一固定插值倍数进行插值处理，得到第一滤波数据；

半带滤波器对所述第一滤波数据以第二固定插值倍数进行插值处理以及镜频抑制处理，得到第二滤波数据；

滑动窗对所述第二滤波数据进行缓存；

累加器按设置的累加步进进行累加运算，并在累加溢出时，从所述滑动窗中提取第二滤波数据；

插值器对提取的第二滤波数据进行目标插值倍数的插值处理，以得到插值后的结果。

在可选的实施方式中，所述滑动窗包括缓存器和移位寄存器，所述移位寄存器中预先存入有多个第二滤波数据；

所述累加器按设置的累加步进进行累加运算，并在累加溢出时，从所述滑动窗中提取第二滤波数据的步骤，包括：

所述累加器按设置的累加步进进行累加运算，每当累加溢出时，从所述缓存器中读取一个第二滤波数据写入到所述移位寄存器；

所述移位寄存器在进行数据写入时，将原本存有的多个第二滤波数据进行依次移动后，将待写入的第二滤波数据进行写入；

所述累加器将所述移位寄存器中当前存有的第二滤波数据进行提取。

本发明实施例的有益效果包括，例如：

本申请提供一种带宽连续可调的调制滤波装置和方法，首先通过成型滤波器对输入的符号数据进行成型滤波，并以第一固定插值倍数进行插值处理得到第一滤波数据，再通过半带滤波器对第一滤波数据以第二固定插值倍数进行插值处理以及镜频抑制处理，得到第二滤波数据，滑动窗对第二滤波数据进行缓存，在累加器按设置的累加步进进行累加运算并累加溢出时，从滑动窗中提取第二滤波数据，最后插值器对提取的第二滤波数据进行目标插值倍数的插值处理，得到插值后的结果。该方案实现结构简单、复杂度低，器件之间相互独立、无依赖关系，信号的带内平坦度和带外抑制度等指标可满足应用需求。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的带宽连续可调的调制滤波装置的结构图之一；

图2为本申请实施例提供的带宽连续可调的调制滤波装置的结构图之二；

图3为本申请实施例提供的带宽连续可调的调制滤波装置的结构图之三；

图4为本申请实施例提供的带宽连续可调的调制滤波装置的结构图之四；

图5为本申请实施例提供的带宽连续可调的调制滤波方法的流程图。

图标：10-成型滤波器；20-半带滤波器；30-插值滤波器；31-累加器；32-插值器；33-滑动窗。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。

请参阅图1，本申请实施例提供一种带宽连续可调的调制滤波装置，该滤波装置包括成型滤波器10、半带滤波器20和插值滤波器30。各个滤波器之间相互独立。其中，半带滤波器20的输入端与成型滤波器10的输出端连接，半带滤波器20的输出端和插值滤波器30的输入端连接。

成型滤波器10用于将输入的符号数据进行成型滤波，并以第一固定插值倍数进行插值处理，得到第一滤波数据。半带滤波器20用于对第一滤波数据以第二固定插值倍数进行插值处理以及镜频抑制处理，得到第二滤波数据。插值滤波器30用于对第二滤波数据按目标插值倍数进行插值处理，以得到插值后的结果。

本实施例中，成型滤波器10可为FIR滤波器，所述的第一固定插值倍数可以是2倍固定插值，当然，也可以设置为其他倍数固定插值。半带滤波器20可为等纹波FIR滤波器，所述的第二固定插值倍数可为2倍固定插值，同样地，也可以设置为其他倍数固定插值。插值滤波器30可为实时滑动窗插值器，可实现任意倍插值或采样率变换。

本实施例中，输入成型滤波器10的符号数据的速率由符号速率累加器控制，该累加器可在目标采样时钟作用下累加，累加步进了为f/fs，其中，f表示符号速率，fs表示目标采样率。

本实施例中，成型滤波器10为2倍固定插值的FIR滤波器，由于插值倍数较小，较低的阶数便能达到较高的带外抑制性能，例如32阶即可在2倍频率出达到60dB的抑制。成型滤波器10系数可由滤波器设计工具，例如matlab设计生成。

此外，半带滤波器20也为2倍固定插值的等纹波FIR滤波器，较低的阶数便能达到较高的带外抑制性能，且带内纹波较小。在消耗相同资源的情况下，2倍插值的成型滤波器10与2倍插值的半带滤波器20结合使用，比直接使用4倍插值的成型滤波器10达到的信号带外抑制和带内纹波性能更好。

请参阅图2，在本实施例中，插值滤波器30包括累加器31、插值器32和滑动窗33。其中，半带滤波器20的输出端与滑动窗33连接，累加器31分别与插值器32和滑动窗33连接。在半带滤波器20对第一滤波数据进行处理得到第二滤波数据后，滑动窗33可用于对第二滤波数据进行缓存，累加器31用于按设置的累加步进进行累加运算，并在累加溢出时，从滑动窗33中提取第二滤波数据。插值器32用于对提取的第二滤波数据进行目标插值倍数的插值处理，以得到插值后的结果。

本实施例所提供的滤波装置，其实现结构简单、复杂度低，并且滤波器之间相互独立、无依赖关系，信号的带内平坦度和带外抑制度等指标可满足应用需求。

请参阅图3，在本实施例中，滑动窗33包括缓存器和移位寄存器（D），移位寄存器中预先存入有多个第二滤波数据。例如，若移位寄存器为4级的寄存器，在初始状态时，4级移位寄存器预先移入3个第二滤波数据。在后续的非初始状态时，移位寄存器中存入有4个第二滤波数据。

缓存器用于将从半带滤波器20接收到的第二滤波数据进行缓存。累加器31用于每当累加溢出时，则从缓存器中读取一个第二滤波数据写入到移位寄存器。移位寄存器用于在进行数据写入时，将原本存有的多个第二滤波数据进行依次移动后，将待写入的第二滤波数据进行写入。

从半带滤波器20输出的第二滤波数据，将缓存于缓存器中，累加器31可在目标采样时钟作用下，按设置的累加步进进行累加运算。其中，累加器31的累加步进可为inc=（a×b×f）/fs，其中，f表示信号带宽，fs表示目标采样率，a表示成型滤波器10的插值倍数，b表示半带滤波器20的插值倍数。

本实施例中，在一种实现方式中，判断累加器31是否累加溢出的方式可以是，在每次累加运算后，判断累加结果是否大于或等于1，若大于或等于1则表明累加溢出，并保留溢出后的小数部分用于下次继续累加。若累加结果小于1，则表明未累加溢出，并保留当前累加结果用于下次继续累加。

如图3中所示，若移位寄存器为4级的寄存器，也即可移入4个第二滤波数据。在初始状态的情况下，移位寄存器中移入有3个第二滤波器数据，在判定累加器31累加溢出时，则从缓存器中读取一个第二滤波数据，移位寄存器将原本存有的3个第二滤波数据依次移动后，将提取的这一第二滤波数据写入到移位寄存器中。

若在非初始状态下，移位寄存器中存入有4个第二滤波器，在判定累加器31累加溢出时，同样地，从缓存器中读取一个第二滤波数据，移位寄存器将原本存有的4个第二滤波数据依次移动，此时将有一个第二滤波数据从移位寄存器中移除。在移动处理之后，将待写入的第二滤波数据进行写入。

本实施例中，通过上述将第二滤波数据进行缓存，并结合移位寄存器的方式，可以解决半带滤波器20输出数据的时刻与插值滤波器30所需插值基点数据时刻不同，而导致数据丢失的问题，其深度可以极小，例如取16个数据深度。

本实施例中，插值器32包括运算器和系数存储器，系数存储器中存储有多个插值系数，以及不同插值系数和不同待插值位置之间的映射关系。

累加器31用于在目标采样时钟作用下进行累加运算，根据累加结果确定待插值位置，并根据映射关系获得与待插值位置对应的插值系数。运算器用于根据确定出的插值系数对从滑动窗33中提取的第二滤波数据进行运算处理，得到插值后的数据。

本实施例中，多个插值系数为多组，各组插值系数分别与各乘法器对应，各组插值系数中包含多个插值系数。例如，若移位寄存器为4级的寄存器，则相应地，插值系数为4组，每组插值系数分别与移位寄存器的各级相对应。

针对各组插值系数，该组插值系数中的多个插值系数为基于预设的多个不同的待插值位置并按该组对应的计算公式进行计算得到。

本实施例中，累加器31在每次累加运算时，累加结果的小于1的部分为待插值位置，表示为uk。预先可以设置多个待插值位置，并按对应的计算公式计算出插值系数。例如，预先可计算uk=0~2¹⁰-1时，对应各个插值系数的2¹⁰种取值，并存于系数存储器中。

在实施时，在获得待插值位置时，则可以从预存的多个插值系数中找到待插值位置对应的插值系数。如图3中所示，插值系数L0-L3是分别在按不同的计算公式计算得到的，在得到插值系数后，则可以相应地查找到对应的L0、L1、L2和L3。

由上述可知，移位寄存器在累加溢出时，经过数据移动并写入后，移位寄存器中目前存有多个第二滤波数据。在确定插值系数后，运算器可以根据插值系数对移位寄存器中的第二滤波数据进行运算处理，得到插值后的数据并输出。

请结合参阅图3，本实施例中，运算器包括乘法器和加法器，乘法器和加法器在目标采样时钟作用下分别完成乘法和加法运算，得到插值结果。其中，乘法器的个数与移位寄存器的级数相同，如移位寄存器为4级时，则乘法器具有4个，且各个乘法器分别与移位寄存器的不同位对应。而加法器连接在各个乘法器之后，用于对乘法器的输出结果进行累加，并输出。

在本实施例中，各个乘法器可以利用插值系数乘以移位寄存器中对应的级中的第二滤波数据得到乘积，而累加器31可以对各个乘法器得到的乘积进行累加，得到累加结果，也即插值后的结果。

本实施例中，预先计算插值系数时采用的计算公式可为拉格朗日插值多项式或B样条插值函数，也可采用其他插值函数计算。插值系数计算使用的插值函数决定插值后信号的性能。各组插值系数可以是在预设的待插值位置的基础上，按不同的计算公式计算得到。也即，将uk的多种不同可能取值对应的插值系数通过工具按计算公式预先计算得到，并预存。

其中，系数存储器可包括多个独立的存储单元，各组插值系数可分别存储在不同的存储单元中。

例如，针对图3中的L0-L3，在一种实施方式中，若采用拉格朗日插值多项式，则各个插值系数的计算方式具体可如下所示：

此外，在另一种实施方式中，若采用B样条插值函数，则各个插值系数具体的计算方式可如下所示：

考虑到从半带滤波器20输出的第二滤波数据包括实部数据和虚部数据，为了对第二滤波数据进行合理处理，请参阅图4，本实施例中，插值滤波器30中的运算器包括实部运算器和虚部运算器，滑动窗33包括实部滑动窗,和虚部滑动窗。具体地，实部滑动窗包括实部缓存器和实部移位寄存器，虚部滑动窗包括虚部缓存器和虚部移位寄存器。

其中，实部运算器和虚部运算器、实部滑动窗和虚部滑动窗，共用累加器31和系数存储器。可分别对调制后的实数符号数据的实部数据和虚部数据进行调制滤波处理，而成型滤波器10和半带滤波器20处理实部数据和虚部数据的处理过程相同。

实部滑动窗用于对第二滤波数据的实部数据进行缓存，实部运算器用于对滑动窗33，即实部滑动窗内的实部数据进行目标插值倍数的插值处理，以得到插值后的实部插值结果。

虚部滑动窗用于对第二滤波数据的虚部数据进行缓存，虚部运算器用于对滑动窗33，即虚部滑动窗内的虚部数据进行目标插值倍数的插值处理，以得到插值后的虚部插值结果。

详细地，实部滑动窗中包括的实部缓存器和实部移位寄存器，实部缓存器用于缓存第二滤波数据的实部数据，在累加器31每次累加溢出时，从实部缓存器中提取一个实部数据，实部移位寄存器在对原本存入的实部数据进行依次移位处理后，将提取的实部数据存入到实部移位寄存器中。实部运算器用于对实部寄存器中的实部数据进行目标插值倍数的插值处理。

此外，虚部滑动窗33中包括的虚部缓存器和虚部移位寄存器，虚部缓存器用于缓存第二滤波数据的虚部数据，在累加器31每次累加溢出时，从虚部缓存器中提取一个虚部数据，虚部移位寄存器在对原本存入的虚部数据进行依次移位处理后，将提取的虚部数据存入到虚部移位寄存器中。虚部运算器用于对虚部寄存器中的虚部数据进行目标插值倍数的插值处理。

请结合参阅图4，本实施例中，实部运算器或虚部运算器分别包括加法器和多个乘法器，各乘法器具有相应的插值系数。

针对实部运算器或虚部运算器，其中包括的各个乘法器用于将对应的第二滤波数据与插值系数进行相乘得到乘积，加法器用于将多个乘法器的乘积进行累加得到累加结果，作为插值后的结果。

详细地，针对实部运算器，实部运算器包括的各个乘法器用于将对应的实部数据与插值系数进行相乘，加法器用于将基于实部数据得到的乘积进行累加。

针对虚部运算器，虚部运算器包括的各个乘法器用于将对应的虚部数据与插值系数进行相乘，加法器用于将基于虚部数据得到的乘积进行累加。

本实施例中，在实际实施时，累加器31可量化为M位，M由带宽的最小调整步进和目标采样率计算得到，例如，可利用带宽的最小调整步进step和目标采样率fs按以下公式进行计算：log2(fs/(4×step))，M的取值可大于或等于该计算公式的计算结果。

在此基础上，累加器31的累加步进为符号数据的信号带宽、目标采样率和M按以下公式计算得到的结果的整数部分：

其中，inc为累加步进，f为带宽信号，fs为目标采样率。

实施时，各个插值系数，例如上述的L0-L3，均可量化为N位的整数，N的取值决定插值性能，在经过多次仿真实验表明，N取值为16时，量化误差对插值性能的影响基本可忽略。可将累加器31输出的uk值的高位部分作为系数存储器的地址值，该地址对应的内容为插值系数。uk值高位部分的位数需根据存储空间的大小和插值性能综合评估。经仿真发现，存储的插值系数大于1024时，存储深度的增加对插值性能的影响基本可忽略。存储的插值系数个数取1024时，插值系数消耗的存储资源总共为：4*N*1024(bit)。

相应地，在实施例时，在预先计算插值系数时，若采用拉格朗日插值多项式，则实现时使用的各个插值系数为：

此外，在预先计算插值系数时，若采用B样条插值函数，则实现时使用的各个插值系数为：

实施时，在目标采样时钟作用下，累加器31累加一次，同时根据滑动窗33中当前4个插值基点取值和累加器31残余值对应的差值系数L0-L3的取值，计算得到该插值位置的插值结果。当累加器31取值大于2^M时，则累加溢出，滑动窗33缓存中读取一个基点数据，同时移位寄存器依次移位后存入移位寄存器。

本实施例中，基于上述的滤波装置，当目标采样率为120MHz时，可实现信号带宽为100KHz~30MHz，带宽调整步进为1Hz的调制滤波。实现时插值系数量化为16位，插值系数存储个数为1024个。通过调制滤波后，经DAC器件转换为模拟发射信号，再经上变频器变频到L波段输出。经过试验可得，输出信号带外杂散抑制度大于60dBc。

本实施例所提供的调制滤波装置，包括成型滤波器10、半带滤波器20和插值滤波器30，各个滤波器之间相互独立、无依赖关系，降低了设计调试的复杂度和故障概率。整体上，其实现结构简单、复杂度低，易于FPGA（现场可编程门阵列）实现。并且，消耗资源少，可在低成本FPGA上实现，利于低成本调制设备的量产。

该调制滤波装置可实现较宽范围带宽信号的调制滤波，输出信号的带宽连续可调，便于节约频率带宽资源。基于该调制滤波装置调制滤波后，信号的带内平坦度、带外抑制度等指标均可满足如卫星通信领域的调制信号入网测试要求。

请参阅图5，本申请实施例还提供一种带宽连续可调的调制滤波方法，该调制滤波方法可应用于上述调制滤波装置。该调制滤波方法可包括以下步骤：

步骤S101，成型滤波器10将输入的符号数据进行成型滤波，并以第一固定插值倍数进行插值处理，得到第一滤波数据。

步骤S102，半带滤波器20对第一滤波数据以第二固定插值倍数进行插值处理以及镜频抑制处理，得到第二滤波数据。

步骤S103，滑动窗33对第二滤波数据进行缓存。

步骤S104，累加器31按设置的累加步进进行累加运算，并在累加溢出时，从滑动窗33中提取第二滤波数据。

步骤S105，插值器32对提取的第二滤波数据进行目标插值倍数的插值处理，以得到插值后的结果。

本实施例所提供的调制滤波方法，基于调制滤波装置实现，其所依赖的装置结构简单，并且实现方式复杂度低。结合成型滤波器10和半带滤波器20两者的固定倍数的插值处理，可得到更好的信号带外抑制和带内纹波性能，可满足如卫星通信领域的调制信号入网测试要求。基于该调制滤波方法，可实现较宽范围带宽信号的调制滤波，输出信号的带宽可连续可调，便于节约频谱带宽资源。

在此基础上，本实施例中，滑动窗33包括缓存器和移位寄存器，移位寄存器中预先存入有多个第二滤波数据。在上述累加器31累加溢出从滑动窗33中提取第二滤波数据的步骤中，可通过以下方式实现：

累加器31按设置的累加步进进行累加运算，每当累加溢出时，从缓存器中读取一个第二滤波数据写入到移位寄存器，移位寄存器在进行数据写入时，将原本存有的多个第二滤波数据进行依次移动后，将待写入的第二滤波数据进行写入，累加器31将移位寄存器中当前存有的第二滤波数据进行提取。

在本实施例中，插值器32包括运算器和系数存储器，系数存储器中存储有多个插值系数，以及不同插值系数和不同待插值位置之间的映射关系。

多个插值系数为多组，各组插值系数分别与各乘法器对应，各组插值系数中包含多个插值系数。

针对各组插值系数，该组插值系数中的多个插值系数为基于预设的多个不同的待插值位置并按该组对应的计算公式进行计算得到。计算公式为拉格朗日插值多项式或B样条插值函数，或者是其他插值函数。

累加器31在目标采样时钟作用下进行累加运算，根据累加结果确定待插值位置，并根据上述映射关系获得与待插值位置对应的插值系数。运算器可根据确定出的插值系数对从滑动窗33中提取第二滤波数据进行运算处理，得到插值后的结果。

具体地，运算器可根据插值系数对移位寄存器中当前存有的第二滤波数据进行运算处理，得到插值后的结果。

运算器包括实部运算器和虚部运算器，滑动窗33包括实部滑动窗和虚部滑动窗。

实部滑动窗可对第二滤波数据的实部数据进行缓存，实部运算器可对实部滑动窗内的实部数据进行目标插值倍数的插值处理，以得到插值后的实部插值结果。

虚部滑动窗可对第二滤波数据的虚部数据进行缓存，虚部运算器可对虚部滑动窗内的虚部数据进行目标插值倍数的插值处理，以得到插值后的虚部插值结果。

其中，实部运算器和虚部运算器分别包括加法器和多个乘法器，各乘法器具有相应的插值系数。

各个乘法器可将对应的第二滤波数据与插值系数进行相乘得到乘积，加法器可将多个乘法器的乘积进行累加得到累加结果，作为插值后的结果。

本实施例所提供的调制滤波方法基于上述任一实现方式中的调制滤波装置实现，具有与上述调制滤波装置相同、相应或相似的技术特征，能够达到相同、相应或相似的技术效果。对于调制滤波方法的未详尽之处，可参见上述实施例中对于调制滤波装置的相关描述，本实施例在此不作赘述。

综上，本申请实施例提供的带宽连续可调的调制滤波装置和方法，首先通过成型滤波器10对输入的符号数据进行成型滤波，并以第一固定插值倍数进行插值处理得到第一滤波数据，再通过半带滤波器20对第一滤波数据以第二固定插值倍数进行插值处理以及镜频抑制处理，得到第二滤波数据，滑动窗33对第二滤波数据进行缓存，在累加器31按设置的累加步进进行累加运算并累加溢出时，从滑动窗33中提取第二滤波数据，最后插值器32对提取的第二滤波数据进行目标插值倍数的插值处理，得到插值后的结果。该方案实现结构简单、复杂度低，器件之间相互独立、无依赖关系，信号的带内平坦度和带外抑制度等指标可满足应用需求。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种带宽连续可调的调制滤波装置，其特征在于，包括成型滤波器、半带滤波器和插值滤波器，所述插值滤波器包括累加器、插值器和滑动窗；

所述半带滤波器的输入端与所述成型滤波器的输出端连接，所述半带滤波器的输出端与所述滑动窗连接，所述累加器分别与所述插值器和所述滑动窗连接；

所述成型滤波器用于将输入的符号数据进行成型滤波，并以第一固定插值倍数进行插值处理，得到第一滤波数据；

所述半带滤波器用于对所述第一滤波数据以第二固定插值倍数进行插值处理以及镜频抑制处理，得到第二滤波数据；

所述滑动窗用于对所述第二滤波数据进行缓存；

所述累加器用于按设置的累加步进进行累加运算，并在累加溢出时，从所述滑动窗中提取第二滤波数据；

所述插值器用于对提取的第二滤波数据进行目标插值倍数的插值处理，以得到插值后的结果。

2.根据权利要求1所述的带宽连续可调的调制滤波装置，其特征在于，所述滑动窗包括缓存器和移位寄存器，所述移位寄存器中预先存入有多个第二滤波数据；

所述缓存器用于将从所述半带滤波器接收到的第二滤波数据进行缓存；

所述累加器用于每当累加溢出时，则从所述缓存器中读取一个第二滤波数据写入到所述移位寄存器；

所述移位寄存器用于在进行数据写入时，将原本存有的多个第二滤波数据进行依次移动后，将待写入的第二滤波数据进行写入。

3.根据权利要求1所述的带宽连续可调的调制滤波装置，其特征在于，所述插值器包括运算器和系数存储器，所述系数存储器中存储有多个插值系数，以及不同插值系数和不同待插值位置之间的映射关系；

所述累加器用于在目标采样时钟作用下进行累加运算，根据累加结果确定待插值位置，并根据所述映射关系获得与所述待插值位置对应的插值系数；

所述运算器用于根据确定出的插值系数对从所述滑动窗中提取的第二滤波数据进行运算处理，得到插值后的结果。

4.根据权利要求3所述的带宽连续可调的调制滤波装置，其特征在于，所述运算器包括实部运算器和虚部运算器，所述滑动窗包括实部滑动窗和虚部滑动窗；

所述实部滑动窗用于对所述第二滤波数据的实部数据进行缓存，所述实部运算器用于对所述实部滑动窗内的实部数据进行目标插值倍数的插值处理，以得到插值后的实部插值结果；

所述虚部滑动窗用于对所述第二滤波数据的虚部数据进行缓存，所述虚部运算器用于对所述虚部滑动窗内的虚部数据进行目标插值倍数的插值处理，以得到插值后的虚部插值结果。

5.根据权利要求4所述的带宽连续可调的调制滤波装置，其特征在于，所述实部运算器和虚部运算器分别包括加法器和多个乘法器，各所述乘法器具有相应的插值系数；

各所述乘法器用于将对应的第二滤波数据与插值系数进行相乘得到乘积；

所述加法器用于将多个乘法器的乘积进行累加得到累加结果，作为插值后的结果。

6.根据权利要求5所述的带宽连续可调的调制滤波装置，其特征在于，所述多个插值系数为多组，各组插值系数分别与各所述乘法器对应，各组插值系数中包含多个插值系数；

针对各组插值系数，该组插值系数中的多个插值系数为基于预设的多个不同的待插值位置并按该组对应的计算公式进行计算得到。

7.根据权利要求6所述的带宽连续可调的调制滤波装置，其特征在于，所述计算公式为拉格朗日插值多项式或B样条插值函数。

8.根据权利要求1所述的带宽连续可调的调制滤波装置，其特征在于，所述累加器量化为M位，M由带宽的最小调整步进和目标采样率计算得到；

所述累加器的累加步进为所述符号数据的信号带宽、目标采样率和M并按以下公式计算得到的结果的整数部分：

其中，inc为累加步进，f为带宽信号，fs为目标采样率，a为成型滤波器的插值倍数，b为半带滤波器的插值倍数。

9.一种带宽连续可调的调制滤波方法，其特征在于，应用于权利要求1-8任意一项所述的带宽连续可调的调制滤波装置，所述方法包括：

成型滤波器将输入的符号数据进行成型滤波，并以第一固定插值倍数进行插值处理，得到第一滤波数据；

半带滤波器对所述第一滤波数据以第二固定插值倍数进行插值处理以及镜频抑制处理，得到第二滤波数据；

滑动窗对所述第二滤波数据进行缓存；

累加器按设置的累加步进进行累加运算，并在累加溢出时，从所述滑动窗中提取第二滤波数据；

插值器对提取的第二滤波数据进行目标插值倍数的插值处理，以得到插值后的结果。

10.根据权利要求9所述的带宽连续可调的调制滤波方法，其特征在于，所述滑动窗包括缓存器和移位寄存器，所述移位寄存器中预先存入有多个第二滤波数据；

所述累加器按设置的累加步进进行累加运算，并在累加溢出时，从所述滑动窗中提取第二滤波数据的步骤，包括：

所述累加器按设置的累加步进进行累加运算，每当累加溢出时，从所述缓存器中读取一个第二滤波数据写入到所述移位寄存器；

所述移位寄存器在进行数据写入时，将原本存有的多个第二滤波数据进行依次移动后，将待写入的第二滤波数据进行写入；

所述累加器将所述移位寄存器中当前存有的第二滤波数据进行提取。

Images