CN110635780A - 一种基于fpga的变速率基带脉冲成形滤波器实现方法及滤波器 - Google Patents
一种基于fpga的变速率基带脉冲成形滤波器实现方法及滤波器 Download PDFInfo
- Publication number
- CN110635780A CN110635780A CN201910815124.8A CN201910815124A CN110635780A CN 110635780 A CN110635780 A CN 110635780A CN 201910815124 A CN201910815124 A CN 201910815124A CN 110635780 A CN110635780 A CN 110635780A
- Authority
- CN
- China
- Prior art keywords
- data
- processing
- intermediate data
- baseband pulse
- filtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000012545 processing Methods 0.000 claims abstract description 90
- 238000001914 filtration Methods 0.000 claims abstract description 65
- 238000005070 sampling Methods 0.000 claims abstract description 54
- 238000009825 accumulation Methods 0.000 claims description 20
- 230000003111 delayed effect Effects 0.000 claims description 10
- 230000001131 transforming effect Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 abstract description 4
- 238000007796 conventional method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
- H04L25/03254—Operation with other circuitry for removing intersymbol interference
- H04L25/03261—Operation with other circuitry for removing intersymbol interference with impulse-response shortening filters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本申请提供的一种基于FPGA的变速率基带脉冲成形滤波器实现方法及滤波器，该方法包括：对待成形基带脉冲数据进行降采样处理，得到降采样数据；根据所述降采样数据进行成形滤波处理，得到低速滤波的中间数据；对所述中间数据进行上采样处理，得到高速滤波的成形基带脉冲数据。本申请易于FPGA实现，相对常规方法既降低了实现复杂度，解决常规变速率脉冲成形滤波器实现方法中存在硬件资源消耗大和无法适应数据速率连续变化的问题。
Description
技术领域
本发明涉及数字滤波器技术领域，更具体的，涉及一种基于FPGA的变速率基带脉冲成形滤波器实现方法及滤波器。
背景技术
随着航天技术快速发展，数字信号处理技术中不断有新的调制解调体制被研究和发展，成形滤波器广泛应用于各种信号源模拟体制中。作为全数字调制系统中关键模块之一，一方面它可以减小码间串扰，降低通信误码率；另一方面它可以限制频谱带宽，节省频率资源，它的高效运算及实现对降低整个系统运算量有着非常重要的意义。数字成形滤波器的实现方法通常有插值滤波法和查表滤波法。插值滤波器法内插倍数只是2的指数幂次，无法对连续变化的符号进行滤波，并且使用滤波器组算法复杂，对硬件实现提出很高的要求；查找表法保存的数据是成形滤波器的脉冲响应的采样值，通过查表后输出，然后再根据输入的数据序列进行简单的求补运算，如果输入数据序列的差值比变化范围比较大的时候，存储系数的存储单元将指数倍的增加，增加硬件实现资源的压力。同时一些先进的滤波算法受制于实现复杂度高和系统资源消耗大等因素，同样受到应用上的限制。
发明内容
为了解决上述问题，本申请提供一种基于FPGA的变速率基带脉冲成形滤波器实现方法，包括：
对待成形基带脉冲数据进行降采样处理，得到降采样数据；
根据所述降采样数据进行成形滤波处理，得到低速滤波的中间数据；
对所述中间数据进行上采样处理，得到高速滤波的成形基带脉冲数据。
在某些实施例中，所述对待成形基带脉冲数据进行降采样处理，得到降采样数据，包括：
根据预设的抽样脉冲标志，对所述待成形基带脉冲数据进行降采样处理。
在某些实施例中，还包括：
将所述降采样数据中每个数据位的第一个采样点按照设定规则进行变换，生成大小为两个比特位的二进制字符串；
所述根据所述降采样数据进行成形滤波处理，得到低速滤波的中间数据，包括：
对所述二进制字符串进行成形滤波处理，得到低速滤波的中间数据。
在某些实施例中，所述对所述二进制字符串进行成形滤波处理，得到低速滤波的中间数据，包括：
根据滤波器系数地址产生器输出的地址查找滤波器系数；
将所有所述二进制字符串输入至多个移位寄存器中进行分组处理；
对分组处理后的数据进行相乘累加处理，得到相乘累加结果；
对所述相乘累加结果进行延迟相加处理，得到所述低速滤波的中间数据。
在某些实施例中，所述对所述中间数据进行上采样处理，得到高速滤波的成形基带脉冲数据，包括：
对所述中间数据进行延时处理得到延时中间数据；
统计所述延时中间数据和所述中间数据之间的工作时钟个数，得到内插点数；
将所述中间数据和内插点数通过线性内插法得到所述成形基带脉冲数据。
本申请还提供一种基于FPGA的变速率基带脉冲成形滤波器，包括：
降采样模块，对待成形基带脉冲数据进行降采样处理，得到降采样数据；
成形滤波处理模块，根据所述降采样数据进行成形滤波处理，得到低速滤波的中间数据；
上采样模块，对所述中间数据进行上采样处理，得到高速滤波的成形基带脉冲数据。
在某些实施例中，所述降采样模块根据预设的抽样脉冲标志，对所述待成形基带脉冲数据进行降采样处理。
在某些实施例中，还包括：
二进制字符串生成模块，将所述降采样数据中每个数据位的第一个采样点按照设定规则进行变换，生成大小为两个比特位的二进制字符串；
所述成形滤波处理模块对所述二进制字符串进行成形滤波处理，得到低速滤波的中间数据。
在某些实施例中，所述成形滤波处理模块包括：
滤波器系数输出单元，根据滤波器系数地址产生器输出的地址查找滤波器系数；
移位寄存器数据分组处理单元，分组处理将所有所述二进制字符串输入至多个移位寄存器中进行分组处理；
相乘累加处理单元，对分组处理后的数据进行相乘累加处理，得到相乘累加结果；
延时相加处理单元，对所述相乘累加结果进行延迟相加处理，得到所述低速滤波的中间数据。
在某些实施例中，所述上采样模块包括：
延时低速滤波结果处理单元，对所述中间数据进行延时处理得到延时中间数据；
内插点数计算单元，统计所述延时中间数据和所述中间数据之间的工作时钟个数，得到内插点数；
线性内插处理单元，将所述中间数据和内插点数通过线性内插法得到所述成形基带脉冲数据。
本发明具有如下有益效果：
本发明提供的一种基于FPGA的变速率基带脉冲成形滤波器实现方法及滤波器，易于FPGA实现，相对常规方法既降低了实现复杂度，解决常规变速率脉冲成形滤波器实现方法中存在硬件资源消耗大和无法适应数据速率连续变化的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请中一种基于FPGA的变速率基带脉冲成形滤波器实现方法的流程示意图。
图2示出了本申请中一种基于FPGA的变速率基带脉冲成形滤波器结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1示出了本申请提供的一种基于FPGA的变速率基带脉冲成形滤波器实现方法流程示意图，具体包括：
S1：对待成形基带脉冲数据进行降采样处理，得到降采样数据；
S2：根据所述降采样数据进行成形滤波处理，得到低速滤波的中间数据；
S3：对所述中间数据进行上采样处理，得到高速滤波的成形基带脉冲数据。
本发明提供的一种基于FPGA的变速率基带脉冲成形滤波器实现方法，该方法易于FPGA实现，相对常规方法既降低了实现复杂度，解决常规变速率脉冲成形滤波器实现方法中存在硬件资源消耗大和无法适应数据速率连续变化的问题。
在一些实施例中，步骤S1具体包括：
根据预设的抽样脉冲标志，对所述待成形基带脉冲数据进行降采样处理。
此外，上述方法还包括：
将所述降采样数据中每个数据位的第一个采样点按照设定规则进行变换，生成大小为两个比特位的二进制字符串。
在具体实施时，数据小数相位高3bits一路经过延时处理，一路未经延时处理，进而产生抽样脉冲标志；根据预设的抽样脉冲标志对待成形基带脉冲数据进行降采样处理，每个数据符号采8个点；处理后的数据进行数据转换生成大小为两个比特位的二进制字符串，每个数据位的第一个采样点根据待成形数据判断，如果是‘1’，变换后数据为“01”，如果是‘0’，变换后为“11”；其余采样点数据都为“00”。
该实施例中，步骤S2具体包括：对所述二进制字符串进行成形滤波处理，得到低速滤波的中间数据。
在一些实施例中，步骤S2包括：
S21：根据滤波器系数地址产生器输出的地址查找滤波器系数；
S22：将所有所述二进制字符串输入至多个移位寄存器中进行分组处理；
S23：对分组处理后的数据进行相乘累加处理，得到相乘累加结果；
S24：对所述相乘累加结果进行延迟相加处理，得到所述低速滤波的中间数据。
在具体实施时，成形滤波器的系数为49阶，根据滤波器系数地址产生器输出的地址查找滤波器系数，输出滤波器系数；滤波器系数经过滤波器系数分组处理，将49阶的滤波器分为6个8阶的子滤波器和一个滤波系数；由第一步产生的变换后数据进入移位寄存器，将移位寄存器中的数据进行分组处理；分组处理后的数据经过相乘累加处理实现滤波过程中的相乘累加过程，滤波器输入的数据是2bits，只需通过选择即可完成相乘运算；将相乘累加后的结果进行延迟相加处理，得到低速的滤波结果。
此外，在一些实施例中，步骤S3具体包括：
S31：对所述中间数据进行延时处理得到延时中间数据；
S32：统计所述延时中间数据和所述中间数据之间的工作时钟个数，得到内插点数；
S33：将所述中间数据和内插点数通过线性内插法得到所述成形基带脉冲数据。
具体实施时，将低速滤波的中间数据进行延时处理得到延时中间数据，与未延时中间数据进行内插点数计算，统计两次滤波的中间数据之间的工作时钟个数，作为内插的点数；将未延时低速滤波中间数据和内插频率字通过线性内插的方法得到最终的高速滤波结果。
图2示出了本申请实施例中变速率基带脉冲成形滤波器结构示意图，基于相同的发明构思，变速率基带脉冲成形滤波器包括：降采样模块1，对待成形基带脉冲数据进行降采样处理，得到降采样数据；成形滤波处理模块2，根据所述降采样数据进行成形滤波处理，得到低速滤波的中间数据；上采样模块3，对所述中间数据进行上采样处理，得到高速滤波的成形基带脉冲数据。
基于相同的发明构思，所述降采样模块根据预设的抽样脉冲标志，对所述待成形基带脉冲数据进行降采样处理。
基于相同的发明构思，还包括：二进制字符串生成模块，将所述降采样数据中每个数据位的第一个采样点按照设定规则进行变换，生成大小为两个比特位的二进制字符串；所述成形滤波处理模块对所述二进制字符串进行成形滤波处理，得到低速滤波的中间数据。
基于相同的发明构思，所述成形滤波处理模块包括：滤波器系数输出单元，根据滤波器系数地址产生器输出的地址查找滤波器系数；移位寄存器数据分组处理单元，分组处理将所有所述二进制字符串输入至多个移位寄存器中进行分组处理；相乘累加处理单元，对分组处理后的数据进行相乘累加处理，得到相乘累加结果；延时相加处理单元，对所述相乘累加结果进行延迟相加处理，得到所述低速滤波的中间数据。
基于相同的发明构思，所述上采样模块包括：延时低速滤波结果处理单元，对所述中间数据进行延时处理得到延时中间数据；内插点数计算单元，统计所述延时中间数据和所述中间数据之间的工作时钟个数，得到内插点数；线性内插处理单元，将所述中间数据和内插点数通过线性内插法得到所述成形基带脉冲数据。
本发明提供的一种基于FPGA的变速率基带脉冲成形滤波器，易于FPGA实现，相对常规方法既降低了实现复杂度，解决常规变速率脉冲成形滤波器实现方法中存在硬件资源消耗大和无法适应数据速率连续变化的问题。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种基于FPGA的变速率基带脉冲成形滤波器实现方法，其特征在于，包括：
对待成形基带脉冲数据进行降采样处理，得到降采样数据；
根据所述降采样数据进行成形滤波处理，得到低速滤波的中间数据；
对所述中间数据进行上采样处理，得到高速滤波的成形基带脉冲数据。
2.根据权利要求1所述的变速率基带脉冲成形滤波器实现方法，其特征在于，所述对待成形基带脉冲数据进行降采样处理，得到降采样数据，包括：
根据预设的抽样脉冲标志，对所述待成形基带脉冲数据进行降采样处理。
3.根据权利要求2所述的变速率基带脉冲成形滤波器实现方法，其特征在于，还包括：
将所述降采样数据中每个数据位的第一个采样点按照设定规则进行变换，生成大小为两个比特位的二进制字符串；
所述根据所述降采样数据进行成形滤波处理，得到低速滤波的中间数据，包括：
对所述二进制字符串进行成形滤波处理，得到低速滤波的中间数据。
4.根据权利要求3所述的变速率基带脉冲成形滤波器实现方法，其特征在于，所述对所述二进制字符串进行成形滤波处理，得到低速滤波的中间数据，包括：
根据滤波器系数地址产生器输出的地址查找滤波器系数；
将所有所述二进制字符串输入至多个移位寄存器中进行分组处理；
对分组处理后的数据进行相乘累加处理，得到相乘累加结果；
对所述相乘累加结果进行延迟相加处理，得到所述低速滤波的中间数据。
5.根据权利要求3所述的变速率基带脉冲成形滤波器实现方法，其特征在于，所述对所述中间数据进行上采样处理，得到高速滤波的成形基带脉冲数据，包括：
对所述中间数据进行延时处理得到延时中间数据；
统计所述延时中间数据和所述中间数据之间的工作时钟个数，得到内插点数；
将所述中间数据和内插点数通过线性内插法得到所述成形基带脉冲数据。
6.一种基于FPGA的变速率基带脉冲成形滤波器，其特征在于，包括：
降采样模块，对待成形基带脉冲数据进行降采样处理，得到降采样数据；
成形滤波处理模块，根据所述降采样数据进行成形滤波处理，得到低速滤波的中间数据；
上采样模块，对所述中间数据进行上采样处理，得到高速滤波的成形基带脉冲数据。
7.根据权利要求6所述的变速率基带脉冲成形滤波器，其特征在于，所述降采样模块根据预设的抽样脉冲标志，对所述待成形基带脉冲数据进行降采样处理。
8.根据权利要求7所述的变速率基带脉冲成形滤波器，其特征在于，还包括：
二进制字符串生成模块，将所述降采样数据中每个数据位的第一个采样点按照设定规则进行变换，生成大小为两个比特位的二进制字符串；
所述成形滤波处理模块对所述二进制字符串进行成形滤波处理，得到低速滤波的中间数据。
9.根据权利要求8所述的变速率基带脉冲成形滤波器，其特征在于，所述成形滤波处理模块包括：
滤波器系数输出单元，根据滤波器系数地址产生器输出的地址查找滤波器系数；
移位寄存器数据分组处理单元，分组处理将所有所述二进制字符串输入至多个移位寄存器中进行分组处理；
相乘累加处理单元，对分组处理后的数据进行相乘累加处理，得到相乘累加结果；
延时相加处理单元，对所述相乘累加结果进行延迟相加处理，得到所述低速滤波的中间数据。
10.根据权利要求8所述的变速率基带脉冲成形滤波器，其特征在于，所述上采样模块包括：
延时低速滤波结果处理单元，对所述中间数据进行延时处理得到延时中间数据；
内插点数计算单元，统计所述延时中间数据和所述中间数据之间的工作时钟个数，得到内插点数；
线性内插处理单元，将所述中间数据和内插点数通过线性内插法得到所述成形基带脉冲数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910815124.8A CN110635780A (zh) | 2019-08-30 | 2019-08-30 | 一种基于fpga的变速率基带脉冲成形滤波器实现方法及滤波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910815124.8A CN110635780A (zh) | 2019-08-30 | 2019-08-30 | 一种基于fpga的变速率基带脉冲成形滤波器实现方法及滤波器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110635780A true CN110635780A (zh) | 2019-12-31 |
Family
ID=68969692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910815124.8A Pending CN110635780A (zh) | 2019-08-30 | 2019-08-30 | 一种基于fpga的变速率基带脉冲成形滤波器实现方法及滤波器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110635780A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112039494A (zh) * | 2020-08-13 | 2020-12-04 | 北京电子工程总体研究所 | 一种克服方位角过零的低通滤波方法、装置、设备和介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891662A (zh) * | 2011-07-22 | 2013-01-23 | 中兴通讯股份有限公司 | 一种通用的速率下变换、上变换装置及方法 |
| CN104539262A (zh) * | 2014-12-08 | 2015-04-22 | 北京遥测技术研究所 | 一种连续可变速率的数字成型滤波处理方法 |
| US20160277007A1 (en) * | 2015-03-20 | 2016-09-22 | Texas Instruments Incorporated | Systems and Methods of Variable Fractional Rate Digital Resampling |
-
2019
- 2019-08-30 CN CN201910815124.8A patent/CN110635780A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891662A (zh) * | 2011-07-22 | 2013-01-23 | 中兴通讯股份有限公司 | 一种通用的速率下变换、上变换装置及方法 |
| CN104539262A (zh) * | 2014-12-08 | 2015-04-22 | 北京遥测技术研究所 | 一种连续可变速率的数字成型滤波处理方法 |
| US20160277007A1 (en) * | 2015-03-20 | 2016-09-22 | Texas Instruments Incorporated | Systems and Methods of Variable Fractional Rate Digital Resampling |
Non-Patent Citations (1)
| Title |
|---|
| 盛德卫等: "变速率基带脉冲成形滤波技术", 《现代防御技术》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112039494A (zh) * | 2020-08-13 | 2020-12-04 | 北京电子工程总体研究所 | 一种克服方位角过零的低通滤波方法、装置、设备和介质 |
| CN112039494B (zh) * | 2020-08-13 | 2023-10-20 | 北京电子工程总体研究所 | 一种克服方位角过零的低通滤波方法、装置、设备和介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105450310B (zh) | 可变符号速率的gmsk信号发生器 | |
| CN100574098C (zh) | 基于可编程逻辑器件的插值cic滤波器及实现方法 | |
| CN101282322A (zh) | 一种应用于无线中程传感网物理层的内插数字滤波器装置 | |
| CN104393854A (zh) | 基于fpga的时分复用级联积分梳状抽取滤波器及其实现方法 | |
| CN101877577A (zh) | 有限冲激响应滤波器的实现方法和有限冲激响应滤波器 | |
| US10050607B2 (en) | Polyphase decimation FIR filters and methods | |
| CN110635780A (zh) | 一种基于fpga的变速率基带脉冲成形滤波器实现方法及滤波器 | |
| CN114124034A (zh) | 一种基于fpga的高速并行插值滤波器设计 | |
| Balaji et al. | Design of FIR filter with Fast Adders and Fast Multipliers using RNS Algorithm | |
| CN204316468U (zh) | 一种多路数字滤波器 | |
| Li et al. | The design of FIR filter based on improved DA and implementation to high-speed ground penetrating radar system | |
| CN109921764A (zh) | 4倍内插积分梳状cic滤波器高速并行算法 | |
| Guo-Wei et al. | The implementation of FIR low-pass filter based on FPGA and DA | |
| CN108631752B (zh) | 成形滤波器及其成形方法 | |
| CN110620566A (zh) | 基于随机计算与余数系统相结合的fir滤波系统 | |
| Ye et al. | A low cost and high speed CSD-based symmetric transpose block FIR implementation | |
| CN105634439A (zh) | 一种异步成形滤波器设计方法 | |
| CN111431507B (zh) | 以半周期简谐波函数构造包络线的自适应信号分解、滤波方法 | |
| CN115438790A (zh) | 量子态信息处理系统、量子测控系统、量子计算机 | |
| Raj et al. | A paradigm of distributed arithmetic (DA) approaches for digital FIR filter | |
| CN110247642A (zh) | 一种fir滤波方法及滤波器 | |
| CN112804174B (zh) | 可变码率和调制指数的gfsk数字调制装置 | |
| CN116781041B (zh) | 一种具有高资源利用率的多速率变换滤波器 | |
| CN113872566B (zh) | 带宽连续可调的调制滤波装置和方法 | |
| CN115766359B (zh) | 一种超宽带msk调制方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191231 |