CN101207372B - 一种可实现固定小数采样率转换的方法及其装置 - Google Patents

Abstract

本发明公开了一种可实现小数采样率转换的方法及其装置，应用于数据采样转换领域；所述方法包括步骤：通过整数倍插值滤波器，对输入信号进行整数倍插值和滤波处理，并输出整数倍信号至小数采样率转换器；小数采样率转换器对接收到的小数音视频信号进行小数采样率转换，并输出小数转换音视频信号至整数倍抽取滤波器；整数倍抽取滤波器对接收到的整数倍转换音视频信号进行整数倍抽取和滤波后，获得变换后的样本率，实现输出信号与输入信号比率的小数采样率转换。采用本发明的技术方案，当小数采样率变换的插值倍数I或抽取整数D比较大时，提高了输出信号的噪声率，从而满足了输出信号的噪声率性能。

Description

一种可实现固定小数采样率转换的方法及其装置

技术领域

本发明涉及数据采样转换，尤其涉及一种可实现固定小数采样率转换的方法及其装置。 

背景技术

多媒体终端在接收或发送音视频数字信号时，常常需要对音视频数字信号进行小数采样率转换处理；另外一个应用多模数字移动通信设备中由于各模式的符号率不是整数倍的关系，所以也需要进行小数采样率转换。目前常用的小数采样率转换方法的实现过程是：设置输出采样率同输入采样率的比为I/D，其中I和D是互质的自然数。请参阅附图1，一般的实现方法包括如下步骤： 

101、对输入数据数据进行I倍的内插，将输入数据率数据由f_m变为If_m； 

102、对输入数据数据进行低通滤波LPF； 

103、对低通滤波后的数据进行D倍的抽取采样，得到的输出数据率为f_out＝f_mI/D，这样就完成了I/D的采样率转换。 

其中，低通滤波器的作用是抑制插值和抽取过程中生成的镜像信号和混叠信号，低通滤波器的归一化带宽为1/max(I，D)，一般使用FIR(Finite ImpulseResponse，有限冲激响应)滤波器来实现。 

然而，当I或D的值比较大时，则存在两方面的难度： 

一方面，为了得到一定的镜像和混叠抑制能力，FIR滤波器的阶数会非常高，导致采样变换实现困难； 

另外一方面，中间数据速率If_i可能会很高，也会导致采样变换不可实现。 

所以当I或D的值比较大时，必须采取高效的方法来实现小数采样率变换。 

为了解决上述问题，现有高效的解决方案是： 

第一种，采用时变滤波器来实现小数采样变换方法，其设计原理是：低通滤波时，插值过程中插入的I-1个0不参与滤波运算，而抽取采样时，也无需对这D-1个输出进行滤波。这样，处理过程中所获得的数据率就是输入和输出采样率中最大的； 

然而，这种方法对于I和D的值都较小时有效，但是当I或D的值比较大时，而且信号的SNR(Signal to Noise Ratio，噪声率)要求较高时，需要存储大量的滤波器系数，系统硬件也就难于实现； 

第二种，采用插值近似的方法，如线性插值以及多项式插值等方法；美国专利说明书US5907295公开了一种采用FIR低通滤波和线性插值两级来实现采样率转换的方法，可以降低FIR的阶数；但是，由于线性插值对镜像和混叠分量的抑制有限，所以其SNR性能有限；美国专利说明书US6061704公开了一种采用3次样条插值方法的采样率转换方法，其主要缺点是：当输入信号的过采样率较低时，由于样条插值方法对镜像和混叠分量的抑制有限，影响信号的SNR。 

因此，现有技术有待于完善和发展。 

发明内容

本发明所要解决的问题在于提供一种可实现固定小数采样率转换的方法及其装置，该方法及其装置可以在当小数采样率变换的插值倍数I或者抽取倍数D比较大时，提高输出信号的噪声率。 

为了解决上述技术问题，本发明装置包括： 

整数倍插值滤波器，用于接收输入信号，并且对该输入信号进行整数倍插值处理后输出整数倍信号； 

小数采样率转换器，与所述整数倍插值滤波器连接，用于接收所述整数倍信号，并对该整数倍信号进行小数采样率转换处理后输出小数转换信号； 

整数倍抽取滤波器，与所述小数采样率转换器连接，用于接收所述小数转换信号，并对该小数转换信号进行整数倍抽取，获得输出样本率，实现输出信号与输入信号比率的小数采样率转换。 

所述装置，其中，所述小数采样率转换器包括： 

信号输入单元，其信号输入端与所述整数倍插值滤波器连接，用于对输入的所述整数倍信号进行缓冲，并通过其信号输出端输出整数倍缓冲信号； 

主计算单元，其信号输入端与所述信号输入单元的信号输出端连接，用于将接收到的整数倍缓冲信号进行小数采样率转换，并通过其信号输出端输出小数转换信号； 

信号输出单元，其信号输入端与所述主计算单元的信号输出端连接，用于对接收到的小数转换信号进行缓冲，并通过其信号输出端输出小数转换缓冲信号； 

读写控制与相位生成单元，用于控制与其相连接的所述信号输入单元、主计算单元及信号输出单元。 

所述装置，其中，所述主计算单元包括时变滤波器，其信号输入端与所述信号输入单元的信号输出端连接，用于对接收到的整数倍缓冲信号进行滤波处理，并由其信号输出端输出小数滤波信号；及多项式插值FarrowStructure，其信号输入端与所述时变滤波器的信号输出端连接，用于接收所述整数倍滤波信号，并进行多项式插值处理后，由其信号输出端输出小数转换信号。 

所述装置，其中，所述M阶有限冲激响应结构包括一第一延迟线单元，受控于所述读写控制与相位生成单元，用于延迟滤波所述整数倍缓冲信号；  其中，M为自然数。 

所述装置，其中，所述M阶有限冲激响应结构包括一第一延迟线单元，受控于所述读写控制与相位生成单元，用于延迟时变滤波后的整数倍缓冲信号。 

所述装置，其中，所述多项式插值Farrow Structure包括： 

第二延迟线结构，受控于所述读写控制与相位生成单元，用于延迟输入Farrow Structure的所述整数倍缓冲信号； 

K+1阶有限冲激响应滤波结构，用于对整数倍缓冲信号进行滤波处理，并输出中间处理信号； 

K个乘加结构，用于对接收到的多个中间处理信号进行乘加运算，并输出整数倍转换信号； 

第二存储结构，用于存储时变系数，并且将所述时变系数输出至所述K个乘加结构； 

其中，K为插值多项式的阶数，且K为自然数。 

本发明还提供了一种可实现固定小数采样率转换的方法，用于提高输出信号的噪声率，该方法包括如下步骤： 

A、通过整数倍插值滤波器，对输入信号进行整数倍插值和滤波处理，并输出整数倍信号至小数采样率转换器； 

B、所述小数采样率转换器对接收到的整数倍信号进行小数采样率转换，并输出小数转换信号至整数倍抽取滤波器； 

C、所述整数倍抽取滤波器对接收到的小数转换信号进行滤波及整数倍抽取后，获得变换后的样本率，实现输出信号与输入信号比率的小数采样率转换。 

所述方法，其中，所述步骤B中，所述小数采样率转换器包括信号输入单元、主计算单元、信号输出单元及读写控制与相位生成单元； 

所述信号输入单元的信号输入端与所述整数倍插值滤波器连接，信号  输出端与所述主计算单元的信号输入端相连接； 

所述主计算单元的信号输出端与所述信号输出单元的信号输入端相连接； 

所述信号输出单元的信号输入端与所述主计算单元的信号输出端连接，其信号输出端与所述整数倍抽取滤波器的信号输入端相连接； 

读写控制与相位生成单元，用于控制与其相连接的所述信号输入单元、主计算单元及信号输出单元。 

所述方法，其中，所述步骤B中包括如下处理： 

B1、将接收到的整数倍信号写入所述信号输入单元，并且对所述整数倍信号进行缓冲处理后，输出整数倍缓冲信号； 

B2、所述主计算单元对接收到的所述整数倍缓冲信号进行滤波或插值处理后，并输出小数转换信号。 

所述方法，其中，所述主计算单元包括时变滤波器，用于对接收到的整数倍缓冲信号进行延迟滤波处理，及多项式插值Farrow Structure，用于接收所述时变滤波器输出的整数倍缓冲滤波信号，并对该整数倍缓冲滤波信号进行多项式插值处理。 

与现有技术相比，本发明技术方案通过对输入信号及输出信号进行整数倍插值滤波和整数倍抽取，提高信号的采样率，降低小数采样率转换的滤波，这样，当小数采样率变换的插值倍数I或抽取整数D比较大时，提高了输出信号的SNR，从而满足了输出信号的SNR性能。 

附图说明

图1现有采样率转换装置的结构示意图； 

图2是本发明装置小数采样率转换方框图； 

图3是本发明装置时变滤波器实现结构图； 

图4是本发明装置多项式插值Farrow Structure实现结构图； 

图5是本发明方法的实现流程图； 

图6a是本发明方法在I＞D(小数插值)时，FIFO读写控制和相位生成流程图； 

图6b是本发明方法在I＜D(小数抽取)时，FIFO读写控制和相位生成流程图。 

具体实施方式

下面结合附图，对本发明的较佳实施例作进一步详细说明。 

如图2所示，本发明提供了一种可实现小数采样率转换的装置，包括整数倍插值滤波器201、小数采样率转换器(F-SRC)202及整数倍抽取滤波器203，其中，本实施例中的整数倍取值为N，N为大于0的自然数。所述整数倍插值滤波器201接收到输入信号，并对其输出信号进行整数倍N的内插处理，提高输入样本的采样率及信号的过采样率，并输出整数倍信号，所述小数采样率变换器202对接收到的整数倍信号进行数据变换处理，并且输出小数变换信号，所述整数倍抽取滤波器203抽取并滤波所接收到的小数变换信号，获得所需的数据样本频率，即输出信号与输入信号比率。 

其中，所述小数采样率转换F-SRC 202，包括四个部分：主计算单元205，FIFO(First In First Out)读写控制和相位生成207，信号输入单元204和信号输单元出206。其中，信号输入单元204对输入的所述整数倍信号进行缓冲，并向所述主计算单元205输出整数倍缓冲信号，由所述主计算单元205对所述整数倍缓冲信号进行小数采样率转换，并向所述信号输出单元206输出小数转换信号，由所述信号输出单元206对输入的所述整数倍转换信号进行缓冲后，并向所述整数倍抽取滤波器203输出小数转换缓冲信号，且FIFO读写控制和相位单元207生成用于小数采样率变换过程中输入和输出数据的控制，以及为主计算单元205提供所需要的相位信息，输入和输出FIFO用于缓存输入和输出的样本数据；同时FIFO读写控制和相位生成单元207根据I，D的值，以及时钟信号Clock(其频率为Nf_m，INf_m/D的最大值)，得到输入FIFO的读使能信号，输出FIFO写使能信号，以及相位信息phase(m)，用于控制所述主计算单元205，信号输入单元204和信号输单元出206。 

其中，所述主计算单元205的实现结构包括时变滤波器和多项式插值Farrow Structure；时变滤波器完成高效低通滤波，多项式插值FarrowStructure完成多项式插值。 

请参阅附图3，所述时变滤波器主要由两个部分构成，一个是M阶FIR结构(这里假设时变滤波器阶数为M，M为自然数)，另外一部分是用于存储滤波器系数的M块第一存储结构(第一Memory)301；其中，M阶FIR结构包括第一延迟线单元302，受控于输入FIFO读控制信号Read_En的使能控制，用于延迟时变滤波后的整数倍缓冲信号；然而，每块第一Memory301的存储深度为I，所以第一Memory中共有I组滤波器系数，且Memory块301的地址由FIFO读写控制和相位单元207输出的相位信息phase(m)提供。 

请参阅附图4，所述多项式插值Farrow Structure包括一个第二延迟线单元401，K+1个K+1阶FIR滤波器组402，K个乘加单元403，以及用于存储时变系数的第二Memory 404，所示第二延迟线单元受输入FIFO读控制信号Read_En的使能控制，用于延迟时变滤波后的整数倍缓冲信号；K+1个滤波器系数根据插值多项式的选择而定，这里时变系数μ(m)采用查表法，用第二Memory存储I个时变系数，利用相位信息phase(m)来选择μ(m)，当然也可以采用实时计算系数μ(m)的方法，由于计算μ(m)会涉及到除法运算，所以查表法可以节省硬件资源，其中，K为自然数。 

本发明还提供了一种可实现小数采样率转换的方法，请参阅附图5，其包括如下步骤： 

310、在N倍插值滤波器上对输入信号进行整数倍插值和滤波，并输出  整数倍信号； 

320、主计算单元接收到所述整数倍信号后，对该整数倍信号进行小数采样率转换，并输出小数转换信号； 

330、N倍抽取滤波器读取所述小数转换信号，并且对所述小数转换信号进行整数倍抽取和滤波后，获得输出样本率，实现输出信号与输入信号比率的小数采样率转换； 

其中，所述主计算单元对所述整数倍信号进行小数采样率变换过程可以通过以下两种结构： 

一、时变滤波器结构 

由FIR低通滤波方法实现小数采样率转换的输入x(n)和输出y(m)的关系见下式： 

其中， 表示取整数部分，MOD(X，Y)表示Y对X取模，h(k)，k＝0，1，...MI-1为插值滤波单元中的LPF的单位脉冲响应，通过M来改变滤波器阶数；令g(n，m)＝h(nI+MOD(mD，I))，则g(n，m+kI)＝g(n，m)，所以可以用一个周期为I的时变滤波器进行I/D采样率转换。 

当I＜D(小数抽取)时，主计算单元运行在输入高速率Nf_m下，从图3中看出，输入数据以Nf_m速率进入第一延迟线单元302；而由式(1)可知，需要根据 

，即 

的整数部分来决定哪些进入滤波器延迟线的数据是有效的，当 

时，则当前进入延迟线的数据是有效的，同时延迟线上数据滤波的结果需要存到输出信号输出单元206中，这个有效的信号就是FIFO读写控制和相位单元207提供的Write_En信号。 

另外一个需要计算的是延迟线数据有效时对应的MOD(mD，I)，即对mD  对I取模，根据这个模值得到应该使用的一组滤波器系数g(n，m)＝h(nI+MOD(mD，I))，这个模值就是F-SRC中的相位值phase(m)； 

当I＞D(小数插值)时，主计算单元运行在输出高速率INf_m/D下。根据式(1)，如果 

则需要从输入FIFO 204中读取一个数据，并更新延迟线上的数据，即Read_En有效；否则Read_En无效，延迟线上的数据保持。同时需要计算MOD(mD，I)，用于选择一组滤波器系数。 

第二、多项式插值Farrow Structure 

多项式插值的方法有比较高效的硬件实现结构，即Farrow Structure。设插值多项式为K次多项式，则输入x(n)和输出y(m)关系见下式： 

其中 $\mathrm{\μ}\left(m\right)=\frac{\mathrm{MOD}(\mathrm{mD},I)}{I}$

其中，式(2)中的a_l(k)由所选择的插值多项式求得，常用的插值多项式如B-样插值，Lagrange插值等。 

请参阅附图4，多项式插值Farrow Structure，比较式子(1)和(2)可以看出，对于输入信号和输出信号的抽取和插值关系是一样的，所以时变滤波器和多项式插值Farrow Structure两种方法输入输出数据控制都是一样的，即输入FIFO的Read_En和输出FIFO的Write_En是一致的。另外两种方法中都需要计算MOD(mD，I)，只不过时变滤波器方法用于查找滤波器系数，而Farrow Structure用于求变化的系数μ(m)，这里提供的方法是用Memory存储I个μ(m)的数值： 根据MOD(mD，I)来选择μ(m)的值。MOD(mD，I)就是F-SRC中的phase(m)。 

FIFO读写控制和相位生成单元207，一方面根据输入和输出的插值和抽取关系，对输入输出FIFO的读写以及延迟线进行控制，另一方面得到模值MOD(mD，I)，具体的实现流程见图6a和6b，且图6a和6b中分别为I＞D(小数插值)和I＜D(小数抽取)的流程图(这里假设0.5＜I/D＜2)： 

当I＞D时，当有新的输出数据时钟到来时，如果(x＝x+D)≥I(即 则需要从输入FIFO中读出一个数据，并送入延迟线，这时Read_En有效，相位更新为phase(m)＝x-I；否则延迟线上的数据保持，Read_En无效，相位更新为phase(m)＝x；根据延迟线上的数据和更新的相位值，可以求得一个输出数据。 

当I＜D时，当有新的输入数据时钟到来时，首先判断是否要进行相位值的更新(Mod_En是否有效)，若有效则计算x＝x+D-I；否则不更新x；接着判断是否x≥I，如果成立，则该输入数据周期不需要进行输出数据的计算，即输出FIFO使能信号Write_En无效，同时下个周期不进行相位值的更新(设置Mod_En无效)，计算相位值phase(m)＝x-I；如果x≥I不成立，则需要进行输出数据的计算，即输出FIFO使能信号Write_En有效，同时下个周期需要进行相位值的更新(设置Mod_En有效)，并设置相位值phase(m)＝x，根据相位值和延迟线上的数据，计算输出数据并存入输出FIFO中。 

因此，主计算单元、FIFO读写控制和相位生成单元的处理速率为F-SRC模块输入速率Nf_in和输出速率INf_in/D的最大值时，可以分以下几种情形讨论： 

当I＜D(小数抽取)：处理速率为Nf_in； 

当I＞D时(小数插值)：处理速率为INf_in/D。 

FIFO读写控制和相位生成单元根据I，D的值，以及时钟信号Clock(其频率为Nf_in，INf_in/D的最大值)，得到输入FIFO的读使能信号，输出FIFO写使能信号，以及相位信息phase(m)。 

综上所述，发明技术方案通过对输入信号及输出信号进行整数倍插值滤波和整数倍抽取，本发明技术方案通过对输入信号及输出信号进行整数倍插值滤波和整数倍抽取，提高信号的采样率，降低小数采样率转换的滤波，这样，当小数采样率变换的插值倍数I或抽取整数D比较大时，提高了输出信号的SNR，从而满足了输出信号的SNR性能，并进一步降低了小数采样率转换的实现难度。 

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。 

Claims (3)

1.一种可实现固定小数采样率转换的装置，用于提高输出信号的噪声率，其特征在于，该装置包括：

整数倍插值滤波器，用于接收输入信号，并且对该输入信号进行整数倍插值处理后输出整数倍信号；

小数采样率转换器，与所述整数倍插值滤波器连接，用于接收所述整数倍信号，并对该整数倍信号进行小数采样率转换处理后输出小数转换信号；

整数倍抽取滤波器，与所述小数采样率转换器连接，用于接收所述小数转换信号，并对该小数转换信号进行整数倍抽取，获得输出样本率，实现输出信号与输入信号比率的小数采样率转换；

其中，所述小数采样率转换器包括：信号输入单元、主计算单元、信号输出单元和读写控制与相位生成单元；

所述信号输入单元，其信号输入端与所述整数倍插值滤波器连接，用于对输入的所述整数倍信号进行缓冲，并通过其信号输出端输出整数倍缓冲信号；

所述主计算单元，包括时变滤波器和多项式插值Farrow Structure；所述时变滤波器的信号输入端与所述信号输入单元的信号输出端连接，用于对接收到的整数倍缓冲信号进行滤波处理，并由其信号输出端输出小数滤波信号；其中所述时变滤波器包括：M阶有限冲激响应结构，用于对整数倍数据缓冲信号进行时变滤波；及M块存储结构，用于存储滤波系数；M为自然数；所述多项式插值Farrow Structure，其信号输入端与所述时变滤波器的信号输出端连接，用于接收所述整数倍滤波信号，并进行多项式插值处理后，由其信号输出端输出小数转换信号；其中所述多项式插值Farrow Structure包括：第二延迟线结构，受控于所述读写控制与相位生成单元，用于延迟输入Farrow Structure的所述整数倍缓冲信号；K+1阶有限冲激响应滤波结构，用于对整数倍缓冲信号进行滤波处理，并输出中间处理信号；K个乘加结构，用于对接收到的多个中间处理信号进行乘加运算，并输出整数倍转换信号；第二存储结构，用于存储时变系数，并且将所述时变系数输出至所述K个乘加结构；其中，K为插值多项式的阶数，且K为自然数；

所述信号输出单元，其信号输入端与所述主计算单元的信号输出端连接，用于对接收到的小数转换信号进行缓冲，并通过其信号输出端输出小数转换缓冲信号；

所述读写控制与相位生成单元，用于控制与其相连接的所述信号输入单元、主计算单元及信号输出单元。

2.根据权利要求1所述的装置，其特征在于，所述M阶有限冲激响应结构包括一第一延迟线单元，受控于所述读写控制与相位生成单元，用于延迟滤波所述整数倍缓冲信号；其中，M为自然数。

3.一种可实现固定小数采样率转换的方法，用于提高输出信号的噪声率，该方法包括如下步骤：

A、通过整数倍插值滤波器，对输入信号进行整数倍插值和滤波处理，并输出整数倍信号至小数采样率转换器；

B、所述小数采样率转换器包括信号输入单元、主计算单元、信号输出单元及读写控制与相位生成单元；所述信号输入单元的信号输入端与所述整数倍插值滤波器连接，信号输出端与所述主计算单元的信号输入端相连接；所述主计算单元的信号输出端与所述信号输出单元的信号输入端相连接；所述信号输出单元的信号输入端与所述主计算单元的信号输出端连接，其信号输出端与所述整数倍抽取滤波器的信号输入端相连接；读写控制与相位生成单元，用于控制与其相连接的所述信号输入单元、主计算单元及信号输出单元；所述主计算单元包括时变滤波器，用于对接收到的整数倍缓冲信号进行延迟滤波处理，及多项式插值FarrowStructure，用于接收整数倍缓冲滤波信号，并对该整数倍缓冲滤波信号进行多项式插值处理；所述小数采样率转换器将接收到的整数倍信号写入所述信号输入单元，并且对所述整数倍信号进行缓冲处理后，输出整数倍缓冲信号；并对接收到的所述整数倍缓冲信号进行滤波或插值处理后，并输出小数转换信号至整数倍抽取滤波器；

C、所述整数倍抽取滤波器对接收到的小数转换信号进行滤波及整数倍抽取后，获得变换后的样本率，实现输出信号与输入信号比率的小数采样率转换。

Images