CN206226390U - 用于脉宽调制信号的数字滤波器 - Google Patents

Abstract

本申请公开了一种用于脉宽调制信号的数字滤波器。所述数字滤波器包括：第一滤波器，用于对所述脉宽调制信号的预处理信号进行低通滤波，以产生第一中间信号；第二滤波器，用于对所述第一中间信号进行高通滤波，以产生音频数据；存储器，用于存储所述第一滤波器和所述第二滤波器的参数值和历史值；乘法器，用于根据所述参数值和所述历史值进行乘法运算，从而进行滤波操作；以及数据控制器，用于以分时的方式，将所述存储器和所述乘法器分别与所述第一滤波器和所述第二滤波器相连接，从而进行滤波操作。该数字滤波器可以利用共用的模块减小功耗和芯片尺寸以及降低成本。

Description

用于脉宽调制信号的数字滤波器

技术领域

本实用新型涉及信号处理技术，更具体地，涉及用于脉宽调制(PDM)信号的数字滤波器。

背景技术

在信号处理中，采用模数转换器将模拟信号转换成数字信号，然后对数字信号进行调制产生数字调制信号，对数字调制信号进行滤波去除量化噪声，从而获得低噪声的数字信号。在市场上已经可以购买到集成模数转换器和调制器的信号处理芯片。例如，专用于处理音频信号的数字麦克风芯片内部Σ-Δ模数转换器，其中将模拟信号转换成脉冲宽度调制(PDM)格式。PDM信号包括过采样一位或多位(例如，2至4位)信号。PDM信号的相对脉冲宽度可以表征输入信号的幅度。

上述数字处理芯片中Σ-Δ模数转换器的工作原理是过采样和噪声整形，其中采用数字抽取滤波器对调制器的输出数据进行抽取，将原来的过采样频率降低到奈奎斯特采样率，以实现移除量化噪声，降低采样频率和抗混叠。因此，数字滤波器是数字处理芯片中的重要部分。

在数字滤波器中，有限长脉冲响应(Finite Impulse Response，即FIR)滤波器和无限长脉冲响应(Infinite Impulse Response，即IIR)滤波器是数字信号处理系统的基本元件。FIR滤波器采用非递归型结构，包括多级乘法器和存储器，存储器用于保存历史值和参数值，在每级运算时从存储器获得历史值和参数值，并且进行乘法运算，然后将计算值存储在存储器中，作为下级运算的历史值。IIR滤波器采用递归型结构，包括延时器、乘法器、加法器和存储器，存储器用于保存历史值和参数值，在每次递归运算时从存储器获得历史值和参数值，并且进行乘法和加法运算，然后将计算值存储在存储器中，作为下次递归运算的历史值。

上述现有的数字滤波器可能包括多个FIR滤波器和多个IIR滤波器，在数字信号处理中需要高频读写存储器和进行乘法运算，从而导致运算时间延长和系统功耗损失。由于系统时钟的限制，每个FIR滤波器和每个IIR滤波器均需要单独的乘法器和存储器，导致芯片尺寸增大和成本提高。

实用新型内容

鉴于上述问题，本实用新型的目的在于提供一种数字滤波器及方法，其中以分时方式共用存储器和乘法器，从而可以减小功耗和芯片尺寸、以及降低成本。

根据本实用新型的第一方面，提供一种用于脉宽调制信号的数字滤波器，包括：第一滤波器，用于对所述脉宽调制信号的预处理信号进行低通滤波，以产生第一中间信号；第二滤波器，用于对所述第一中间信号进行高通滤波，以产生音频数据；存储器，用于存储所述第一滤波器和所述第二滤波器的参数值和历史值；乘法器，用于根据所述参数值和所述历史值进行乘法运算，从而进行滤波操作；以及数据控制器，用于以分时的方式，将所述存储器和所述乘法器分别与所述第一滤波器和所述第二滤波器相连接，从而进行滤波操作。

优选地，还包括输入采样模块，所述输入采样模块接收脉宽调制信号和时钟信号，对所述脉宽调制信号进行采样，以获得采样信号。

优选地，还包括第三滤波器，所述第三波滤器与所述输入采样模块连接，用于对所述采样信号进行降采样，以获得第二中间信号。

优选地，还包括第四滤波器，所述第四滤波器与所述第三滤波器连接，用于对所述第二中间信号进行频率补偿，从而产生第三中间信号。

优选地，所述第一滤波器与所述输入采样模块、所述第三滤波器和所述第四滤波器中的任一个连接，以获得其输出信号作为所述预处理信号。

优选地，所述第一滤波器、所述第二滤波器和所述第四滤波器分别进行降采样。

优选地，所述数据控制器以分时的方式，将所述存储器和所述乘法器与所述第四滤波器相连接，从而进行滤波操作。

优选地，所述第三滤波器为级联积分梳状滤波器，所述第一滤波器和所述第四滤波器分别为有限长脉冲响应滤波器，所述第二滤波器为无限长脉冲响应滤波器。

优选地，所述有限长脉冲响应滤波器在一次滤波操作中采用多级运算产生多个历史值，所述无限长脉冲响应滤波器在一次滤波操作中采用多次递归产生多个历史值。

优选地，所述数据控制器在每次滤波操作中，将参数值读取至内存，并且在内存中分配历史值存储空间，以及采用FIFO控制方式访问所述历史值存储空间。

优选地，所述数据控制器在滤波操作结束之后，将历史值存储空间中保存的多个历史值回写至所述存储器中。

优选地，所述数据控制器在连续滤波操作中，交替执行历史值复制和滤波运算，其中，在滤波运算中产生多个历史值，在历史值复制中，将前一次滤波操作的运算产生的多个历史值复制为下一次滤波操作的多个历史值。

优选地，所述内存设置有读指针和写指针，在读取所有的历史值并运算完成之后，读指针上移一个作为下次读取的起始地址，写指针指向读指针的位置，从而将输入的数据写入所述内存，作为下次运算的历史值。

根据本实用新型的第二方面，提供一种用于脉宽调制信号的数字滤波方法，包括：对脉宽调制信号的预处理信号进行低通滤波，以产生第一中间信号；以及对所述第一中间信号进行高通滤波，以产生音频数据，其中，所述低通滤波和所述高通滤波分别包括以分时的方式存储参数值和历史值，以及读取所述参数值和所述历史值进行乘法运算，从而进行滤波操作。

优选地，还包括：对所述脉宽调制信号进行采样，以获得采样信号。

优选地，还包括：对所述采样信号进行降采样，以获得第二中间信号。

优选地，还包括：对所述第二中间信号进行频率补偿，从而产生第三中间信号。

优选地，将所述采样信号、所述第二中间信号和所述第三中间信号的任一个作为所述预处理信号。

优选地，在产生第一中间信号、产生音频数据和进行频率补偿的步骤中，分别进行降采样。

优选地，进行频率补偿的步骤包括以分时的方式存储参数值和历史值，以及读取所述参数值和所述历史值进行乘法运算。

优选地，在产生第一中间信号和进行频率补偿的步骤中，在一次滤波操作中采用多级运算产生多个历史值，在产生音频数据的步骤中，在一次滤波操作中采用多次递归产生多个历史值。

优选地，在每次滤波操作中，将参数值读取至内存，并且在内存中分配历史值存储空间，以及采用FIFO控制方式访问所述历史值存储空间。

优选地，在滤波操作结束之后，将历史值存储空间中保存的多个历史值回写至存储器中。

优选地，在连续滤波操作中，交替执行历史值复制和滤波运算，其中，在滤波运算中产生多个历史值，在历史值复制中，将前一次滤波操作的运算产生的多个历史值复制为下一次滤波操作的多个历史值。

优选地，采用FIFO控制方式访问所述历史值存储空间的步骤包括：设置读指针和写指针，在读取所有的历史值并运算完成之后，读指针上移一个作为下次读取的起始地址，写指针指向读指针的位置，从而将输入的数据写入所述内存，作为下次运算的历史值。

根据本实用新型实施例的数字滤波器，其中，数据控制器以分时的方式，将存储器和乘法器分别与第一滤波器和第二滤波器相连接。由于第一滤波器和第二滤波器相分时共用一个乘法器和一个存储器，因此可以减小芯片尺寸和降低成本。

在优选的实施例中，数据控制器在滤波操作时从存储器中读取参数值至内存，并且在内存中分配历史值存储空间，以及在内存访问时执行FIFO控制。相应地，改变了第一滤波器和第二滤波器相的工作模式。因此，所述第一滤波器和第二滤波器相可以节省用于存储器读写操作的时间，从而在各自的运算时间显著减少，满足分时共用的时隙要求。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚。

图1示出根据现有技术的数字滤波器的示意性框图。

图2示出根据现有技术的数字滤波器中的FIR滤波器的原理示意图。

图3示出根据本实用新型实施例的数字滤波器的示意性框图。

图4示出根据本实用新型实施例的数字滤波器的内存操作的原理示意图。

具体实施方式

以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

本实用新型可以各种形式呈现，以下将描述其中一些示例。

本实用新型采用更优化的结构和方法，以实现高效低成本的PDM数字滤波器。

图1示出根据现有技术的数字滤波器的示意性框图。该数字滤波器支持音频数据的采样率Fs为48K、44.1K、…、8KHz，采样固定64倍的过采样时钟PDM_clk对PDM信号进行采样滤波。例如，在采样率Fs为48KHz的情形下，过采样时钟PDM_clk的频率为3.072MHz。

数字滤波器100包括依次连接的输入采样模块IS、(Cascaded-Integrator-Comb，即CIC)滤波器CIC、第一有限长脉冲响应(Finite Impulse Response，即FIR)滤波器CIC_COMP、第二FIR滤波器HB_FIR、以及第一无限长脉冲响应(Infinite Impulse Response，即IIR)滤波器HP_IIR。第一FIR滤波器CIC_COMP、第二FIR滤波器HB_FIR和第一IIR滤波器HP_IIR分别执行多次递归运算，从而去除信号噪声。

第一FIR滤波器CIC_COMP与存储器MEM1和乘法器MULT1连接，其中采用存储器MEM1存储递归运算的历史值和参数值，利用乘法器MULT1进行乘法运算。

第二FIR滤波器HB_FIR与存储器MEM2和乘法器MULT2连接，其中采用存储器MEM2存储递归运算的历史值和参数值，利用乘法器MULT2进行乘法运算。

第一IIR滤波器HP_IIR与存储器MEM3和乘法器MULT3连接，其中采用存储器MEM3存储递归运算的历史值和参数值，利用乘法器MULT3进行乘法运算。

在数字滤波器100中，输入采样模块IS接收经过同步的PDM时钟PDM_clk和PDM信号PDM_din，进行输入信号采样。CIC滤波器CIC对PDM信号进行第一次低通滤波，其中进行16倍的降采样。第一FIR滤波器CIC_COMP对PDM信号进行频率补偿，其中进行2倍的降采样。第二FIR滤波器HB_FIR进行第二次低通滤波，其中进行2倍的降采样。第一IIR波器HP_IIR进行第一次高通滤波，去除低频噪声，输出采样率为Fs的音频数据Fo。

该数字滤波器100的多个FIR滤波器和一个IIR滤波器在降采样的同时，进行高通滤波和低通滤波，从而可以去除PDM信号中的高频噪声和低频噪声，实现噪声整形。PDM信号经数字滤波之后产生的音频数据Fo可以用于进一步的信号处理，例如放大和数模转换。

然而，上述现有的数字滤波器100中的多个FIR滤波器和多个IIR滤波器，在数字信号处理中均需要高频读写存储器和进行乘法运算，从而导致运算时间延长和系统功耗损失。由于系统时钟的限制，每个FIR滤波器和每个IIR滤波器均需要单独的乘法器和存储器，导致芯片尺寸增大和成本提高。

图2示出根据现有技术的数字滤波器中的FIR滤波器的原理示意图。FIR滤波器包括多级乘法器和存储器。在存储器(例如，静态随机存取存储器SRAM)中保存历史值，在每级运算时从存储器获得历史值和参数值，并且进行乘法运算，然后将计算值存储在存储器中，作为下级运算的历史值。在存储器的读写操作中，按逆序依次读取历史值和相应的系数进行乘法运算，然后把当前的历史值写入到下个地址。FIR滤波器有多少级，就要执行多少次读取和写回操作。

具体地，如图2所示，Z^-1是延时单元，对历史输入的数据进行延时保存为v*；x(n)为当前输入的数据，y(n)为当前数据运算后的输出结果。v0保存的是之前一次输入数据的值，假设x(n)为第n个输入数据，v0保存的就是第n-1个输入的数据，以此类推v1保存的是第n-2个输入的数据……。b0表示的是FIR滤波器第一阶的系数，b1表示的是FIR滤波器第2阶的系数，以此类推……。v*数据被保存到存储器中。传统的做法每次运算都要从存储器中读取出来，运算完成后需要把数据写入到存储器的下个地址中，即x(n)要写入到v0所在的存储器的地址中，v0要写入到v1所在的存储器中，要写回M-1次(M表示滤波器的阶数)。

因此，该FIR滤波器在数字信号处理中需要高频读写存储器和进行乘法运算，从而导致运算时间延长和系统功耗损失。

我们设计的做法是利用FIFO结构每次只写回1次，把x(n)写入到V_M-2中，然后读指针上移。

图3示出根据本实用新型实施例的数字滤波器的示意性框图。该数字滤波器支持音频数据的采样率Fs为48K、44.1K、…、8KHz，采样固定64倍的过采样时钟PDM_clk对PDM信号进行采样滤波。例如，在采样率Fs为48KHz的情形下，过采样时钟PDM_clk的频率为3.072MHz。

数字滤波器200包括依次连接的输入采样模块IS、CIC滤波器CIC、第一FIR滤波器CIC_COMP、第二FIR滤波器HB_FIR、以及第一IIR滤波器HP_IIR、存储器MEM和乘法器MULT。与现有技术的数字滤波器100不同，数字滤波器200还包括数据控制器DATA_CTRL。

在数字滤波器200中，输入采样模块IS接收经过同步的PDM时钟PDM_clk和PDM信号PDM_din，进行输入信号采样。CIC滤波器CIC对PDM信号进行第一次低通滤波，其中进行16倍的降采样。第一FIR滤波器CIC_COMP对PDM信号进行频率补偿，其中进行2倍的降采样。第二FIR滤波器HB_FIR进行第二次低通滤波，其中进行2倍的降采样。第一IIR波器HP_IIR进行第一次高通滤波，去除低频噪声，输出采样率为Fs的音频数据Fo。

在该数字滤波器200中，第一FIR滤波器CIC_COMP、第二FIR滤波器HB_FIR和第一IIR波器HP_IIR经由数据控制器DATA_CTRL连接至公共的存储器MEM和乘法器MULT。数据控制器DATA_CTRL进行分时控制，使得第一FIR滤波器CIC_COMP、第二FIR滤波器HB_FIR和第一IIR波器HP_IIR可以在不同的时间段中读写存储器MEM以及采用乘法器MULT进行乘法运算。进一步地，数据控制器DATA_CTRL从存储器中读取参数值至内存，并且在内存中分配历史值存储空间，以及在内存访问时执行FIFO控制。

该数字滤波器200的多个FIR滤波器和一个IIR滤波器在降采样的同时，进行高通滤波和低通滤波，从而可以去除PDM信号中的高频噪声和低频噪声，实现噪声整形。PDM信号经数字滤波之后产生的音频数据Fo可以用于进一步的信号处理，例如放大和数模转换。

在数字滤波器200中，在FIR滤波器的每级运算中，以及在IIR滤波器的每次递归运算中，数据控制器DATA_CTRL，可以从内存中读取参数值和前级的历史值。在FIR滤波器的多级运算结束之后，将内存中存储的历史值全部回写至存储器MEM中。在IIR滤波器的多次递归结束之后，将内存中存储的最后一次历史值回写至存储器MEM中。因而，该数字滤波器200可以减少存储器读写操作次数。

在根据现有技术的数字滤波器中，由于在每次运算时都需要高频读写存储器和进行乘法运算，因此时隙不能满足分时共用的需求。第一FIR滤波器CIC_COMP、第二FIR滤波器HB_FIR和第一IIR波器HP_IIR分别需要使用独立的乘法器MULT和存储器MEM。

根据本实用新型实施例的数字滤波器200，其中改变了上述FIR滤波器和IIR滤波器的工作模式，因此，多个FIR滤波器和一个IIR滤波器可以节省用于存储器读写操作的时间，从而在各自的运算时间显著减少。在16MHz的系统时钟下，第一FIR滤波器CIC_COMP、第二FIR滤波器HB_FIR和第一IIR波器HP_IIR可以分时共用一个乘法器MULT和一个存储器MEM，从而减小芯片尺寸和降低成本。

图4示出根据本实用新型实施例的数字滤波器的内存操作的原理示意图。在一个实例中，在图3所示数字滤波器200中的第二FIR滤波器HB_FIR的运算过程中执行图4所示的内存操作。第二FIR滤波器HB_FIR例如执行M级运算，其中M为大于等于1的整数。

数据控制器DATA_CTRL从存储器中读取参数值至内存，并且在内存中分配历史值存储空间，以及在内存访问时执行FIFO控制。所述历史值存储空间的大小与FIR滤波器的级数相对应，例如，在内存中分配M个存储单元，以存储与M级运算相对应的历史值。

在FIR滤波器的一次操作中，执行M级运算。数据控制器DATA_CTRL将所述M个历史值顺序存储在连续地址寻址的M个存储单元中，并且设置读指针rd_adr和写指针wr_adr。在读取所有的历史值并运算完成之后，读指针上移一个作为下次读取的起始地址，写指针指向读指针的位置，从而将输入的数据x写入，作为下次运算的历史值。因此，在FIR滤波器的一次操作中，M级运算产生的M个历史值，利用FIFO结构只写回一次，取代无用的全写回操作。由于通过FIFO的结构完成一次完整的FIR操作只需写回一次，因此，节省了时间和功耗。

在根据现有技术的数字滤波器中，在FIR滤波器的连续操作中分别执行M级运算。由于FIR滤波器还需要进行2倍的降采样，因此，将从两次操作中抽取一次操作的计算结果。虽然FIR滤波器的每次操作都需要耗费时间和功耗进行运算，但只有一次操作的运算结果是有用的。

在根据本实用新型实施例的数字滤波器中，在FIR滤波器的连续操作中交替执行历史值复制和执行M级运算，因此，FIR滤波器仅在一半数量的操作中进行M级运算，另一半数量的操作中则直接复制前一次操作中M级运算的结果。也即，在第一次操作中进行M级运算之后，对于第二次操作只进行历史值写回的操作，不进行乘法运算，这样节省了时间和功耗。

在优先的实施例中，数字滤波器200例如是用于数字麦克风的滤波器，包括5阶CIC滤波器、28阶第一FIR滤波器CIC_COMP、95阶第二FIR滤波器HB_FIR、1阶第一IIR滤波器HP_IIR，从而实现数字音频信号的滤波及降采样。通过采用FIFO结构在内存中保存历史值，以历史值上移、分时复用乘法器和存储器的方式进行优化，可以减少芯片面积和降低功耗。数字滤波器200可以实现80db SNR的高性能及20～24KHz带宽的滤波效果。在SMIC 130纳米的工艺下，芯片面积只有0.045平方毫米，而ARCH的面积达到0.112平方毫米，面积减少有1倍多。

在上述的实施例中，描述了数字滤波器包括输入采样模块IS、CIC滤波器CIC、第一FIR滤波器CIC_COMP、第二FIR滤波器HB_FIR、以及第一IIR滤波器HP_IIR，以及数据控制器DATA_CTRL和共用的存储器MEM和乘法器MULT。

在替代的实施例中，如果数字滤波器的输入信号为采样的数字信号，则可以省去输入采样模块IS。如果脉宽调制信号的频率与音频数据的频率相近，则可以省去CIC滤波器CIC和第一FIR滤波器CIC_COMP。因此，在替代的实施例中，根据信号转换的实际需要，该数字滤波器可以仅包括第二FIR滤波器HB_FIR、以及第一IIR滤波器HP_IIR，以及数据控制器DATA_CTRL和共用的存储器MEM和乘法器MULT，第二FIR滤波器HB_FIR、以及第一IIR滤波器HP_IIR分别用于高通滤波和低通滤波，从脉宽调制信号获得音频数据。

依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。

Claims (13)

1.一种用于脉宽调制信号的数字滤波器，其特征在于，包括：

第一滤波器，用于对所述脉宽调制信号的预处理信号进行低通滤波，以产生第一中间信号；

第二滤波器，用于对所述第一中间信号进行高通滤波，以产生音频数据；

存储器，用于存储所述第一滤波器和所述第二滤波器的参数值和历史值；

乘法器，用于根据所述参数值和所述历史值进行乘法运算，从而进行滤波操作；以及

数据控制器，用于以分时的方式，将所述存储器和所述乘法器分别与所述第一滤波器和所述第二滤波器相连接，从而进行滤波操作。

2.根据权利要求1所述的数字滤波器，其特征在于，还包括输入采样模块，所述输入采样模块接收脉宽调制信号和时钟信号，对所述脉宽调制信号进行采样，以获得采样信号。

3.根据权利要求2所述的数字滤波器，其特征在于，还包括第三滤波器，所述第三波滤器与所述输入采样模块连接，用于对所述采样信号进行降采样，以获得第二中间信号。

4.根据权利要求3所述的数字滤波器，其特征在于，还包括第四滤波器，所述第四滤波器与所述第三滤波器连接，用于对所述第二中间信号进行频率补偿，从而产生第三中间信号。

5.根据权利要求4所述的数字滤波器，其特征在于，所述第一滤波器与所述输入采样模块、所述第三滤波器和所述第四滤波器中的任一个连接，以获得其输出信号作为所述预处理信号。

6.根据权利要求4所述数字滤波器，其特征在于，所述第一滤波器、所述第二滤波器和所述第四滤波器分别进行降采样。

7.根据权利要求4所述的数字滤波器，其特征在于，所述数据控制器以分时的方式，将所述存储器和所述乘法器与所述第四滤波器相连接，从而进行滤波操作。

8.根据权利要求4所述的数字滤波器，其特征在于，所述第三滤波器为级联积分梳状滤波器，所述第一滤波器和所述第四滤波器分别为有限长脉冲响应滤波器，所述第二滤波器为无限长脉冲响应滤波器。

9.根据权利要求8所述的数字滤波器，其特征在于，所述有限长脉冲响应滤波器在一次滤波操作中采用多级运算产生多个历史值，所述无限长脉冲响应滤波器在一次滤波操作中采用多次递归产生多个历史值。

10.根据权利要求4所述的数字滤波器，其特征在于，所述数据控制器在每次滤波操作中，将参数值读取至内存，并且在内存中分配历史值存储空间，以及采用FIFO控制方式访问所述历史值存储空间。

11.根据权利要求10所述的数字滤波器，其特征在于，所述数据控制器在滤波操作结束之后，将历史值存储空间中保存的多个历史值回写至所述存储器中。

12.根据权利要求11所述的数字滤波器，其特征在于，所述数据控制器在连续滤波操作中，交替执行历史值复制和滤波运算，其中，在滤波运算中产生多个历史值，在历史值复制中，将前一次滤波操作的运算产生的多个历史值复制为下一次滤波操作的多个历史值。

13.根据权利要求12所述的数字滤波器，其特征在于，所述内存设置有读指针和写指针，在读取所有的历史值并运算完成之后，读指针上移一个作为下次读取的起始地址，写指针指向读指针的位置，从而将输入的数据写入所述内存，作为下次运算的历史值。