JP2959756B2

JP2959756B2 - 液晶表示駆動装置

Info

Publication number: JP2959756B2
Application number: JP9121090A
Authority: JP
Inventors: 家源張; 能平塗
Original assignee: KOGYO GIJUTSU KENKYUIN
Current assignee: KOGYO GIJUTSU KENKYUIN
Priority date: 1996-09-10
Filing date: 1997-05-12
Publication date: 1999-10-06
Anticipated expiration: 2017-05-12
Also published as: US6166715A; TW317354U; JPH1097229A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば薄膜トラン
ジスタ液晶表示パネル（ＴＦＴ−ＬＣＤ）などを表示駆
動する液晶表示駆動装置に関する。

【０００２】

【従来の技術】現在、薄膜トランジスタ液晶表示装置は
他のタイプの表示装置よりも少なくとも全体のサイズと
携帯性の点で優れている。この薄膜トランジスタ液晶表
示装置は多数個の表示ユニットを有するアレイで構成さ
れているので、各表示ユニットに信号を供給するには複
雑な表示駆動回路が必要となる。この複雑な表示駆動回
路を小型化することによって従来形の薄膜トランジスタ
液晶表示装置を改良することができる。

【０００３】図８は、従来の薄膜トランジスタ液晶表示
装置の構成を示すブロック図である。

【０００４】図８において、従来の薄膜トランジスタ液
晶表示装置は、制御装置１００と、シフトレジスタ１２
０と、サンプルホールド回路１４０と、薄膜トランジス
タ液晶表示パネル２００とを有している。これらの制御
装置１００、シフトレジスタ１２０、サンプルホールド
回路１４０により薄膜トランジスタ液晶表示駆動装置
（以下表示駆動装置という）が構成されており、この表
示駆動装置は、シフトレジスタ１２０およびサンプルホ
ールド回路１４０を制御して表示パネル２００にビデオ
信号を出力することで、表示パネル２００に画像を表示
させるようになっている。

【０００５】この表示パネル２００として、標準仕様の
ＶＧＡ表示パネル（６４０×４８０）を用いて従来の表
示駆動装置を以下に詳細に説明する。

【０００６】このＶＧＡ表示パネルには６４０の駆動経
路が必要である。このような条件では、シフトレジスタ
１２０およびサンプルホールド回路１４０は、６４０の
ピクセル信号を個々に表示パネル２００に送るために６
４０個の処理ユニットを有していなければならなかっ
た。

【０００７】また、サンプルホールド回路１４０の出力
はそれぞれ演算増幅器１５１、１５２、・・１５３をそ
れぞれ介して表示パネル２００にそれぞれ送られる。上
述のＶＧＡ表示パネルでは、サンプルホールド回路１４
０は全部で６４０個の出力を有しており、その各々が別
個の６４０個の演算増幅器１５１、１５２、・・１５３
によってそれぞれ増幅されることになる。

【０００８】

【発明が解決しようとする課題】上記従来のＶＧＡ表示
駆動装置では、全部で６４０個の演算増幅器１５１、１
５２、・・１５３を必要としていた。これによって、大
きい回路スペースを取り、大量の電力を消費するので、
従来の表示駆動装置は大量の電力と、大きい回路面積と
いう重大な制約が伴っていた。一方、ＴＦＴ−ＬＣＤは
携帯式であって、バッテリによって給電されコンピュー
タで制御されるので、従来の表示駆動装置が大量の電力
を消費するということはバッテリの寿命という観点から
重大な問題を有することになり、また、消費電力が多い
ということはいわゆる環境に優しい“クリーン・コンピ
ュータ”による低消費電力設計という要求基準を満たさ
ないことになる。

【０００９】また、各々が大型の回路構成を有する処理
ユニットを６４０個必要とするシフトレジスタ１２０
と、サンプルホールド回路１４０は回路の小型化には到
底合致しないことになる。

【００１０】さらに、表示パネル２００のアレイの解像
度がＶＧＡ表示パネルよりもさらに高い場合には、表示
駆動回路の必要な回路構成面積が大幅にさらに拡大し、
電力需要がさらに増すことになるので上記の問題はさら
に悪化することになる。

【００１１】本発明は、上記従来の問題を解決するもの
で、シフトレジスタおよびサンプルホールド回路のサイ
ズを縮小すると共に、演算増幅器の数を減らすことによ
って回路構成面積の縮小と省消費電力とすることができ
る液晶表示駆動装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明の液晶駆動装置
は、ｎ・Ｎ×ＭまたはＭ×ｎ・Ｎ（ｎ，ＮおよびＭは自然
数、但し、ｎ≠１）薄膜トランジスタ液晶表示装置用の
液晶表示駆動装置であって、Ｎ個のサンプル・クロック
を供給する第１シフトレジスタと、前記Ｎ個のサンプル
・クロックによって制御されて、Ｎ個のピクセル群内へ
の入力ビデオ信号をサイクル毎にサンプルホールドする
Ｎ個の処理ユニットが設けられたサンプルホールド回路
と、ｎ個の群の群毎にＮ個のスイッチが設けられ、前記
Ｎ個の処理ユニットからのＮ個のピクセル信号を、群毎
のＮ個のスイッチでサイクル毎に順次スイッチングする
群ブロックと、Ｎ個のサンプル・クロックを供給させる
べく前記第１シフトレジスタを制御し、サイクル毎にＮ
個のビデオ信号を出力させるべく前記サンプルホールド
回路を制御し、かつ、ｎ回のサイクルでｎ×Ｎ個のピク
セル信号を表示パネルに出力させるべく、前記ｎ個の群
の一つにＮ個のピクセル信号をサイクル毎に順次送るよ
うに前記群ブロックを制御する制御装置とを備え、前記
第１シフトレジスタの最終出力端が、カウンタに接続さ
れ、かつ第１のスイッチを介して第１シフトレジスタに
接続されると共に、第２のスイッチを介して直列信号線
に接続され、前記カウンタのカウント出力で前記第１の
スイッチをオフし、かつ前記第２のスイッチをオンして
トリガ出力可能なように構成したことを特徴とするもの
である。

【００１３】この構成により、制御装置は、第１シフト
レジスタを制御してサンプルホールド回路のＮ個の処理
ユニットに、等級分けされたＮ個のサンプル・クロック
を供給するように制御し、さらに、サイクル毎のＮ個の
サンプル・クロックに基づいてサンプルホールド回路を
制御して、Ｎ個の処理ユニットに順次入力ビデオ信号を
サンプルホールドすると共に、Ｎ個の処理ユニットから
それぞれＮ個のビデオ信号をそれぞれ出力する。このよ
うにして、次段の群ブロック用のＮ個のピクセル信号が
生成される。このｎ群の群ごとにＮ個のスイッチを有す
る群ブロックは、各サイクル毎にサンプルホールド回路
からのＮ個のピクセル信号を受信し、ｎ群のそれぞれに
ついて順次、Ｎ個のピクセル信号を表示パネルへと送
る。したがって、群ブロックと表示パネルとの間にはｎ
×Ｎ本の信号線があるものの、サンプルホールド回路は
Ｎ個の処理ユニットでよく、また、シフトレジスタは等
級分けされたＮ個のサンプル・クロックでよいので、シ
フトレジスタおよびサンプルホールド回路の構成は簡単
となり、僅かＮ個の演算増幅器しか必要なくなって、回
路の構成面積と電力消費量を大幅に削減可能となる。

【００１４】また、好ましくは、本発明の液晶表示駆動
装置における群ブロックは、ｎ個の群の一つの群のＮ個
のスイッチをサイクル毎に連続的に閉じるように制御す
る制御ユニットを有する。この制御ユニットは、第２シ
フトレジスタ、デコーダおよびカウンタの何れかで構成
されている。また、サンプルホールド回路は、好ましく
は、２対のスイッチ、一対のコンデンサおよび演算増幅
器が設けられたＮ個またはＮ／２個の処理ユニットを有
する。さらに、上記制御装置は、好ましくは、第１シフ
トレジスタ、サンプルホールド回路および群ブロックの
間で相対的にクロックを制御する。

【００１５】この構成により、制御装置、サンプルホー
ルド回路および群ブロックがそれぞれ、より簡単な構成
で容易に各機能を実現可能である。

【００１６】さらに、好ましくは、本発明の液晶表示駆
動装置において、第１シフトレジスタの最終出力端が、
カウンタに接続され、かつ第１のスイッチを介して第１
シフトレジスタに接続されると共に、第２のスイッチを
介して直列信号線に接続され、前記カウンタのカウント
出力で前記第１のスイッチをオフし、かつ前記第２のス
イッチをオンしてトリガ出力可能なように構成してい
る。このカウンタは、好ましくは、ｎ進カウンタであ
る。また、このカウンタは、好ましくは、直列に接続さ
れた第２液晶表示駆動装置をトリガするための直列信号
線を有する。このとき、カウンタのカウント出力で第１
シフトレジスタへのリセット信号を停止させるようにな
っている。例えば、本発明の液晶表示駆動装置は、ｎ・
Ｎ×ＭまたはＭ×ｎ・Ｎ（ｎ，ＮおよびＭは自然数、但
し、ｎ≠１）薄膜トランジスタ液晶表示装置の液晶表示
駆動装置であって、Ｎ／２個のサンプル・クロックを供
給する第１シフトレジスタと、この第１シフトレジスタ
からのＮ／２個のサンプル・クロックによって制御され
て、Ｎ／２個のピクセル群内への入力ビデオ信号をサイ
クル毎にサンプルホールドするＮ／２個の処理ユニット
が設けられた第１サンプルホールド回路と、ｎ個の群の
群毎にＮ／２個のスイッチが設けられ、前記第１サンプ
ルホールド回路のＮ／２個の処理ユニットからのＮ／２
個のピクセル信号を、群毎のＮ／２個のスイッチでサイ
クル毎に順次スイッチングする第１群ブロックと、Ｎ／
２個のサンプル・クロックを供給する第２シフトレジス
タと、この第２シフトレジスタからのＮ／２個のサンプ
ル・クロックによって制御されて、Ｎ／２個のピクセル
群内への入力ビデオ信号をサイクル毎にサンプルホール
ドするＮ／２個の処理ユニットが設けられた第２サンプ
ルホールド回路と、ｎ個の群の群毎にＮ／２個のスイッ
チが設けられ、前記第２サンプルホールド回路のＮ／２
個の処理ユニットからのＮ／２個のピクセル信号を、群
毎のＮ／２個のスイッチでサイクル毎に順次スイッチン
グする第２群ブロックと、Ｎ／２個のサンプル・クロッ
クを供給させるべく前記第１シフトレジスタを制御し、
サイクル毎にＮ／２個のビデオ信号を出力させるべく前
記第１サンプルホールド回路を制御し、かつ、ｎ回のサ
イクルでｎ×Ｎ／２個のピクセル信号を表示パネルに出
力させるべく、前記ｎ個の群の一つにＮ／２個のピクセ
ル信号をサイクル毎に順次送るように前記第１群ブロッ
クを制御し、また、Ｎ／２個のサンプル・クロックを供
給させるべく前記第２シフトレジスタを制御し、サイク
ル毎にＮ／２個のビデオ信号を出力させるべく前記第２
サンプルホールド回路を制御し、かつ、ｎ回のサイクル
でｎ×Ｎ／２個のピクセル信号を表示パネルに出力させ
るべく、前記ｎ個の群の一つにＮ個のピクセル信号をサ
イクル毎に順次送るように前記第２群ブロックを制御す
る制御装置とを備え、前記第１シフトレジスタの最終出
力端が、ｎ進カウンタに接続され、かつ第１のスイッチ
を介して前記第１シフトレジスタに接続されると共に、
第２のスイッチを介して前記第２シフトレジスタに接続
され、前記ｎ進カウンタのｎ進カウント出力で前記第１
のスイッチをオフし、かつ前記第２のスイッチをオンし
て前記第２シフトレジスタを起動するように構成してい
る。

【００１７】この構成により、カウンタを介して別の液
晶表示駆動装置を追加可能であり、表示パネルの入力線
数が多数あってもその入力線数に容易に適応可能であ
る。

【００１８】さらに、好ましくは、本発明の液晶表示駆
動装置におけるｎが１６、Ｎが２０、前記群ブロックが
３２０の出力線を有する。また、好ましくは、本発明の
液晶表示駆動装置におけるｎが１６、Ｎが４０、群ブロ
ックが６４０の出力線を有する。

【００１９】この構成により、例えばｎが１６、Ｎが４
０、群ブロックが６４０の出力線を有する場合にはＶＧ
Ａ薄膜トランジスタ液晶表示駆動装置に適応可能であ
る。この場合には、シフトレジスタは等級分けされた４
０のサンプル・クロックを供給し、サンプルホールド回
路はサイクル毎に４０個の処理ユニットからそれぞれビ
デオ信号を出力し、群ブロックは１６群の群毎に４０個
のスイッチで、サンプルホールド回路からの４０のビデ
オ信号をそれぞれ導通させることを１６群すべてに対し
て繰り返して４０×１６個のビデオ信号を出力可能であ
るので、群ブロックと表示パネルとの間には６４０本の
信号線があるものの、サンプルホールド回路は４０個の
処理ユニットでよく、また、シフトレジスタは４０個の
処理ユニットに供給する４０のサンプル・クロックでよ
いので、シフトレジスタおよびサンプルホールド回路の
構成は簡単となり、僅か４０個の演算増幅器しか必要な
くなって、回路の構成面積と電力消費量を大幅に削減可
能となる。

【００２０】

【発明の実施の形態】以下、本発明に係る液晶表示装置
の実施形態について図面を参照して説明するが、本発明
は以下に示す実施形態に限定されるものではない。つま
り、本発明のその他の有用性の範囲は以下の詳細な説明
によって明らかにされるが、その詳細な説明と特定の例
については本発明の各実施形態で示しているものの、本
発明の要旨の範囲内で多様な変更と修正が可能であるこ
とがこの詳細な説明から専門家には明白であるので、下
記の各実施形態は本発明を例示したものに過ぎない。

【００２１】（実施形態１）図１は、本発明の実施形態
１の液晶表示装置の構成を示すブロック図である。

【００２２】図１において、ｎＮ×Ｍ表示の液晶表示装
置は、制御装置２２０と、サンプルクロック供給手段と
してのシフトレジスタ２３０と、サンプルホールド回路
２４０と、群ブロック２６０と、ｎＮ×Ｍ薄膜トランジ
スタ液晶表示パネル２００とを有している。これらの制
御装置２２０、シフトレジスタ２３０、サンプルホール
ド回路２４０および群ブロック２６０により、ｎＮ×Ｍ
薄膜トランジスタ表示パネル２００を駆動する液晶表示
駆動装置が構成されている。また、制御装置２２０はシ
フトレジスタ２３０、サンプルホールド回路２４０およ
び群ブロック２６０とに接続されており、相対的に各部
のクロックを制御するようになっている。

【００２３】このｎＮ×Ｍ薄膜トランジスタ液晶表示パ
ネル（以下、表示パネルという）２００の構成は、具体
的には例えば、ｎ×Ｎ行（縦方向の列がｎ×Ｎ個）、Ｍ
列（横方向の列がＭ個）でマトリクス状に配列された複
数画素によって画像を形成可能に構成しており、この一
つの画素毎に、液晶を挟持した透明電極（ピクセル）
と、この透明電極に対してビデオ信号をオンオフ制御す
る薄膜トランジスタ（ＴＦＴ）とが配設されている。つ
まり、横方向Ｍ列のうち例えば最上列の画素列（ｎ×Ｎ
個の画素が横方向に並んでいる）に対応した１列分の全
薄膜トランジスタ（ＴＦＴ）のみをオンさせて一列選択
してビデオ信号を供給し、次に上から２列目の画素列
（ｎ×Ｎ個の画素）に対応した１列分の全薄膜トランジ
スタ（ＴＦＴ）のみをオンさせて１列選択してビデオ信
号を供給するようにして、これを最下列の画素列（ｎ×
Ｎ個の画素）まで繰り返すことによって、１枚の画像を
形成していた。これを高速度に繰り返すことで動画とす
ることができる。なお、Ｍ×ｎＮ薄膜トランジスタ液晶
表示パネルの場合には、上記ｎＮ×Ｍ薄膜トランジスタ
液晶表示パネル２００と縦方向と横方向とが逆であり、
Ｍ行（縦方向の列がＭ個）、ｎ×Ｎ列（横方向の列がｎ
×Ｎ個）でマトリクス状に配列された複数画素によって
画像を形成可能に構成する場合であって、その他は、ｎ
Ｎ×Ｍ薄膜トランジスタ液晶表示パネル２００の構成と
同様である。また、ｎ，Ｎ，Ｍは自然数である。

【００２４】また、シフトレジスタ２３０はサンプルホ
ールド回路２４０に接続され、ビデオ信号をサンプルホ
ールド回路２４０のＮ個の処理ユニットへと連続的にク
ロックするべく、等級分けされたＮ個のサンプル・クロ
ックを供給するようになっている。

【００２５】さらに、このサンプルホールド回路２４０
はＮ個の並列処理ユニットを有しており、ビデオ信号が
入力されると共に、サイクル毎にＮ個の処理ユニットか
らそれぞれＮ個のビデオ信号をそれぞれ出力するように
なっている。このＮ個の処理ユニットは入力ビデオ信号
を所定期間毎に順次サンプルホールドして出力するよう
になっている。処理ユニットの機能は、ビデオ信号をサ
ンプルするコンデンサ充電プロセスと、この順次サンプ
ルした各ビデオ信号の出力プロセスとからなっている。

【００２６】さらに、このサンプルホールド回路２４０
が接続される群ブロック２６０は表示パネル２００に接
続されており、ｎ群の群毎にＮ個のスイッチを有してお
り、各サイクル毎にサンプルホールド回路２４０からの
Ｎ個のピクセル信号を受信し、ｎ群のそれぞれについて
Ｎ個のピクセル信号を順次表示パネル２００へと送るよ
うになっている。

【００２７】この構成により、表示パネル２００を表示
駆動するための液晶表示駆動装置の動作を説明する。

【００２８】まず、シフトレジスタ２３０は制御装置２
２０の制御によりサンプルホールド回路２４０に、等級
分けされたＮ個のサンプル・クロックを出力する。シフ
トレジスタ２３０がサンプルホールド回路２４０にサン
プル・クロックを出力する毎に、図２に関連して後述す
るようにサンプルホールド回路２４０の処理ユニット２
４５₁のようなＮ個の処理ユニットに順次ビデオ信号が
送られることになる。

【００２９】このようにして、Ｎ個のピクセル信号群が
サンプルホールド回路２４０内に累積されると、制御装
置２２０の制御により群ブロック２６０内のｎ群の一つ
の群内のＮ個のスイッチをそれぞれ介して表示パネル２
００のＮ個のピクセルにそれぞれＮ個のピクセル信号が
送られることになる。群ブロック２６０にサンプルホー
ルド回路２４０からＮ個のピクセル信号を次に送信する
ためにサンプルホールドされている。

【００３０】上記に基づいて、サンプルホールド回路２
４０は僅かＮ個の処理ユニットを有すればよく、また、
シフトレジスタ２３０は等級分けされたＮ個のサンプル
・クロックでよく、Ｎ個の処理ユニットは群ブロック２
６０におけるデータ再送信で表示パネル２００にｎ群の
群毎にＮ個のピクセル信号を順次送信して、ｎ×Ｎのピ
クセル信号が表示パネル２００に入力することになる。

【００３１】したがって、本発明は、シフトレジスタ２
３０およびサンプルホールド回路２４０の構成が簡単に
なると共に、僅かＮ個の演算増幅器しか必要なくなっ
て、液晶表示駆動装置に必要な回路スペースを縮小しつ
つ、従来の表示パネルに匹敵する表示駆動信号を出力す
ることができる。

【００３２】ここで、本発明の液晶表示装置について、
さらに詳しく説明するために、Ｎ＝４０、ｎ＝１６であ
る本発明の具体例を以下に記載することにする。

【００３３】Ｎ＝４０、ｎ＝１６の場合、液晶表示装置
は、液晶表示駆動装置から表示パネル２００に６４０本
の信号線を備えている必要があるが、本発明の液晶表示
駆動装置は、従来の液晶表示駆動装置とは異なり、サン
プルホールド回路２４０と表示パネル２００の間に群ブ
ロック２６０が設けられており、この群ブロック２６０
は、６４０のピクセル信号を１６群に分けて繰り返し表
示パネル２００に送るための各群毎に４０個のスイッチ
を有しているので、シフトレジスタ２３０とサンプルホ
ールド回路２４０はそれぞれ６４０個の処理ユニットを
有している必要はない。

【００３４】このように、シフトレジスタ２３０とサン
プルホールド回路２４０には各々４０個の処理ユニット
しか必要ではない。より詳細には、シフトレジスタ２３
０は等級分けされた４０のサンプル・クロックを出力
し、サンプルホールド回路２４０は僅か４０個の並列処
理ユニット（図２の２４５₁〜２４５₄₀を参照）しか必
要ではない。４０のピクセル信号のサンプルホールドは
シフトレジスタ２３０によって制御されてサンプルホー
ルド回路２４０を通過し、群ブロック２６０によって再
び１６の群の一つの群に順次送られることになる。１６
の群に順次１６回のこのような再電送が繰り返されて、
６４０のピクセル信号は群ブロック２６０全体を導通し
て表示パネル２００に出力されることになる。このこと
を図２を用いて説明する。

【００３５】図２は、上述した例（Ｎ＝４０、ｎ＝１
６）に従ったサンプルホールド回路２４０の一具体例が
示されている。

【００３６】図２に示すように、全体のサンプルホール
ド回路２４０は全部で４０個の処理ユニット２４５₁〜
２４５₄₀を有している。各処理ユニット２４５は２対の
スイッチと、一対のコンデンサと、一個の演算増幅器と
を有している。

【００３７】その一例として、処理ユニット２４５₁を
用いて説明すると、第１処理ユニット２４５₁は、各一
端が直列接続された一対のスイッチ１Ａ１，１Ａ２およ
び一対のスイッチ１Ｂ１，１Ｂ２からなる２対のスイッ
チと、スイッチ１Ａ１，１Ａ２の各一端の接続点に一端
が接続されたコンデンサＣ_1Aおよび、スイッチ１Ｂ１，
１Ｂ２の各一端の接続点に一端が接続されたＣ_1Bからな
る一対のコンデンサと、スイッチ１Ａ２，１Ｂ２他端に
接続された演算増幅器ＯＰ１とを有している。また、ス
イッチ１Ａ１，１Ｂ１の他端にはビデオ信号が入力され
ている。これらの各スイッチ１Ａ１，１Ａ２および各ス
イッチ１Ｂ１，１Ｂ２はシフトレジスタ２３０からのサ
ンプル・クロックによってその開閉が制御されるように
なっている。このサンプル・クロックによるスイッチ開
閉制御について図３に示している。

【００３８】図３は図２のサンプルホールド回路２４０
における各スイッチの開閉のタイミングを示したタイミ
ング図である。

【００３９】図３に示すように、まず、第１のサイクル
の期間Ｔ１において、スイッチ１Ａ２とスイッチ１Ｂ１
が開状態で、スイッチ１Ｂ２は閉状態となる。また、こ
のとき、スイッチ１Ａ１はシフトレジスタ２３０からの
パルスを受けて、スイッチ１Ａ１を瞬時閉じて、ビデオ
信号入力からのピクセル値を標本化する。その結果、コ
ンデンサＣ_1Aが、対応するピクセル値を表す電荷を累積
し、かつコンデンサＣ_1Bに累積された電荷は演算増幅器
ＯＰ１を経て信号出力端Ｙ１から出力される。

【００４０】さらに、スイッチ２Ａ２およびスイッチ２
Ｂ１は開状態で、スイッチ２Ｂ２は閉状態となる。ま
た、このとき、スイッチ２Ａ１はシフトレジスタ２３０
からのパルス（スイッチ１Ａ１に供給されたパルスから
一つのパルス期間分だけ時間シフトされたパルス）を受
けてスイッチ２Ａ１を瞬時閉じ、ビデオ信号入力からの
次のピクセル値を標本化する。その結果、コンデンサＣ
_2Aが、対応するピクセル値を表す電荷を累積し、かつコ
ンデンサＣ_2Bに累積された電荷は演算増幅器ＯＰ２を経
て信号出力端Ｙ２から出力される。さらに、それ以降も
同様にして、ビデオ信号入力から順に標本化された信号
が信号出力端Ｙ３〜Ｙ４０から順次出力される。

【００４１】次に、第２のサイクルの期間Ｔ２におい
て、スイッチ１Ｂ２およびスイッチ１Ａ１は開状態で、
スイッチ１Ａ２は閉状態となる。また、このとき、スイ
ッチ１Ｂ１はシフトレジスタ２３０からのパルスを受け
てスイッチ１Ｂ１を瞬時閉じ、ビデオ信号入力からのピ
クセル値を標本化する。その結果、コンデンサＣ_1Bが、
対応するピクセル値を表す電荷を累積し、かつコンデン
サＣ_1Aに累積された電荷は演算増幅器ＯＰ１を経て信号
出力端Ｙ１から出力される。

【００４２】さらに、スイッチ２Ｂ２およびスイッチ２
Ａ１は開状態で、スイッチ２Ａ２は閉状態となる。ま
た、このとき、スイッチ２Ｂ１はシフトレジスタ２３０
からのパルスを受けてスイッチ２Ｂ１を瞬時閉じ、ビデ
オ信号入力からのピクセル値を標本化する。その結果、
コンデンサＣ_2Bが、対応するピクセル値を表す電荷を累
積し、かつコンデンサＣ_2Aに累積された電荷は演算増幅
器ＯＰ２を経て信号出力端Ｙ１から出力される。さら
に、それ以降も同様にして、ビデオ信号入力から順に標
本化された信号が信号出力端Ｙ３〜Ｙ４０から順次出力
される。

【００４３】ここで、処理ユニット２４５₃〜２４５₄₀
の動作は、前述の処理ユニット２４５₁および２４５₂の
動作と同様である。実際に、前述のスイッチ閉鎖動作は
Ｎ個の処理ユニット全体に一般化することができる。例
えば、第１サイクルの間、スイッチＮＡ２とＮＢ１は開
状態で、スイッチＮＢ２は閉状態になっている。また、
このとき、スイッチＮＡ１はシフトレジスタ２３０から
パルスを受けてスイッチＮＡ１を瞬時閉じ、ビデオ入力
からのピクセル値を標本化する。その結果、コンデンサ
Ｃ_NAが、対応するピクセル値を表す電荷を累積し、かつ
コンデンサＣ_NBに累積された電荷は演算増幅器ＯＰＮを
経て信号出力端ＹＮから出力される。

【００４４】前述したように、シフトレジスタ２３０は
第１サイクルの間、時間シフトされた一連のパルスを出
力し続けて、順次、スイッチ１Ａ１〜スイッチ４０Ａ１
を瞬時閉じる。このように、スイッチ１Ａ１〜スイッチ
４０Ａ１はビデオ信号入力からのピクセル値を順次標本
化する。これはＮ＝４０の場合であって、一般化して述
べると、スイッチ１Ａ１〜スイッチＮＡ１は第１サイク
ルの間にビデオ信号入力からのピクセル値を順次標本化
する。

【００４５】さらに、シフトレジスタ２３０は、第２の
サイクルの間、時間シフトされた一連のパルスを出力し
続けて、順次、スイッチ１Ｂ１〜スイッチ４０Ｂ１を瞬
時閉じるように制御する。このように、スイッチ１Ｂ１
〜スイッチ４０Ｂ１はビデオ信号入力からのピクセル値
を順次標本化する。これはＮ＝４０の場合であって、一
般化して述べると、スイッチ１Ｂ１〜スイッチＮＢ１は
第２のサイクルの間にビデオ信号入力からのピクセル値
を順次標本化する。

【００４６】第３のサイクルから第ｎのサイクルまでの
各サイクル間に実行される動作とスイッチ閉鎖は前述の
動作およびスイッチ閉鎖と同様である。奇数番目のサイ
クルと偶数番目のサイクルの間に実行される動作とスイ
ッチ閉鎖は、第１のサイクルと第２のサイクルのそれぞ
れの間に実行される動作とスイッチ閉鎖と同様である。

【００４７】本実施形態１においては、４０個の処理ユ
ニット２４５₁〜処理ユニット２４５₄₀を使用してお
り、それには４０個の演算増幅器（ＯＰ−ＡＭＰ：オペ
アンプ）ＯＰ１〜演算増幅器ＯＰ４０しか必要としない
ため、同じサイズの表示パネル２００を駆動するために
６４０個の演算増幅器を必要とする従来の液晶表示駆動
装置と比較して、本発明の液晶表示駆動装置の方が小型
化を達成することができると共に省消費電力化を達成す
ることができる。

【００４８】一方、群ブロック２６０の具体例（Ｎ＝４
０、ｎ＝１６）について以下に示すと、群ブロック２６
０は、図４に示すように、１６個の群（群１〜群１６）
を有すると共に、各々の群毎に４０個のスイッチＳＷを
有している。各群はそれぞれサンプルホールド回路２４
０からの入力線Ｙ１〜入力線Ｙ４０を経て、入力ビデオ
信号を順次標本化したビデオ信号を受信する。また、各
群はそれぞれ、第１の群用の出力線ＰＩＸ１〜第４０の
群用の出力線ＰＩＸ４０のような４０本の出力線と、第
２の群用の出力線ＰＩＸ４１〜出力線ＰＩＸ８０のよう
な４０本の出力線と、・・・さらに、第１６の群用の出
力線ＰＩＸ６０１〜出力線ＰＩＸ６４０のような４０本
の出力線との合計６４０本の出力線を有しており、これ
らの合計６４０本の出力線は表示パネル２００に接続さ
れている。

【００４９】また、群ブロック２６０内の制御ユニット
２６２には、群ブロック有効化信号（スイッチＳＷをオ
ンする信号）が出力される群ブロック有効化回線ＥＮ１
〜群ブロック有効化回線ＥＮ１６がそれぞれ各群内の全
てのスイッチＳＷ毎にそれぞれ接続されており、開状態
または閉状態に保つために共同する各群内のスイッチＳ
Ｗを制御する。例えば、群ブロック２６０の出力線ＰＩ
Ｘ１〜出力線ＰＩＸ４０が使用可能である場合は、制御
装置２６２は第１の群の全てのスイッチＳＷをオンし、
一方、その他の第２の群〜第１６の群までの全てのスイ
ッチＳＷをオフするように制御するので、群１の全ての
スイッチＳＷはそれぞれ、サンプルホールド回路２４０
からの入力線Ｙ１〜入力線Ｙ４０の４０回線のピクセル
信号をそれぞれ入力して、出力線ＰＩＸ１〜出力線ＰＩ
Ｘ４０をそれぞれ介して表示パネル２００に出力するこ
とが可能である。このとき、第２の群〜第１６の群まで
の出力線ＰＩＸ４１〜出力線ＰＩＸ６４０には信号出力
されないようにスイッチ制御が為されている。

【００５０】次のサイクルの間、制御ユニット２６２
は、第２の群内の全てのスイッチＳＷをオンしれ、第２
の群以外の別の群（群１および群３〜群１６）の全ての
スイッチＳｗをオフするように制御する。これによっ
て、サンプルホールド回路２４０からの入力線Ｙ１〜入
力線Ｙ４０の４０回線のピクセル信号出力は出力線ＰＩ
Ｘ４１〜出力線ＰＩＸ８０に伝送される。このようにし
て、順次別の群（群３〜群１６）についても、制御ユニ
ット２６２によるスイッチ開閉制御が継続され、サンプ
ルホールド回路２４０からの４０のピクセル信号が各群
毎に繰り返えされて表示パネル２００への全出力線ＰＩ
Ｘ１〜出力線ＰＩＸ６４０へと送られることになる。

【００５１】このように、全１６群のピクセル信号を順
次出力することによって、６４０のピクセル信号の全て
が表示パネル２００に伝送されて画像の最上列の表示が
為され、その後、画像の第２列目の表示のために、次の
別の６４０のピクセル信号の伝送プロセスを開始するこ
とができる。

【００５２】図５はビデオ信号に対する列信号と図４の
制御ユニット２６２からの相対クロックとの出力タイミ
ングを示したタイミング図である。

【００５３】図５に示すように、制御ユニット２６２は
群ブロック２６０内のスイッチ素子のオン−オフ状態を
制御するため、群ブロック有効化クロックを発生する。
ビデオ信号に対して、最上列の全薄膜トランジスタをオ
ン制御する列信号の出力期間に、群ブロック有効化線Ｅ
Ｎ１〜群ブロック有効化線ＥＮ１６をそれぞれ経て群ブ
ロック２６０の各群毎に順次、群毎の全スイッチの開動
作をする群ブロック有効化信号の相対タイミング・クロ
ックを制御ユニット２６２から出力するようになってい
る。

【００５４】つまり、最初のピクセル標本化期間中、サ
ンプルホールド回路２４０は最初の４０のピクセル信号
を標本化し、制御ユニット２６２が全ての群を無効化す
る。次の４０のピクセル標本化期間中、サンプルホール
ド回路２４０は、次の４０のピクセル信号の標本化と、
最初の４０のピクセル信号の出力の双方の機能を果た
す。その間、最初の４０のピクセル標本化期間中に標本
化され、第２のピクセル標本化期間中に出力された最初
の４０のピクセル信号は第１の群に伝送される。これも
２番目の４０のピクセル標本化期間中、制御ユニット２
６２は信号ＥＮ１を有効化し、これが第１の群の全ての
スイッチを閉じし、最初の４０のピクセル信号を出力線
ＰＩＸ１〜出力線ＰＩＸ４０へと伝送する。このプロセ
スは残りの群についても同様に反復される。このように
して、第１群〜第１６はビデオ信号を表示パネル２００
に送るために連続的に有効化、無効化されている。

【００５５】このように、第１列の信号の状態は高レベ
ルであり、一方、別の列の信号は低レベル状態にある。
次に群（群１から群１６）は制御ユニット２６２によっ
て発生された群ブロック有効化線ＥＮ１〜群ブロック有
効化線ＥＮ１６によって順次有効化され、サンプルホー
ルド回路２４０からのピクセル信号を６４０本の出力線
ＰＩＸ１〜出力線ＰＩＸ６４０へと伝送することにな
る。

【００５６】その間に、薄膜トランジスタのカラム・コ
ンデンサおよび非励振コンデンサが充電される。表示パ
ネル２００上の第１列目の列の薄膜トランジスタの選択
は、ビデオ信号が表示駆動装置のサンプルホールド回路
２４０へと送られると為されている。

【００５７】本発明では、図５に示した特定の期間中、
群ブロック２６０内の一つの群だけが起動し、別の群は
起動しないが、同じ列の各薄膜トランジスタはオンして
いるので、同じ列のピクセル蓄積コンデンサはＴＦＴの
カラム・コンデンサと非励振コンデンサとによって継続
的に充電可能である。

【００５８】なお、制御ユニット２６２はシフトレジス
タで構成したが、制御ユニット２６２としてシフトレジ
スタの代りに、デコーダまたはカウンタのような別の電
子素子でも制御ユニット２６２用のシフトレジスタと同
じ機能を果たし、同じ出力制御信号を供給可能である。

【００５９】（実施形態２）図６に示す実施形態２で
は、追加のカウンタ２１０とその関連回路によって本発
明の表示駆動装置の能力が増強される。直列信号線「直
列」がカウンタ２１０に接続される。この実施形態２で
は、１６の信号群が供給された後、カウンタ２１０は直
列信号線（直列）を経て直列信号を送り、直列に接続さ
れた補足表示駆動装置の動作を開始させる。その詳細な
機能の説明を以下に記載する。

【００６０】カウンタ２１０は１６までカウントする。
１６番目のカウントに達する前に、カウンタ２１０の出
力は常にローレベル電圧“０”を保ち、スイッチ２１４
を開状態にする。しかし、前述の出力“０”はインバー
タ２１６によってハイレベル電圧“１”に反転され、ス
イッチ２１２を閉状態にする。この状態で、シフトレジ
スタ２３０が２０の一連の標本クロックの生成を終了す
ると、シフトレジスタ２３０はハイレベル電圧信号
“１”をカウンタ２１０に送出してカウンタ２１０が一
回カウントするように作用させるだけではなく、閉じた
スイッチ２１２を経てハイレベル電圧信号“１”を再び
シフトレジスタ２３０に転送して、別の２０のピクセル
信号を処理するようにシフトレジスタ２３０を再起動
（リセット）させるが、この時点では開いたスイッチ２
１４を経てハイレベル電圧を直列信号線に出力すること
はできない。これに対して、１６番目のカウントに達す
ると、カウンタ２１０の出力信号はローレベル電圧
“０”からハイレベル電圧“１”に反転されて、スイッ
チ２１４を閉じる（オンする）ように作用する。しか
し、カウンタ２１０の出力信号“１”はインバータ２１
６によってローレベル電圧“０”へと反転されてスイッ
チ２１２を開状態（オフ状態）にする。この時点で、直
列接続された補足表示駆動装置の動作を開始するため
に、シフトレジスタ２３０は閉じたスイッチ２１４を経
てハイレベル電圧“１”（直列信号）を直列信号線（直
列）に送出する。

【００６１】図７を参照すると、この概略図は直列に接
続された表示駆動装置３１０，３２０を示している。各
表示駆動装置３１０，３２０はそれぞれ集合的に６４０
×４８０の表示パネル４００を駆動する３２０本の出力
線をそれぞれ有している。表示駆動装置３１０，３２０
はそれぞれ１６群の２０のデータを処理して３２０の出
力を供給する。

【００６２】双方の表示駆動装置３１０，３２０がそれ
ぞれ集合的に完全な６４０の出力を供給するように直列
信号線によって、表示駆動装置３１０は二次の表示駆動
装置３２０に接続されている。

【００６３】前述の本発明のＶＧＡの実施形態１では１
６群の４０の信号アレイによる６４０の出力が達成され
たが、本実施形態２では並列した２組の１６群の２０の
信号アレイによる６４０の出力が達成されることにな
る。

【００６４】本発明の趣旨に適う信号アレイの別の組合
わせは、シフトレジスタ回路２３０とサンプルホールド
回路２４０のサイズを縮小するためにＮの値を小さくし
たり、回路スペースを縮小し、電力消費を低減するため
にｎの値を大きくしたりすることができる。

【００６５】これまで本発明を、列が有効化されている
間にピクセル群が表示パネルの行に供給される行表示駆
動装置に関して説明してきたが、本発明は行が有効化さ
れている間にピクセル群が表示パネルの列に供給される
列表示駆動装置にも等しく応用できることが理解されよ
う。

【００６６】これまで本発明を説明してきたが、これに
は多くの変更が可能であることが明らかであろう。この
ような変更は本発明の趣旨と範囲を離れるものとみなさ
れるべきではなく、この分野の専門家には明らかである
ように、このような修正は全て特許請求の範囲に含める
ことを意図したものである。

【００６７】

【発明の効果】以上により本発明によれば、群ブロック
の出力を配分するためにＮ個の処理ユニットを使用する
ことによってｎ×Ｎの出力線を供給する本発明の表示駆
動装置によって、回路スペースが縮小されるだけではな
く、消費電力需要も節減される。

【図面の簡単な説明】

【図１】本発明の実施形態１の概略回路構造を示したブ
ロック図である。

【図２】図１のサンプルホールド回路の回路構造を示し
た概略図である。

【図３】サンプルホールド回路と群ブロックの間の信号
の相対クロックを示したタイミング図である。

【図４】図１の群ブロックの回路構造を示した概略図で
ある。

【図５】ビデオ信号入力と群ブロック選択の相対クロッ
クを示したタイミング図である。

【図６】本発明の実施形態２の要部回路構成を示した概
略図である。

【図７】本発明の実施形態２を示した概略ブロック図で
ある。

【図８】従来の表示駆動装置の回路構造を示した概略図
である。

【符合の説明】

２００表示パネル２１２スイッチ２１４スイッチ２１６インバータ２２０制御装置２３０シフトレジスタ２４０サンプルホールド回路２４５処理ユニット２６０群ブロック２６２制御ユニット３１０表示駆動装置３２０表示駆動装置ＮＡ１，ＮＡ２，ＮＢ１，ＮＢ２スイッチＣ（NA）コンデンサ０Ｐ（Ｎ）演算増幅器Ｙ（Ｎ）入力線ＰＩＸ（Ｎ）出力線ＥＮ（Ｎ）有効化回線

Claims

(57)【特許請求の範囲】

【請求項１】ｎ・Ｎ×ＭまたはＭ×ｎ・Ｎ（ｎ，Ｎおよ
びＭは自然数、但し、ｎ≠１）薄膜トランジスタ液晶表
示装置用の液晶表示駆動装置であって、Ｎ個のサンプル・クロックを供給する第１シフトレジス
タと、前記Ｎ個のサンプル・クロックによって制御されて、Ｎ
個のピクセル群内への入力ビデオ信号をサイクル毎にサ
ンプルホールドするＮ個の処理ユニットが設けられたサ
ンプルホールド回路と、ｎ個の群の群毎にＮ個のスイッチが設けられ、前記Ｎ個
の処理ユニットからのＮ個のピクセル信号を、群毎のＮ
個のスイッチでサイクル毎に順次スイッチングする群ブ
ロックと、Ｎ個のサンプル・クロックを供給させるべく前記第１シ
フトレジスタを制御し、サイクル毎にＮ個のビデオ信号
を出力させるべく前記サンプルホールド回路を制御し、
かつ、ｎ回のサイクルでｎ×Ｎ個のピクセル信号を表示
パネルに出力させるべく、前記ｎ個の群の一つにＮ個の
ピクセル信号をサイクル毎に順次送るように前記群ブロ
ックを制御する制御装置とを備え、前記第１シフトレジスタの最終出力端が、カウンタに接
続され、かつ第１のスイッチを介して第１シフトレジス
タに接続されると共に、第２のスイッチを介して直列信
号線に接続され、前記カウンタのカウント出力で前記第
１のスイッチをオフし、かつ前記第２のスイッチをオン
してトリガ出力可能なように構成したことを特徴とする
液晶表示駆動装置。
【請求項２】前記群ブロックは、ｎ個の群の一つの群
のＮ個のスイッチをサイクル毎に連続的に閉じるように
制御する制御ユニットを有したことを特徴とする請求項
１に記載の液晶表示駆動装置。
【請求項３】前記制御ユニットは、第２シフトレジス
タ、デコーダおよびカウンタの何れかで構成されたこと
を特徴とする請求項２に記載の液晶表示駆動装置。
【請求項４】前記カウンタがｎ進カウンタであること
を特徴とする請求項１に記載の液晶表示駆動装置。
【請求項５】ｎ・Ｎ×ＭまたはＭ×ｎ・Ｎ（ｎ，Ｎおよ
びＭは自然数、但し、ｎ≠１）薄膜トランジスタ液晶表
示装置の液晶表示駆動装置であって、Ｎ／２個のサンプ
ル・クロックを供給する第１シフトレジスタと、この第
１シフトレジスタからのＮ／２個のサンプル・クロック
によって制御されて、Ｎ／２個のピクセル群内への入力
ビデオ信号をサイクル毎にサンプルホールドするＮ／２
個の処理ユニットが設けられた第１サンプルホールド回
路と、ｎ個の群の群毎にＮ／２個のスイッチが設けら
れ、前記第１サンプルホールド回路のＮ／２個の処理ユ
ニットからのＮ／２個のピクセル信号を、群毎のＮ／２
個のスイッチでサイクル毎に順次スイッチングする第１
群ブロックと、Ｎ／２個のサンプル・クロックを供給す
る第２シフトレジスタと、この第２シフトレジスタから
のＮ／２個のサンプル・クロックによって制御されて、
Ｎ／２個のピクセル群内への入力ビデオ信号をサイクル
毎にサンプルホールドするＮ／２個の処理ユニットが設
けられた第２サンプルホールド回路と、ｎ個の群の群毎
にＮ／２個のスイッチが設けられ、前記第２サンプルホ
ールド回路のＮ／２個の処理ユニットからのＮ／２個の
ピクセル信号を、群毎のＮ／２個のスイッチでサイクル
毎に順次スイッチングする第２群ブロックと、Ｎ／２個
のサンプル・クロックを供給させるべく前記第１シフト
レジスタを制御し、サイクル毎にＮ／２個のビデオ信号
を出力させるべく前記第１サンプルホールド回路を制御
し、かつ、ｎ回のサイクルでｎ×Ｎ／２個のピクセル信
号を表示パネルに出力させるべく、前記ｎ個の群の一つ
にＮ／２個のピクセル信号をサイクル毎に順次送るよう
に前記第１群ブロックを制御し、また、Ｎ／２個のサン
プル・クロックを供給させるべく前記第２シフトレジス
タを制御し、サイクル毎にＮ／２個のビデオ信号を出力
させるべく前記第２サンプルホールド回路を制御し、か
つ、ｎ回のサイクルでｎ×Ｎ／２個のピクセル信号を表
示パネルに出力させるべく、前記ｎ個の群の一つにＮ個
のピクセル信号をサイクル毎に順次送るように前記第２
群ブロックを制御する制御装置とを備え、前記第１シフ
トレジスタの最終出力端が、ｎ進カウンタに接続され、
かつ第１のスイッチを介して前記第１シフトレジスタに
接続されると共に、第２のスイッチを介して前記第２シ
フトレジスタに接続され、前記ｎ進カウンタのｎ進カウ
ント出力で前記第１のスイッチをオフし、かつ前記第２
のスイッチをオンして前記第２シフトレジスタを起動す
るように構成したことを特徴とする液晶表示駆動装置。
【請求項６】前記サンプルホールド回路には、ピクセ
ル信号保持用の一対のコンデンサと、この一対のコンデ
ンサの何れか一方にピクセル信号を保持させるように制
御すると共に、他方のコンデンサに前サイクルで保持し
たピクセル信号を出力させるように制御する２対のスイ
ッチと、出力したピクセル信号を増幅する演算増幅器と
を有するＮ個の処理ユニットが設けられたことを特徴と
する請求項１に記載の液晶表示駆動装置。
【請求項７】前記サンプルホールド回路には、ピクセ
ル信号保持用の一対のコンデンサと、この一対のコンデ
ンサの何れか一方にピクセル信号を保持させるように制
御すると共に、他方のコンデンサに前サイクルで保持し
たピクセル信号を出力させるように制御する２対のスイ
ッチと、出力したピクセル信号を増幅する演算増幅器と
を有するＮ／２個の処理ユニットが設けられたことを特
徴とする請求項５に記載の液晶表示駆動装置。
【請求項８】ｎが１６、Ｎが２０、前記群ブロックが
３２０の出力線を有することを特徴とする請求項１また
は５に記載の液晶表示駆動装置。
【請求項９】ｎが１６、Ｎが４０、前記群ブロックが
６４０の出力線を有することを特徴とする請求項１また
は５に記載の液晶表示駆動装置。
【請求項１０】前記制御装置は前記第１シフトレジス
タ、サンプルホールド回路および群ブロックの間で相対
的にクロックを制御することを特徴とする請求項１また
は５に記載の液晶表示駆動装置。