JP2943636B2

JP2943636B2 - 信号処理装置

Info

Publication number: JP2943636B2
Application number: JP6288474A
Authority: JP
Inventors: 正忠和智
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1994-11-22
Filing date: 1994-11-22
Publication date: 1999-08-30
Anticipated expiration: 2014-08-30
Also published as: JPH08147883A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、高効率データ圧縮を
採用したレコーダ等に用いて好適な信号処理装置に関す
る。

【０００２】

【従来の技術】従来より、デジタルデータを記録する際
には、その記憶容量を小さくするために、各種のデジタ
ルデータ圧縮技術が用いられてきた。ここでは、代表的
な例として、帯域分割符号化（ＳＢＣ；サブバンドコー
ディング）および適応変換符号化（ＡＴＣ）について説
明する。帯域分割符号化による圧縮法では、アナログ波
形を帯域通過フィルタ（ＢＰＦ；Band Pass Filter）群
によって帯域分割して符号化する。さらに、帯域分割さ
れた信号に、その重要さに応じて適切なビット数を割当
て、該割当てられたビット数で量子化する。すなわち、
この方式では、これまでの圧縮法のように単に波形の統
計的な特性を考慮して圧縮するのではなく、信号を受け
取る人間の知覚処理過程に整合するようにして圧縮する
ようになっている。

【０００３】また、適応変換符号化による圧縮法では、
アナログ波形を所定の区間毎に直交変換（例えば、フー
リエ変換によるスペクトル変換）し、その変換係数を適
応符号化する。ここで、適応符号化とは量子化間隔を適
宜、状況に応じて変化させながら量子化することであ
る。

【０００４】

【発明が解決しようとする課題】ところで、上述した圧
縮技術を、例えば、マルチトラックのレコーダに適用し
て、性能／価格比を上げようとすると、十分な圧縮性能
は得られるが、再生時の圧縮データのデコードの際に時
間遅れを生じるという問題がある。すなわち、マルチト
ラック・レコーダでは、例えば、予め圧縮記録しておい
た信号に同期させて、後から別のトラックに他の信号を
記録するという作業が行なわれる。この時、予め圧縮記
録しておいた信号を再生するのであるが、再生するため
のデータ処理に時間がかかるため、頭出しにおいて直ち
に再生音が出てこないという問題を生じる。特に、上述
した技術では、ＦＦＴ等のブロックデータ処理が含まれ
ており、これが聴感上無視できないほどの再生時の立上
がり遅れを生ずる。

【０００５】この発明は上述した事情に鑑みてなされた
もので、圧縮データのデコード時における時間遅れが生
ぜず、このため高圧縮率の圧縮法を効果的に用いること
ができる信号処理装置を提供することを目的としてい
る。

【０００６】

【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明は、データを所定の圧縮
処理によつて圧縮して外部記憶手段に記録するととも
に、前記外部記憶手段に記録した圧縮デー夕を所定のデ
コード処理によって元のデータに戻し、該元のデータに
基づいて音信号を生成する信号処理装置において、発音
指示を発生する発音指示手段と、該発音指示に先立っ
て、前記圧縮データの所定の開始位置から所定の部分ま
でを予めデコード処理して元のデータに戻し、先頭デー
タとして所定の記憶手段に記憶し、該発音指示の発生に
応じて、前記所定の記憶手段に記憶された先頭データに
基づいて音信号の発生を開始するとともに前記所定の部
分以降の圧縮データのデコード処理を開始して、前記先
頭データに基づく音信号の発生と平行して前記所定の部
分以降の圧縮データのデコード処理を行い、前記先頭デ
ータに基づいた音信号の発生に引き続いて前記所定の部
分以降の圧縮データのデコード処理の結果生成された元
のデータに基づいて音信号を生成する演算手段とを設け
てなるものである。また、請求項２記載の発明は、請求
項１記載の発明において、前記演算手段の前記デコード
処理は、所定量の圧縮データ単位で実行され、かつ、該
所定量の圧縮データを再生して得られた元のデータに基
づいて、該所定量の圧縮データのデコード処理に要する
デコード時間より長い時間の音信号が生成可能であるこ
とを特徴とする。また、請求項３に記載の発明は、請求
項２記載の発明において、前記演算手段は、前記先頭デ
ータに基づく音信号の生成期間内に、前記所定量の圧縮
データのデコード処理が可能であることを特徴とする。

【０００７】

【作用】外部記憶手段に記録された圧縮データの任意の
位置からデコ−ド処理を行う場合、該デコード処理に先
立って、圧縮データのデコード開始位置から所定の部分
までを演算手段によって予め元のデータに戻した後、該
データを所定の記憶手段に記憶する。そして、上記所定
の部分以降のデコード処理の準備が整った時点で、所定
の記憶手段に記憶したデコードされたデータを出力する
とともに、上記所定の部分以降の圧縮データを順次デコ
ード処理を行い、前記デコード処理されたデータの出力
と並行して上記所定の部分以降のデコード処理を行い、
先にデコードされたデータの出力に引き続いて上記所定
の部分以降のデコード処理により生成されたデータを出
力する

【０００８】

【実施例】次に図面を参照してこの発明の実施例につい
て説明する。図１はこの発明の一実施例の構成を示すブ
ロック図である。パネルスイッチ１は、同期再生の開
始、停止を指示、マークしたブロックの頭出しを指定、
また、同期再生するトラックを指定するためのキーなど
から構成されており、これらのキーの状態はＣＰＵ（中
央処理装置）５へ供給される。また、ディスプレイ２は
上記パネルスイッチ１による指示等、当該装置の状態を
表示する。

【０００９】ここで、パネルスイッチ１の一例を図２
（ａ）に示す。この図において、パネルスイッチ１は、
テンキー、録音再生の開始するキー、動作停止を指示す
るキー、再生トラックやデータ位置を指示するキー等か
ら構成されている。具体的には、再生の開始を指示する
「ＰＬＡＹ」キー１ａ、録音の開始を指示する「ＲＥ
Ｃ」キー１ｂ、上記再生および録音を停止させる「ＳＴ
ＯＰ」キー１ｃ、どのトラックまたは位置から再生する
かを指示する「トラック」キー１ｄおよび「位置」キー
１ｅ、後述する同期再生を行なう先頭位置を指示する
（マークする）「マーク」キー１ｆ、そして、同期再生
の開始を指示する「同期再生」キー１ｇからなる。ま
た、上述した各種キーに付帯して数値を入力するための
テンキー１ｈがある。

【００１０】ディスプレイ２には、再生中のトラック名
や音色の種類、あるいは、押下されたキーによっては同
期再生されているトラック位置等が表示される。なお、
録音データはブロック単位で後述する外部記憶装置９に
記憶されており、１ブロックが１０２４サンプルのデー
タからなる。図２（ｂ）ではトラックキー１ｄが押下さ
れた際の表示例を示しており、この例の場合、トラック
名と、該トラックの演奏楽器名が表示されている。ま
た、図２（ｃ）では「位置」キー１ｅが押下された際の
表示例を示しており、所定のトラックにおいて、全体で
２６００ブロック中の８００ブロック目が指定されたこ
とが、数値とともに棒グラフで表されている。

【００１１】ＣＰＵ５は所定のプログラムを実行し、当
該装置の各部を制御する。プログラムＲＯＭ（読み出し
専用メモリ）６には、当該装置において実行される上記
プログラム（後述）が記憶されている。ワーキングＲＡ
Ｍ（ランダムアクセスメモリ）７には上記ＣＰＵ５によ
る演算結果等が記憶される。また、テンポラリＲＡＭ８
には圧縮データをデコートする際に、同期再生される最
初の部分のデータが記憶される。外部記憶装置は、圧縮
データを記憶するものであり、例えば、ハードディス
ク、あるいはＤＲＡＭやフラッシュメモリのような半導
体メモリや光磁気ディスク等からなる。ＤＭＡ（ダイナ
ミックメモリアクセス）回路１４は、ＣＰＵからの指示
に応じて各種メモリや外部記憶、ＡＤＣ等の間のデータ
転送を行う。

【００１２】次に、演算器１０はＤＦＴベースのＡＴＣ
（Adaptive Transform Corder）の方法に基づく、圧縮
演算（エンコード）および再生演算（デコード）を行な
う。圧縮演算はブロック単位で行なわれるようになって
おり、１ブロックが１０２４波形サンプルからなってい
る。演算器１０は図３に示すブロック図のような構成と
なっており、該内部には１回の演算に用いられるブロッ
ク単位のバッファ（ＡＢＵＦ（ｉ），ＢＢＵＦ（ｉ）；
ｉ＝０，１）がそれぞれ２組設けられており、連続した
圧縮演算のために、交互に用いられる。言換えると、バ
ッファＡＢＵＦ（ｉ）は圧縮されていないリニア波形の
ためのバッファであり、バッファＢＢＵＦ（ｉ）は圧縮
された波形のためのバッファである。

【００１３】次に、ＡＤＣ（アナログ／デジタル変換
器）１１はアナログ信号をデジタル信号に変換する。こ
のデジタル信号に対して圧縮が行なわれる。ＤＡＣ（デ
ジタル／アナログ変換器）１２はデコードされた圧縮デ
ータをアナログ信号に変換し、図示しないサウンドシス
テムへ供給する。サウンドシステムでは上記アナログ信
号をスピーカ等により楽音（または音声）として出力す
る。また、タイマ１３は割込み等をＣＰＵ５にかけるた
めの所定のクロックパルスを生成する。

【００１４】次に、上述した構成による動作について、
図４〜図６に示すタイムチャートを参照して説明する。［ＲＥＣタイムチャート］まず、図４において、ＲＥＣ
キー１ｂが押下されると、ＡＤＣ１１によってデジタル
信号に変換されたデータがＣＰＵ５によって演算器１０
のバッファＡＢＵＦにブロック（１０２４サンプル）単
位で順次格納される。まず、バッファＡＢＵＦ（０）に
最初の１ブロック目（以下、第０ブロックという）のデ
ータが格納される。第０ブロックのデータが全て格納さ
れると、該バッファＡＢＵＦ（０）のデータが演算器に
よって圧縮が開始される。この圧縮時間を符号Ｄで示
す。この圧縮時に、バッファＡＢＵＦ（１）に次の第２
ブロック（「１」で示されている）のデータが格納され
ていく。また、圧縮されたデータはバッファＢＢＵＦ
（０）に書き込まれる。そして、第０ブロックのデータ
圧縮が終了すると、バッファＢＢＵＦ（０）のデータを
外部記憶装置９へ書き込む。この書き込みの時間を符号
Ｓで示す。この書き込みの間にも、バッファＡＢＵＦ
（１）へは第１ブロックのデータが格納されていく。

【００１５】上記第１ブロックのデータの格納が終了す
ると、次に、該データの圧縮が行なわれ、圧縮データは
バッファＢＢＵＦ（１）に書き込まれる。そして、デー
タ圧縮が終了すると、バッファＢＢＵＦ（１）に書き込
まれた圧縮データは外部記憶装置へ書き込まれる。この
間に、バッファＡＢＵＦ（０）には、第２ブロックのデ
ータが格納されていく。以下、同様にして、バッファＡ
ＢＵＦ（０），（１）およびバッファＢＢＵＦ（０），
（１）を交互に用いることで連続して圧縮を行なってい
く。なお、この場合には、バッファＢＢＵＦはシングル
でもよい。あるいは、バッファＡＢＵＦ上で演算を行な
うようにすれば、バッファＢＢＵＦは１つも必要ない。

【００１６】［ＰＬＡＹタイムチャート］まず、図５に
おいて、ＰＬＡＹキー１ａが押下されると、外部記憶装
置９から第０ブロックの圧縮データを読み込み、バッフ
ァＢＢＵＦ（０）に格納する。圧縮データの格納が終了
すると、次に、演算器１０によるデコードが開始され
る。このデコードされた第０ブロックのデータはバッフ
ァＡＢＵＦ（０）に格納されていく。そして、デコード
が終了すると、バッファＡＢＵＦ（０）に格納された第
０ブロックのデータは順次ＤＡＣ１２に供給されてアナ
ログ信号に変換される。この間に、次の第１ブロックの
圧縮データを外部記憶装置９から読み込み、バッファＢ
ＢＵＦ（１）に格納していく。そして、圧縮データの格
納が終了すると、演算器によるデコードが行なわれ、デ
コードされた第１ブロックのデータはバッファＡＢＵＦ
（１）に格納されていく。

【００１７】上記外部記憶装置９からの圧縮データをバ
ッファＢＢＵＦ（ｉ）に格納し、さらに、これをデコー
ドする合計時間（Ｓ＋Ｄ）は、バッファＡＢＵＦ（ｉ）
からＤＡＣ１２へデコードされたデータを供給する（ア
ナログ変換する）時間Ｅより必ずしも短い必要はなく、
各々が時間Ｅより短ければよい。すなわち、上記第０ブ
ロックのデコードされたデータがＤＡＣ１２に全て供給
されるまでには、上記第１ブロックの圧縮データの全て
は既にデコードされてバッファＡＢＵＦ（１）に格納さ
れている。したがって、第０ブロックのデコードされた
データ（バッファＡＢＵＦ（０））のＤＡＣ１２への供
給が終了すると、直ちに、第１ブロックのデコードされ
たデータ（バッファＡＢＵＦ（１））をＤＡＣ１２へ供
給し始める。以下、同様にして、バッファＡＢＵＦ
（０），（１）およびバッファＢＢＵＦ（０），（１）
を交互に用いることで、第２、第３ブロックの圧縮デー
タを順次デコードし、該デコードされたデータを連続し
てＤＡＣ１２へ供給する。

【００１８】［途中再生タイムチャート］次に、図６に
おいて、マークされた任意の位置から再生する場合につ
いて説明する。例えば、上述した図５に示すタイムチャ
ートにおいて、マークされた位置から再生する場合に
は、まず、所定の時間分（ＨＴ；ヘッドタイム）のデー
タを予め演算器１０によってデコードしてテンポラリー
ＲＡＭ８に記憶しておく。この場合には、第１ブロック
のデータ（マークされた位置以降のデータ）と第２ブロ
ックのデータをデコードしテンポラリーＲＡＭ８に記憶
しておく。そして、途中再生開始のタイミングを指示す
る同期パルスが供給されると、まず、上述したテンポラ
リーＲＡＭ８に記憶されていたデータ（マークされた位
置のアドレス以降のデータ）を所定サンプリング速度で
順次読み出してＤＡＣ１２へ供給し、サウンドシステム
から出力する。また、これと同時に、第３ブロックの圧
縮データを外部記憶装置９から読み込んでバッファＢＢ
ＵＦ（０）へ格納する。

【００１９】そして、上記格納が終了すると、演算器１
０によりバッファＢＢＵＦ（０）の圧縮データをデコー
ドし、これをバッファＡＢＵＦ（０）へ格納していく。
この時間、上記第１ブロックのデータと第２ブロックの
データは順次ＤＡＣ１２へ出力されている。そして、第
２ブロックのデータが出力し終えると、引き続き、バッ
ファＡＢＵＦ（０）に格納された第３ブロックのデータ
をＤＡＣ１２へ出力する。また、これと並行して、第４
ブロックの圧縮データを外部記憶装置９から読み込み、
バッファＢＢＵＦ（１）へ格納する。以下、上述した通
常のＰＬＡＹ動作と同様に、バッファＡＢＵＦ（０），
（１）およびＢＢＵＦ（０），（１）を交互に用いるこ
とで、順次、第５、第６、……第ｎブロックのデータを
デコードし、ＤＡＣ１２へ出力する。なお、この場合、
同期パルスが供給されるまでの処理をモードフラグＳＣ
を「１」（パルス待ち）とし、予めデコードしておいた
データの再生処理をモードフラグＳＣを「２」とし、さ
らに、通常の再生処理をモードフラグＳＣを「０」とし
て表す。

【００２０】ここで、ヘッドタイムＨＴの設定について
説明する。通常、ヘッドタイムＨＴは１フレーム以上、
２フレーム以下となる。これは、例えば、デコード演算
を無限に速くすると、遅れ時間は外部記憶装置９からの
圧縮データの読み込みに要する時間のみとなる。しかし
ながら、デコード演算を速くするには、当然のことなが
ら高速な演算器が必要となり、このため装置規模が大き
くなるとともに、コストも大となる。したがって、一般
的には、最低必要な演算速度（Ｓ＋Ｄ≦（１／５０ＫＨ
ｚ）×１０２４、すなわち、約２０ｍｓｅｃ）程度で設
計するのが望ましい。その場合、Ｓ＋Ｄが１フレーム分
の再生時間Ｅに近付き、この結果、途中再生時の遅れは
１〜２フレーム相当時間となる。

【００２１】次に、上述したタイムチャートにおける動
作を図７〜図１４に示すフローチャートを参照して説明
する。まず、ＲＥＣキーオンイベント処理について図７
を参照して説明する。［ＲＥＣ処理］ＲＥＣキー１ｂが押下されると、ステッ
プＳＡ１において、タイマ１３が動作中であるか否かを
判断する。これは既にＰＬＡＹ処理またはＲＥＣ処理が
動作しているか否かを判断するためである。ここで、既
にＰＬＡＹ処理またはＲＥＣ処理が動作している場合に
は、ステップＳＡ１における判断結果が「ＹＥＳ」とな
り、当該処理を終了する。

【００２２】一方、ＰＬＡＹ処理またはＲＥＣ処理がま
だ動作していない場合には、ステップＳＡ１における判
断結果は「ＮＯ」となり、ステップＳＡ２へ進む。ステ
ップＳＡ２では、パネルスイッチ１に設定されたトラッ
クおよび位置を外部記憶装置９のインターフェイスに設
定する。次に、ステップＳＡ３へ進み、演算器１０をエ
ンコーダとして動作するように設定する。

【００２３】そして、ステップＳＡ４において、フラグ
ＲＥＣを「１」に、バッファフラグｉを「０」に、スト
ップフラグＳＦを「０」に設定する。なお、フラグＲＥ
ＣはＲＥＣ動作中であることを示すフラグであり、バッ
ファフラグｉはバッファＡＢＵＦ（ｉ）およびＢＢＵＦ
（ｉ）を指定するフラグである。また、ストップフラグ
ＳＦは後述するＳＴＯＰキー１ｃが押下された場合にセ
ットされるフラグである。次に、ステップＳＡ５へ進
み、タイマ１３による割込みをスタートし、当該処理を
終了する。

【００２４】［タイマ割込み処理］上記ステップＳＡ５
においてタイマ１３による割込みがスタートすると、タ
イマ１３が所定のタイミングでＣＰＵ５に割込みをかけ
る。割込みがかかると、ＣＰＵ５は図８に示すタイマ割
込み処理を実行する。この図において、まず、ステップ
ＳＢ１において、フラグＲＥＣが「１」であるか否かを
判断する。この場合、フラグＲＥＣは「１」であるの
で、ステップＳＢ１における判断結果は「ＹＥＳ」とな
り、ステップＳＢ２へ進む。ステップＳＢ２では、ＡＤ
Ｃ１１により入力波形をデジタル変換し、このデジタル
データをバッファＡＢＵＦ（ｉ）に順次格納する（この
場合、ｉは「０」である）。

【００２５】次に、ステップＳＢ３において、バッファ
ＡＢＵＦ（ｉ）に全てのデータが格納されたか否かを判
断する。そして、このステップＳＢ３における判断結果
が「ＹＥＳ」の場合、すなわち１ブロックのデータが全
て格納された場合には、ステップＳＢ４へ進み、バッフ
ァフラグｉを反転し（この場合、「１」とし）、次に読
み込むデータのためのバッファを準備した後、通常の処
理へ戻る。したがって、次の割込み時には、次にブロッ
クのデータがバッファＡＢＵＦ（１）に格納される。

【００２６】一方、上記ステップＳＢ３における判断結
果が「ＮＯ」の場合にはそのまま通常の処理へ戻り、次
の割込み時に、ステップＳＢ２において引き続き同じバ
ッファＡＢＵＦ（０）にデータを格納する。これは、上
記ステップＳＢ３における判断結果が「ＹＥＳ」になる
まで繰り返し行なわれる。なお、バッファＡＢＵＦ７の
ディジタルデータの書き込みをＣＰＵではなく、ＤＭＡ
回路に実行させるようにして、フラグＲＥＣが「１」の
場合には、ＤＭＡ転送を指示して直ちに戻り、次いで、
バッファＡＢＵＦに全てのデータが格納されたらＤＭＡ
インターフェースから割り込みを発生し、その割り込み
により、ステップＳＢ４を実行して、バッファフラグｉ
を反転するようにしてもよい。このような方式によれ
ば、ＣＰＵの負荷が軽減され、マルチトラックのときに
非常に有利である。以上のようにして、タイマ割込みが
発生する度に、ＡＤＣ１１より読み込んだデータをバッ
ファＡＢＵＦ（０）とＡＢＵＦ（１）とに交互に格納し
ていく。

【００２７】そして、上記ステップＳＢ４において、バ
ッファフラグｉを反転した時、すなわち、１ブロックの
データの格納が終了すると、演算器１０は、上記バッフ
ァＡＢＵＦ（ｉ）に格納されたデータの圧縮を開始し、
所定時間Ｄ経過後、該圧縮データはバッファＢＢＵＦ
（ｉ）へ格納される。

【００２８】そして、上記圧縮が終了すると、タイマ１
３によってＣＰＵ５に割込みがかかり、図９に示すエン
コード終了割込み処理が実行される。［エンコード終了割込み処理］この図において、まず、
ステップＳＣ１において、ストップフラグＳＦが「１」
であるか否かを判断する。この場合、ＳＴＯＰキー１ｃ
が押下されていないとすると、ステップＳＣ１における
判断結果は「ＮＯ」となり、ステップＳＣ２へ進む。ス
テップＳＣ２では、バッファＢＢＵＦ（ｉ）に格納され
た圧縮データを１ブロック分、外部記憶装置９へ送出さ
せるべく、ＤＭＡへ指示する。次いで、ステップＳＣ３
において、１ブロック分のデータの送出が終了したら、
割り込みを発生させて、外部記憶ヘッダを更新させる指
示をＤＭＡへ指示する。上記割り込みは、ＤＭＡインタ
ーフェースから転送終了時に発せられる。この結果、Ｄ
ＭＡにより、バッファＢＢＵＦ（ｉ）のデータが、順
次、外部記憶装置９に転送される。ＣＰＵ５は、上記ス
テップＳ３の処理を終了すると、直ちに、通常の処理へ
戻る。以上の処理をＳＴＯＰキー１ｃが押下されるまで
繰り返し、外部記憶装置９へ順次圧縮データを書込む。

【００２９】そして、ＳＴＯＰキー１ｃが押下される
と、図１０に示するＳＴＯＰキーオンイベント処理を実
行する。［ＳＴＯＰキーオンイベント処理］まず、ステップＳＤ
１において、フラグＲＥＣが「１」であるか否かを判断
する。この場合、これまで上述したＲＥＣキーオンイベ
ント処理を行なっていたので、フラグＲＥＣは「１」で
ある。したがって、ステップＳＤ１における判断結果は
「ＹＥＳ」となり、ステップＳＤ２へ進む。ステップＳ
Ｄ２ではストップフラグＳＦを「１」とした後、通常の
処理へ戻る。ここで、上述したデータ圧縮終了時に割込
みがかかると、図９に示すステップＳＣ１における判断
結果が「ＹＥＳ」となり、ステップＳＣ４へ進む。ステ
ップＳＣ４ではタイマ割込みを停止する。そして、ステ
ップＳＣ５において、バッファＢＢＵＦ（ｉ）の最後に
エンドマークを書込む。

【００３０】次に、ステップＳＣ６において、バッファ
ＢＢＵＦ（ｉ）に格納された圧縮データを外部記憶装置
９の次ブロックへ書込みを開始する。この処理は、ＤＭ
Ａにより実行され、外部記憶装置９のインターフェイス
からの書込み要求に応じてバッファＢＢＵＦ（ｉ）のデ
ータを、順次、外部記憶装置９に転送する。そして、バ
ッファＢＢＵＦ（ｉ）の全データを転送終了した時点で
当該書込み動作を終了する。次に、ステップＳＣ７へ進
み、次の外部記憶装置９に対するデータ書込みのため
に、ヘッダの更新を行ない、その後、通常の処理へ戻
る。以上の処理によって、ＲＥＣ処理を終了する。

【００３１】次に、ＰＬＡＹキーオンイベント処理につ
いて図１１に示すフローチャートを参照して説明する。［ＰＬＡＹ処理］ＰＬＡＹキー１ａが押下されると、ス
テップＳＥ１において、タイマ１３が動作中であるか否
かを判断する。これは、前述したステップＳＡ１と同様
に、既にＰＬＡＹ処理またはＲＥＣ処理が動作している
か否かを判断するためである。ここで、既にＰＬＡＹ処
理またはＲＥＣ処理が動作している場合には、ステップ
ＳＥ１における判断結果が「ＹＥＳ」となり、当該処理
を終了する。

【００３２】一方、ＰＬＡＹ処理またはＲＥＣ処理がま
だ動作していない場合には、ステップＳＥ１における判
断結果は「ＮＯ」となり、ステップＳＥ２へ進む。ステ
ップＳＥ２では、パネルスイッチ１によって設定された
トラックおよび位置を外部記憶装置９のインターフェイ
スに設定する。次に、ステップＳＥ３へ進み、演算器１
０をデコーダとして動作するように設定する。そして、
ステップＳＥ４において、フラグＲＥＣを「０」に、バ
ッファフラグｉを「０」に設定する。次に、ステップＳ
Ｅ５へ進み、タイマ割込みをスタートし、当該処理を終
了する。

【００３３】上記ステップＳＥ５においてタイマがスタ
ートすると、タイマ１０が所定のタイミングでＣＰＵ５
に割込みをかける。割込みがかかると、ＣＰＵ５は図５
に示すタイマ割込み処理を実行する。この図において、
まず、ステップＳＢ１において、フラグＲＥＣが「１」
であるか否かを判断する。この場合、フラグＲＥＣは
「０」であるので、ステップＳＢ１における判断結果は
「ＮＯ」となり、ステップＳＢ５へ進む。

【００３４】［通常ＰＬＡＹ処理］ステップＳＢ５では
モードフラグＳＣが０、１、または２のいずれであるか
を判断する。ここで、現在のＰＬＡＹ動作が通常の再生
動作であると、モードフラグＳＣは「０」であるため、
ステップＳＢ６へ進み、通常再生動作を行なう。ステッ
プＳＢ６ではバッファＡＢＵＦ（ｉ）よりデコードされ
たデータを順次読み出す。次に、ステップＳＢ７におい
て、上記ステップＳＢ６において読み出されたデータの
あったか否かを判断する。

【００３５】ステップＳＢ７における判断結果が「ＹＥ
Ｓ」の場合、すなわち読み出されたデータがある場合に
はステップＳＢ８へ進む。ステップＳＢ８ではエンドマ
ークが検出されたか否かを判断する。そして、ステップ
ＳＢ８における判断結果が「ＮＯ」の場合にはステップ
ＳＢ９へ進む。ステップＳＢ９ではステップＳＢ６にお
いて読み出したデータをＤＡＣへ出力する。次に、ステ
ップＳＢ１０に進み、バッファＡＢＵＦ（ｉ）にデータ
が残っているか否かを判断する。ここで、データが残っ
ている場合には、ステップＳＢ１１における判断結果は
「ＮＯ」となり、そのまま当該処理を終了し、通常の処
理へ戻る。そして、次のタイマ割込みにおいて、前回、
読み出されたデータの次のデータから順次読み出し、Ｄ
ＡＣ１２へ出力する。この処理はバッファＡＢＵＦ
（ｉ）にデータがなくなるまで行なわれる。

【００３６】そして、ステップＳＢ９においてデータを
ＤＡＣへ出力した後で、バッファＡＢＵＦ（ｉ）にデー
タがなくなると、ステップＳＢ１１における判断結果は
「ＹＥＳ」となり、ステップＳＢ１１へ進む。ステップ
ＳＢ１１ではバッファフラグｉを反転する。なお、この
時点（反転前）でバッファＡＢＵＦ（Ｎ＿ｉ）（ｉ＝０
ならばＮ＿ｉ＝１，ｉ＝１ならばＮ＿ｉ＝０）、すなわ
ち１つ前のバッファＡＢＵＦには、既にデコードされた
次のデータが格納されており、次回からのタイマ割り込
みにおける通常プレイ処理では、該バッファのデータが
再生される。次に、ステップＳＢ１２において、外部記
憶装置９からバッファＢＢＵＦ（Ｎ＿ｉ）へ圧縮データ
の次のブロックの読み込みを開始する。この処理は、Ｄ
ＭＡに指示することにより実行され、外部記憶装置９へ
の書込み開始と同様に、外部記憶装置９からの読み込み
要求に応じて順次バッファＢＢＵＦ（Ｎ＿ｉ）へ圧縮デ
ータを取り込み、１ブロック分の圧縮データを読み込む
とその動作を終了する。

【００３７】そして、次の割込みでは他方のバッファに
対して同様の処理が行なわれる。すなわち、バッファＡ
ＢＵＦ（０），（１）およびＢＢＵＦ（０），（１）に
対して交互に処理が行なわれる。そして、ステップＳＢ
６において、読み込んだデータがエンドマークの場合
（データの最後の場合）には、ステップＳＢ８における
判断結果が「ＹＥＳ」となり、ステップＳＢ１３へ進
む。ステップＳＢ１３ではタイマ割込みを停止した後、
通常の処理へ戻る。また、読み込みデータがない場合に
はステップＳＢ７における判断結果は「ＮＯ」となり、
そのまま当該処理を終了し、通常の処理へ戻る。

【００３８】［マーク処理］上述した通常のＰＬＡＹ処
理において、図５に示すＭＰの位置でマークキー１ｆが
押下されると、図１２に示すマーク処理が実行される。
まず、ステップＳＦ１において、フラグＲＥＣが「０」
であるか否かを判断する。ここで、ＲＥＣ処理が行なわ
れている場合には、フラグＲＥＣが「１」となっている
ので、ステップＳＦ１における判断結果は「ＮＯ」とな
り、そのまま当該処理を終了し、通常の処理へ戻る。

【００３９】一方、ＰＬＡＹ処理が行なわれている場合
には、ステップＳＦ１における判断結果は「ＹＥＳ」と
なり、ステップＳＦ２へ進む。ステップＳＦ２では、マ
ークキー１ｆにより再生指定されたトラックの現在読み
出し位置を検出し、これをマークポインタＭＰに格納す
る。次に、ステップＳＦ３において、レジスタＭＰに応
じてヘッドタイムＨＴを設定する。そして、ステップＳ
Ｆ４へ進み、ＭＰ〜ＭＰ＋ＨＴ分のフレームに対応する
２ブロック分のデータを予め外部記憶装置９から読み込
み、デコードした後、テンポラリＲＡＭ８へ書込む。そ
して、当該処理を終了し、通常の処理へ戻る。

【００４０】［同期再生キー処理］そして、同期再生キ
ー１ｇが押下されると、図１３に示す同期再生キー処理
が実行される。まず、ステップＳＧ１においてタイマ割
込みを停止する。これにより、図５に示すタイマ割込み
処理が中断される。次に、ステップＳＧ２において、演
算器１０を圧縮データをデコードするためにデコーダに
設定する。次に、ステップＳＧ３へ進み、モードフラグ
ＳＣを「１」に設定し、その後、当該処理を終了し、通
常の処理へ戻る。以上の処理で、同期パルス待ち受け状
態に設定され、次に同期パルス（同期トリガ割り込み）
を受信したタイミングで同期再生がスタートする。

【００４１】［同期トリガ割込み処理］次に、図６に示
す同期パルスが出力されると、図１４に示す同期トリガ
割込み処理が実行される。まず、ステップＳＨ１におい
て、モードフラグＳＣが「１」であるか否かを判断す
る。この場合、上述した同期再生キー処理において、モ
ードフラグＳＣが「１」に設定されているため、ステッ
プＳＨ１における判断結果は「ＹＥＳ」となり、ステッ
プＳＨ２へ進む。ステップＳＨ２では、モードフラグＳ
Ｃを「２」に設定する。次に、ステップＳＨ３へ進み、
マークポインタＭＰに基づいて、外部記憶装置９のトラ
ック中の読み込み開始ブロック（ステップＳＦ４にて読
み込んだブロックに続くブロック）を指定する。そし
て、ステップＳＨ４において、外部記憶装置９からのバ
ッファＢＢＵＦ（０）への初めのブロック（上記ステッ
プＳＨ３において設定された読み込み開始ブロック）の
データの読み込みを開始する。

【００４２】次に、ステップＳＨ５において、ヘッドタ
イムＨＴをカウントするカウンタＷＴを「０」に設定
し、ステップＳＨ６へ進む。ステップＳＨ６ではタイマ
を再びスタートする。これによって、図５に示すタイマ
割込み処理が所定の時間間隔で実行される。なお、ステ
ップＳＨ１において、モードフラグＳＣが「１」以外の
場合には、当該処理は実行されない。

【００４３】そして、タイマ割込みにより図５に示す処
理が実行されると、この場合、ＲＥＣ処理でないため、
ステップＳＢ１における判断結果は「ＮＯ」となり、ス
テップＳＢ５へ進む。また、この場合、上述した処理に
おいて、モードフラグＳＣが「２」に設定されているの
で、ステップＳＢ５を経て、ステップＳＢ１５へ進む。
ステップＳＢ１５ではテンポラリＲＡＭ８より予めステ
ップＳＦ４においてデコードされ、書き込まれたデータ
をタイマ割込毎に順次読み出す。

【００４４】そして、ステップＳＢ１６において、上記
データをＤＡＣ１２へ出力し、アナログ信号に変換した
後、図示しないサウンドシステムより出力する。次に、
ステップＳＢ１７において、前述したカウンタＷＴをイ
ンクリメントし、ステップＳＢ１８へ進む。ステップＳ
Ｂ１８ではカウンタＷＴがヘッドタイムＨＴ以上になっ
たか否かを判断する。そして、カウンタＷＴがヘッドタ
イムＨＴより小さい場合、すなわち、テンポラリＲＡＭ
８に格納されたデータが全て再生されていない場合に
は、ステップＳＢ１８における判断結果は「ＮＯ」とな
り、そのまま当該処理を終了し、通常の処理へ戻る。そ
して、タイマ割込みが発生する毎に、ステップＳＢ１７
においてカウンタＷＴをインクリメントし、ステップＳ
Ｂ１８においてカウンタＷＴがヘッドタイムＨＴ以上に
なったか否かを判断する。

【００４５】そして、テンポラリＲＡＭ８のデータが全
て再生されると、ステップＳＢ１８における判断結果が
「ＹＥＳ」となりステップＳＢ１９へ進む。ステップＳ
Ｂ１９ではバッファフラグｉを「０」に、モードフラグ
ＳＣを「０」（通常再生動作）に設定し、当該処理を終
了して通常の処理へ戻る。そして、次のタイマ割込みか
らは、モードフラグＳＣが「０」に設定されているた
め、ステップＳＢ６〜ＳＢ１３の通常再生の処理が行な
われる。一方、モードフラグＳＣが「１」の場合にはス
テップＳＢ１４におけるタイマ割込みエラー処理が行な
われる。（モードフラグＳＣに「１」をセットする図１
３の同期再生キー処理では、ステップＳＧ１でタイマを
止めており、正常な動作ではＳＣが「１」の間にタイマ
割込みは発生しない。）

【００４６】このように、本実施例では、頭出しのアド
レス（あるいはトラック上のタイミング）指示を受けた
時点で、そのブロックのデコード処理を予め済ませ、こ
れをテンポラリＲＡＭ８に格納しておくことにより、再
生スタートの指示で直ちに音出しが可能となる。この装
置によれば、聴感上の応答性能を損うことなく、データ
量に対してその圧縮率がリニアなＰＣＭに比べ、圧縮器
の性能に応じてデータ量を１／２あるいは１／４にする
ことができる圧縮技術を効果的に利用することができ、
結果として記憶装置（ＨＤＤ，ＭＯＤ，ＭＴ等）の性能
限界（アクセス速度、記憶容量）から決定される最大オ
ーディオトラック数、最長録音時間を２倍あるいは４倍
等に向上させ得る。記憶装置は、エンコード、デコード
に必要な処理装置に比べ、高価、大きい、重いので２
台、４台と複数の記憶装置を装備するよりも、本装置採
用による効果は大きい。

【００４７】なお、上述した実施例では、演算器、ＡＤ
ＣおよびＤＡＣを１つとしたが、複数設けたり、時分割
的な処理によってマルチトラックレコーダとしてもよ
い。マルチトラックレコーダとした場合のＲＥＣ処理を
示すタイムチャートを図１５に示す。図１５において
は、４トラックのマルチトラックレコードを実現してお
り、トラックＴｒ１、Ｔｒ２およびＴｒ３は録音トラッ
ク、トラックＴｒ４は再生トラックとしている。図にお
いて、バッファＡＢＵＦでの圧縮、バッファＢＢＵＦ
（０）に書き込み処理は図４と同様にトラックＴｒ１、
Ｔｒ２およびＴｒ３の各々に対して行なわれる。シング
ルトラックの場合と異なる点は、外部記憶装置９へ書き
込む時間Ｓである。４トラックの場合には、次の圧縮が
終了するまでに、４トラック分の圧縮データを外部記憶
装置９へ転送する必要があるため、最長でも、１ブロッ
クの時間Ｂの１／４以下にする。

【００４８】また、図４に示したＲＥＣ処理のタイムチ
ャートにおいて、圧縮時間Ｄと外部記憶装置への転送時
間Ｓの和が１ブロックの時間Ｂより大であるとき、すな
わち、Ｄ＋Ｓ＞Ｂとなる時は、ＲＥＣ処理のタイムチャ
ートは図１６に示すようになる。この場合、２つのバッ
ファＢＢＵＦを用いているため、外部記憶装置への書込
みを次のブロックのエンコード開始前までに終了しなく
てもよい。言換えると、外部記憶装置への書込みは、次
の外部記憶装置への書込みの開始直前に終了していれば
よい。したがって、例えば、マルチトラックでＲＥＣ／
ＰＬＡＹ（録音／再生）を行なう場合に適用でき、符号
Ｓ’で示す時間において他のトラックへの書込みや、読
み出しを行なうようにしてもよい。

【００４９】また、図５に示したＰＬＡＹ処理のタイム
チャートにおける各タイミングは図１７に示すようにし
てもよい。図においては、バッファＢＢＵＦ（ｉ）の圧
縮データをデコード演算し、これをバッファＡＢＵＦ
（ｉ）へ転送する開始タイミングを外部記憶装置から次
の圧縮データを読み込むタイミングに一致させるように
している。これは、データを外部記憶装置からバッファ
へ転送する際の転送時間が一定でない場合でも、影響を
受けないようにするためである。

【００５０】また、本実施例では、同期パルスによる再
生開始指示に応じて直ちに再生を開始する”同期再生”
は、再生しようとするトラック上の任意位置を予めマー
クポインタＭＰに設定しておき、その位置から同期再生
を開始するという仕様であったが、マークポインタＭＰ
の設定をやめて、再生するトラックの先頭から同期再生
が行われるような仕様にしても良い。本実施例では、演
算器の圧縮処理、及び、伸張処理に要する時間は共に時
間ＤでありバッファＢＢＵＦから外部記憶装置９へのデ
ータ転送、及び外部記憶装置９からバッファＢＢＵＦへ
のデータ転送に要する時間は共に時間Ｓであるとした
が、これは、互いに異なる場合もあり得る。その場合
も、時間Ｅより短い（Ｄ＜Ｅ、Ｓ＜Ｅ）という条件は同
じで、それぞれの時間Ｄ、時間Ｓがその条件を満たす必
要がある。

【００５１】図６の同期再生の説明では、ヘッドタイム
ＨＴの時間長に関する条件は１フレーム以上、２フレー
ム以下であったが、これは時間Ｓと時間Ｄの和が時間Ｅ
（＝１フレーム）以下の場合の条件であり、時間Ｓと時
間Ｄの和が１フレーム以上２フレーム以下の場合は、ヘ
ッドタイムＨＴの条件は２フレーム以上、３フレーム以
下となる。この条件の最大値よりも長いヘッドタイムを
設定しても動作には問題が無いが、その分、テンポラリ
ーＲＡＭ８の記憶容量が必要になり、効率が悪くなる。
また、最小値についてはさらに短縮が可能で、いずれの
場合も、ヘッドタイムＨＴが時間Ｓと時間Ｄの和より大
きくなる、すなわち、ヘットタイムＨＴの再生期間内に
次ブロックの転送（時間Ｓ）とデコード（時間Ｄ）が完
了することが保証されていれば良い。

【００５２】

【発明の効果】以上、説明したように、この発明によれ
ば、外部記憶手段に記録された圧縮データの任意の位置
からデコード処理を行う場合、該デコード処理に先立っ
て、圧縮データのデコード開始位置から所定の部分まで
を予め元のデータに戻して所定の記憶手段に記憶し、上
記所定の部分以降のデコード処理の準備が整った時点
で、所定の記憶手段に記憶したデコードされたデータを
出力するとともに、上記所定の部分以降の圧縮データを
順次デコード処理を行って、前記デコード処理されたデ
ータの出力と並行して上記所定の部分以降のデコード処
理を行い、先にデコードされたデータの出力に引き続い
て上記所定の部分以降のデコード処理により生成された
データを出力する演算手段を具備するようにしたため、
圧縮データのデコード時における時間遅れが生ぜず、こ
のため高圧縮率の圧縮法を効果的に用いることができる
という利点が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図で
ある。

【図２】（ａ）は本実施例のパネルスイッチの外観を
示す図、（ｂ）はトラックキーが押下された時のディス
プレイの表示例を示す図、（ｃ）は位置キーが押下され
た時のディスプレイの表示例を示す図である。

【図３】図１の演算器１０の構成を示すブロック図で
ある。

【図４】本実施例におけるＲＥＣ処理を示すタイムチ
ャートである。

【図５】同実施例におけるＰＬＡＹ処理を示すタイム
チャートである。

【図６】同実施例における途中再生処理を示すタイム
チャートである。

【図７】同実施例におけるＲＥＣキーオンイベント処
理を示すフローチャートである。

【図８】同実施例におけるタイマ割込み処理を示すフ
ローチャートである。

【図９】同実施例におけるエンコード終了割込み処理
を示すフローチャートである。

【図１０】同実施例におけるＳＴＯＰキーオンイベン
ト処理を示すフローチャートである。

【図１１】同実施例におけるＰＬＡＹキーオンイベン
ト処理を示すフローチャートである。

【図１２】同実施例におけるマーク処理を示すフロー
チャートである。

【図１３】同実施例における同期再生キー処理を示す
フローチャートである。

【図１４】同実施例における同期トリガ割込み処理を
示すフローチャートである。

【図１５】マルチトラックレコーダとした場合のＲＥ
Ｃ処理を示すタイムチャートである。

【図１６】圧縮時間Ｄと外部記憶装置への転送時間Ｓ
の和が１ブロックの時間Ｂより大であるとき、すなわ
ち、Ｄ＋Ｓ＞Ｂとなる場合のＲＥＣ処理のタイムチャー
トである。

【図１７】ＰＬＡＹ処理の変形例を示すタイムチャー
トである。

【符号の説明】

９……外部記憶装置、１０……演算器（演算手段）、８
……テンポラリＲＡＭ（所定の記憶手段）。

Claims

(57)【特許請求の範囲】

【請求項１】データを所定の圧縮処理によつて圧縮し
て外部記憶手段に記録するとともに、前記外部記憶手段
に記録した圧縮デー夕を所定のデコード処理によって元
のデータに戻し、該元のデータに基づいて音信号を生成
する信号処理装置において、発音指示を発生する発音指示手段と、該発音指示に先立って、前記圧縮データの所定の開始位
置から所定の部分までを予めデコード処理して元のデー
タに戻し、先頭データとして所定の記憶手段に記憶し、
該発音指示の発生に応じて、前記所定の記憶手段に記憶
された先頭データに基づいて音信号の発生を開始すると
ともに前記所定の部分以降の圧縮データのデコード処理
を開始して、前記先頭データに基づく音信号の発生と平
行して前記所定の部分以降の圧縮データのデコード処理
を行い、前記先頭データに基づいた音信号の発生に引き
続いて前記所定の部分以降の圧縮データのデコード処理
の結果生成された元のデータに基づいて音信号を生成す
る演算手段とを具備することを特徴とする信号処理装
置。
【請求項２】前記演算手段の前記デコード処理は、所
定量の圧縮データ単位で実行され、かつ、該所定量の圧
縮データを再生して得られた元のデータに基づいて、該
所定量の圧縮データのデコード処理に要するデコード時
間より長い時間の音信号が生成可能であることを特徴と
する請求項１に記載の信号処理装置。
【請求項３】前記演算手段は、前記先頭デー夕に基づ
く音信号の生成期間内に、前記所定量の圧縮データのデ
コード処理が可能であることを特徴とする請求項２記載
の信号処理装置。