JP2939818B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2939818B2 JP2939818B2 JP15984790A JP15984790A JP2939818B2 JP 2939818 B2 JP2939818 B2 JP 2939818B2 JP 15984790 A JP15984790 A JP 15984790A JP 15984790 A JP15984790 A JP 15984790A JP 2939818 B2 JP2939818 B2 JP 2939818B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- amorphous silicon
- semiconductor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体をポリ・シリコンとした薄膜トラン
ジスタの製造方法に関するものである。
ジスタの製造方法に関するものである。
薄膜トランジスタには、一般に、アモルファス・シリ
コン半導体が用いられているが、アモルファス・シリコ
ン半導体を用いる薄膜トランジスタはその動作速度が遅
いため、最近では、アモルファス・シリコン半導体をポ
リ化してトランジスタの動作速度を速くすることが考え
られている。
コン半導体が用いられているが、アモルファス・シリコ
ン半導体を用いる薄膜トランジスタはその動作速度が遅
いため、最近では、アモルファス・シリコン半導体をポ
リ化してトランジスタの動作速度を速くすることが考え
られている。
この薄膜トランジスタは、従来、ガラス等からなる絶
縁性基板の上にソース，ドレイン電極を形成し、この基
板上にアモルファス・シリコン半導体を堆積させた後、
このアモルファス・シリコン半導体をレーザ照射により
ポリ化してポリ・シリコン半導体とし、この後前記半導
体層の上にゲート絶縁膜を堆積させて、このゲート絶縁
膜の上にゲート電極を形成する製造方法で製造されてい
る。
縁性基板の上にソース，ドレイン電極を形成し、この基
板上にアモルファス・シリコン半導体を堆積させた後、
このアモルファス・シリコン半導体をレーザ照射により
ポリ化してポリ・シリコン半導体とし、この後前記半導
体層の上にゲート絶縁膜を堆積させて、このゲート絶縁
膜の上にゲート電極を形成する製造方法で製造されてい
る。
しかしながら、前記従来の製造方法では、基板上に堆
積させたアモルファス・シリコン半導体をポリ化してか
ら、その上にゲート絶縁膜を堆積させているため、アモ
ルファス・シリコン半導体を用いる薄膜トランジスタを
製造する場合のように半導体とゲート絶縁膜とを連続し
て堆積させることができず、したがって、前記従来の製
造方法で製造された薄膜トランジスタは、半導体層とゲ
ート絶縁膜との界面が不安定で、トランジスタ特性にば
らつきが生ずるという問題をもっていた。
積させたアモルファス・シリコン半導体をポリ化してか
ら、その上にゲート絶縁膜を堆積させているため、アモ
ルファス・シリコン半導体を用いる薄膜トランジスタを
製造する場合のように半導体とゲート絶縁膜とを連続し
て堆積させることができず、したがって、前記従来の製
造方法で製造された薄膜トランジスタは、半導体層とゲ
ート絶縁膜との界面が不安定で、トランジスタ特性にば
らつきが生ずるという問題をもっていた。
本発明はこのような実情にかんがみてなされたもので
あって、その目的とするところは、アモルファス・シリ
コン半導体をポリ化してポリ・シリコン半導体とするも
のでありながら、半導体層とゲート絶縁膜との界面を安
定した良好な界面にして、特性の均一な薄膜トランジス
タを得ることができる薄膜トランジスタの製造方法を提
供することにある。
あって、その目的とするところは、アモルファス・シリ
コン半導体をポリ化してポリ・シリコン半導体とするも
のでありながら、半導体層とゲート絶縁膜との界面を安
定した良好な界面にして、特性の均一な薄膜トランジス
タを得ることができる薄膜トランジスタの製造方法を提
供することにある。
本発明の薄膜トランジスタの製造方法は、絶縁性基板
の上にソース，ドレイン電極を形成し、この基板上にア
モルファス・シリコン半導体とゲート絶縁膜とを順次堆
積させた後、前記ゲート絶縁膜の上方からレーザを照射
して前記アモルファス・シリコン半導体をポリ化し、こ
の後前記ゲート絶縁膜の上に耐圧保持用絶縁膜を形成
し、この耐圧保持用絶縁膜上にゲート電極を形成するこ
とを特徴とするものである。
の上にソース，ドレイン電極を形成し、この基板上にア
モルファス・シリコン半導体とゲート絶縁膜とを順次堆
積させた後、前記ゲート絶縁膜の上方からレーザを照射
して前記アモルファス・シリコン半導体をポリ化し、こ
の後前記ゲート絶縁膜の上に耐圧保持用絶縁膜を形成
し、この耐圧保持用絶縁膜上にゲート電極を形成するこ
とを特徴とするものである。
すなわち、本発明の薄膜トランジスタの製造方法は、
基板上にアモルファス・シリコン半導体とゲート絶縁膜
とを堆積させた後に、前記ゲート絶縁膜の上方からレー
ザを照射してアモルファス・シリコン半導体をポリ化す
るものであり、この製造方法によれば、半導体層とゲー
ト絶縁膜とを連続して堆積させることができるから、半
導体層とゲート絶縁膜との界面を安定した良好な界面に
して、特性の均一な薄膜トランジスタを得ることができ
る。
基板上にアモルファス・シリコン半導体とゲート絶縁膜
とを堆積させた後に、前記ゲート絶縁膜の上方からレー
ザを照射してアモルファス・シリコン半導体をポリ化す
るものであり、この製造方法によれば、半導体層とゲー
ト絶縁膜とを連続して堆積させることができるから、半
導体層とゲート絶縁膜との界面を安定した良好な界面に
して、特性の均一な薄膜トランジスタを得ることができ
る。
以下、本発明の一実施例を、第１図〜第５図の製造工
程図を参照し説明する。
程図を参照し説明する。
まず、第１図に示すように、ガラス等からなる絶縁性
基板１の上に、クロム（Cr）等からなる金属膜を250Å
の厚さに堆積させ、その上に、燐（Ｐ）等のｎ型不純物
をドープしたｎ型アモルファス・シリコン（n+−ａ−S
i）を125Å〜250Åの厚さに堆積させた後、この両堆積
膜を同一形状にパターニングして、前記金属膜からなる
ソース電極２およびドレイン電極３と、前記ｎ型アモル
ファス・シリコンからなるオーミックコンタクト層４と
を形成する。
基板１の上に、クロム（Cr）等からなる金属膜を250Å
の厚さに堆積させ、その上に、燐（Ｐ）等のｎ型不純物
をドープしたｎ型アモルファス・シリコン（n+−ａ−S
i）を125Å〜250Åの厚さに堆積させた後、この両堆積
膜を同一形状にパターニングして、前記金属膜からなる
ソース電極２およびドレイン電極３と、前記ｎ型アモル
ファス・シリコンからなるオーミックコンタクト層４と
を形成する。
次に、同図に示すように、前記基板１上に、ｉ型のア
モルファス・シリコン（ｉ−ａ−Si）半導体5aを500Å
〜1000Åの厚さに堆積させて半導体層５を形成し、その
上に、分子結合していない酸素を含んでいる酸化量の多
い酸化絶縁物、例えば酸化シリコン（SiOx）または酸化
タンタル（TaOx）等からなるゲート絶縁膜６を200Å〜5
00Åの厚さに堆積させる。このアモルファス・シリコン
半導体5aとゲート絶縁膜６はスパッタ装置により真空中
で連続して堆積させる。
モルファス・シリコン（ｉ−ａ−Si）半導体5aを500Å
〜1000Åの厚さに堆積させて半導体層５を形成し、その
上に、分子結合していない酸素を含んでいる酸化量の多
い酸化絶縁物、例えば酸化シリコン（SiOx）または酸化
タンタル（TaOx）等からなるゲート絶縁膜６を200Å〜5
00Åの厚さに堆積させる。このアモルファス・シリコン
半導体5aとゲート絶縁膜６はスパッタ装置により真空中
で連続して堆積させる。
次に、第２図に示すように、ゲート絶縁膜６の上方か
らXeClエキシマレーザＡを照射して、前記半導体層５と
その下のオーミックコンタクト層４とをその融点以上の
温度に加熱し、この後徐冷する。このように、半導体層
５とオーミックコンタクト層４とをその融点以上の温度
に加熱して徐冷すると、半導体層５のアモルファス・シ
リコン半導体5aがポリ化して、ポリ・シリコン（poly−
Si）半導体5bとなり、またオーミックコンタクト層４の
アモルファス・シリコンもポリ化して、ポリ・シリコン
となる。また、この実施例では、ゲート絶縁膜６を、酸
化量の多い酸化絶縁物で形成しているため、ゲート絶縁
膜６の上方からレーザＡを照射して半導体層５を加熱す
ると、この半導体層５とゲート絶縁膜６との界面に、半
導体層５のシリコン（Si）とゲート絶縁膜６中の分子結
合していない酸素（Ｏ）との反応によって薄いシリコン
酸化膜（SiO2膜）７が生成する。
らXeClエキシマレーザＡを照射して、前記半導体層５と
その下のオーミックコンタクト層４とをその融点以上の
温度に加熱し、この後徐冷する。このように、半導体層
５とオーミックコンタクト層４とをその融点以上の温度
に加熱して徐冷すると、半導体層５のアモルファス・シ
リコン半導体5aがポリ化して、ポリ・シリコン（poly−
Si）半導体5bとなり、またオーミックコンタクト層４の
アモルファス・シリコンもポリ化して、ポリ・シリコン
となる。また、この実施例では、ゲート絶縁膜６を、酸
化量の多い酸化絶縁物で形成しているため、ゲート絶縁
膜６の上方からレーザＡを照射して半導体層５を加熱す
ると、この半導体層５とゲート絶縁膜６との界面に、半
導体層５のシリコン（Si）とゲート絶縁膜６中の分子結
合していない酸素（Ｏ）との反応によって薄いシリコン
酸化膜（SiO2膜）７が生成する。
次に、第３図に示すように、前記ゲート絶縁膜６と半
導体層５およびオーミックコンタクト層４をフォトリソ
グラフィ法によって所定の外形にパターニングする。
導体層５およびオーミックコンタクト層４をフォトリソ
グラフィ法によって所定の外形にパターニングする。
次に、第４図に示すように、基板１上に窒化シリコン
（SiN）からなる耐圧保持用絶縁膜８をプラズマCVD法に
より1500Å〜3000Åの厚さに堆積させ、次いでこの耐圧
保持用絶縁膜８に、基板１上のソース電極２およびドレ
イン電極３に達するコンタクト孔９を形成する。
（SiN）からなる耐圧保持用絶縁膜８をプラズマCVD法に
より1500Å〜3000Åの厚さに堆積させ、次いでこの耐圧
保持用絶縁膜８に、基板１上のソース電極２およびドレ
イン電極３に達するコンタクト孔９を形成する。
次に、第５図に示すように、前記耐圧保持用絶縁膜８
の上およびそのコンタクト孔９内にアルミニウム（Al）
等の金属膜をスパッタリング法により3000Å〜4000Åの
厚さに堆積させてこの金属膜をパターニングする方法
で、ゲート電極10およびそのライン部（図示せず）と、
前記コンタクト孔９においてソース，ドレイン電極2,3
にそれぞれつながるライン部11,12を形成して、薄膜ト
ランジスタを完成する。
の上およびそのコンタクト孔９内にアルミニウム（Al）
等の金属膜をスパッタリング法により3000Å〜4000Åの
厚さに堆積させてこの金属膜をパターニングする方法
で、ゲート電極10およびそのライン部（図示せず）と、
前記コンタクト孔９においてソース，ドレイン電極2,3
にそれぞれつながるライン部11,12を形成して、薄膜ト
ランジスタを完成する。
すなわち、この実施例の薄膜トランジスタの製造方法
は、基板１上にアモルファス・シリコン半導体5aとゲー
ト絶縁膜６とを堆積させた後に、前記ゲート絶縁膜６の
上方からレーザＡを照射してアモルファス・シリコン半
導体5aをポリ化するものであり、この製造方法によれ
ば、半導体層５とゲート絶縁膜６とを連続して堆積させ
ることができるから、半導体層５とゲート絶縁膜６との
界面を安定した良好な界面にして、特性の均一な薄膜ト
ランジスタを得ることができる。
は、基板１上にアモルファス・シリコン半導体5aとゲー
ト絶縁膜６とを堆積させた後に、前記ゲート絶縁膜６の
上方からレーザＡを照射してアモルファス・シリコン半
導体5aをポリ化するものであり、この製造方法によれ
ば、半導体層５とゲート絶縁膜６とを連続して堆積させ
ることができるから、半導体層５とゲート絶縁膜６との
界面を安定した良好な界面にして、特性の均一な薄膜ト
ランジスタを得ることができる。
また、この実施例では、前記ゲート絶縁膜６を酸化絶
縁物で形成しているため、ゲート絶縁膜６の上方からレ
ーザＡを照射してアモルファス・シリコン半導体5aをポ
リ化する際に、半導体層５とゲート絶縁膜６との界面に
シリコン酸化膜７が生成させることができる。そして、
このシリコン酸化膜７は、半導体層５のシリコンとゲー
ト絶縁膜６中の酸素との反応により生成するものである
ため、このシリコン酸化膜７は半導体層５ともゲート絶
縁膜６とも一体に結合しており、したがって、このよう
に製造方法によれば、半導体層５とゲート絶縁膜６との
界面をさらに良好にすることができる。
縁物で形成しているため、ゲート絶縁膜６の上方からレ
ーザＡを照射してアモルファス・シリコン半導体5aをポ
リ化する際に、半導体層５とゲート絶縁膜６との界面に
シリコン酸化膜７が生成させることができる。そして、
このシリコン酸化膜７は、半導体層５のシリコンとゲー
ト絶縁膜６中の酸素との反応により生成するものである
ため、このシリコン酸化膜７は半導体層５ともゲート絶
縁膜６とも一体に結合しており、したがって、このよう
に製造方法によれば、半導体層５とゲート絶縁膜６との
界面をさらに良好にすることができる。
なお、前記実施例では、ソース，ドレイン電極2,3の
ライン部11,12を耐圧保持用絶縁膜８の上に形成してい
るが、このライン部11,12は、ソース，ドレイン電極2,3
の形成時に基板１上に形成しておいてもよい。また、前
記実施例では、ゲート絶縁膜６の上に耐圧保持用絶縁膜
８を形成し、この耐圧保持用絶縁膜８の上にゲート電極
10を形成しているが、ゲート絶縁膜６を十分な絶縁耐圧
をもつ厚さに形成すれば、前記耐圧保持用絶縁膜８は必
ずしも必要ではないから、その場合は、前記ゲート絶縁
膜６の上に直接ゲート電極10を形成してもよい。
ライン部11,12を耐圧保持用絶縁膜８の上に形成してい
るが、このライン部11,12は、ソース，ドレイン電極2,3
の形成時に基板１上に形成しておいてもよい。また、前
記実施例では、ゲート絶縁膜６の上に耐圧保持用絶縁膜
８を形成し、この耐圧保持用絶縁膜８の上にゲート電極
10を形成しているが、ゲート絶縁膜６を十分な絶縁耐圧
をもつ厚さに形成すれば、前記耐圧保持用絶縁膜８は必
ずしも必要ではないから、その場合は、前記ゲート絶縁
膜６の上に直接ゲート電極10を形成してもよい。
さらに、前記実施例では、ゲート絶縁膜６を酸化絶縁
物で形成しているが、このゲート絶縁膜６は、窒化シリ
コン（SiN）等の酸化を含まない絶縁物で形成してもよ
く、その場合は、レーザ照射によってアモルファス・シ
リコン半導体5aをポリ化する際に半導体層５とゲート絶
縁膜６との界面にシリコン酸化膜７は生成しないが、そ
れでも、半導体層５とゲート絶縁膜６とは連続堆積膜で
あるため、半導体層５とゲート絶縁膜６との界面は、安
定した良好な界面となる。
物で形成しているが、このゲート絶縁膜６は、窒化シリ
コン（SiN）等の酸化を含まない絶縁物で形成してもよ
く、その場合は、レーザ照射によってアモルファス・シ
リコン半導体5aをポリ化する際に半導体層５とゲート絶
縁膜６との界面にシリコン酸化膜７は生成しないが、そ
れでも、半導体層５とゲート絶縁膜６とは連続堆積膜で
あるため、半導体層５とゲート絶縁膜６との界面は、安
定した良好な界面となる。
本発明の薄膜トランジスタの製造方法は、基板上にア
モルファス・シリコン半導体とゲート絶縁膜とを堆積さ
せた後に、前記ゲート絶縁膜の上方からレーザを照射し
てアモルファス・シリコン半導体をポリ化するものであ
るから、半導体層とゲート絶縁膜とを連続して堆積させ
ることができ、したがって、半導体層とゲート絶縁膜と
の界面を安定した良好な界面にして、特性の均一な薄膜
トランジスタを得ることができる。
モルファス・シリコン半導体とゲート絶縁膜とを堆積さ
せた後に、前記ゲート絶縁膜の上方からレーザを照射し
てアモルファス・シリコン半導体をポリ化するものであ
るから、半導体層とゲート絶縁膜とを連続して堆積させ
ることができ、したがって、半導体層とゲート絶縁膜と
の界面を安定した良好な界面にして、特性の均一な薄膜
トランジスタを得ることができる。
第１図〜第５図は本発明の一実施例を示す薄膜トランジ
スタの製造工程図である。 １……基板、２……ソース電極、３……ドレイン電極、
４……オーミックコンタクト層、５……半導体層、5a…
…アモルファス・シリコン半導体、5b……ポリ・シリコ
ン半導体、６……ゲート絶縁膜、７……シリコン酸化
膜、８……耐圧保持用絶縁膜、10……ゲート電極。
スタの製造工程図である。 １……基板、２……ソース電極、３……ドレイン電極、
４……オーミックコンタクト層、５……半導体層、5a…
…アモルファス・シリコン半導体、5b……ポリ・シリコ
ン半導体、６……ゲート絶縁膜、７……シリコン酸化
膜、８……耐圧保持用絶縁膜、10……ゲート電極。
Claims (1)
- 【請求項１】絶縁性基板の上にソース，ドレイン電極を
形成し、この基板上にアモルファス・シリコン半導体と
ゲート絶縁膜とを順次堆積させた後、前記ゲート絶縁膜
の上方からレーザを照射して前記アモルファス・シリコ
ン半導体をポリ化し、この後前記ゲート絶縁膜の上に耐
圧保持用絶縁膜を形成し、この耐圧保持用絶縁膜上にゲ
ート電極を形成することを特徴とする薄膜トランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15984790A JP2939818B2 (ja) | 1990-06-20 | 1990-06-20 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15984790A JP2939818B2 (ja) | 1990-06-20 | 1990-06-20 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0451529A JPH0451529A (ja) | 1992-02-20 |
| JP2939818B2 true JP2939818B2 (ja) | 1999-08-25 |
Family
ID=15702539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15984790A Expired - Lifetime JP2939818B2 (ja) | 1990-06-20 | 1990-06-20 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2939818B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344849A (ja) * | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JP4458048B2 (ja) * | 2006-02-23 | 2010-04-28 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
-
1990
- 1990-06-20 JP JP15984790A patent/JP2939818B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451529A (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321323A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR100317641B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| TWI227362B (en) | Liquid crystal display manufacturing process and polysilicon layer forming process | |
| JP2939818B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3575698B2 (ja) | 多結晶半導体装置の製造方法 | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3125931B2 (ja) | 半導体作製方法 | |
| JP3146702B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0556016B2 (ja) | ||
| JPH04221854A (ja) | 薄膜半導体装置 | |
| JPH11145484A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0563195A (ja) | 超薄膜トランジスタ及びその製造方法 | |
| JP3466638B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3063018B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| KR100659911B1 (ko) | 다결정 실리콘 형성방법 및 이를 이용한 박막트랜지스터의 제조 방법 | |
| JPH11103070A (ja) | 薄膜トランジスタ | |
| JP3357347B2 (ja) | 薄膜トランジスタを有する表示装置の作製方法 |