JP2929832B2 - 統計的パケット多重方式 - Google Patents
統計的パケット多重方式Info
- Publication number
- JP2929832B2 JP2929832B2 JP8126492A JP8126492A JP2929832B2 JP 2929832 B2 JP2929832 B2 JP 2929832B2 JP 8126492 A JP8126492 A JP 8126492A JP 8126492 A JP8126492 A JP 8126492A JP 2929832 B2 JP2929832 B2 JP 2929832B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- lines
- packet
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は統計的パケット多重方式
に関する。
に関する。
【０００２】
【従来の技術】従来、この種の２回線を１回線へ統計的
多重するパケット多重方式では、各回線のＨＤＬＣフォ
ーマット化された回線をＨＤＬＣにて１度終端し（終端
機能としては、回線の対向装置とでのフロー制御等の機
能を有する）、多重回線へは新たにＨＤＬＣフォーマッ
ト化したそのＨＤＬＣ内のアドレスフィールドにその回
線番号を付加して、多重回線上のＨＤＬＣフォーマット
内のアドレスフィールドの定義をし、統計的多重をソフ
トフェアによって行っていた。
多重するパケット多重方式では、各回線のＨＤＬＣフォ
ーマット化された回線をＨＤＬＣにて１度終端し（終端
機能としては、回線の対向装置とでのフロー制御等の機
能を有する）、多重回線へは新たにＨＤＬＣフォーマッ
ト化したそのＨＤＬＣ内のアドレスフィールドにその回
線番号を付加して、多重回線上のＨＤＬＣフォーマット
内のアドレスフィールドの定義をし、統計的多重をソフ
トフェアによって行っていた。
【０００３】
【発明が解決しようとする課題】この従来の統計的パケ
ット多重方式では、各回線のＨＤＬＣフォーマットの終
端機能を備えているため、回線の高トラヒック時におい
て高パフォーマンスを実現するには、例えばプロセッサ
の高速処理化等終端機能の処理スピードを考慮した構成
要素（ソフトウェア）を必項とする。
ット多重方式では、各回線のＨＤＬＣフォーマットの終
端機能を備えているため、回線の高トラヒック時におい
て高パフォーマンスを実現するには、例えばプロセッサ
の高速処理化等終端機能の処理スピードを考慮した構成
要素（ソフトウェア）を必項とする。
【０００４】又、低トラヒック時においては、回路構成
が多いため回線使用率に比べ部品数が多く、原価高とな
るという問題点があった。
が多いため回線使用率に比べ部品数が多く、原価高とな
るという問題点があった。
【０００５】
【課題を解決するための手段】第１の発明の統計的パケ
ット多重方式は、ＨＤＬＣフォーマット化された２回線
からのパケットデータを１つの多重回線に送出する統計
的パケット多重方式であって、前記各回線からの前記パ
ケットデータを検出する第１，第２の検出回路と、この
検出したパケットデータを積み込む待ち合わせ用バッフ
ァと、前記２回線の同時受信時に競合を防止するための
アービトレーション回路とを備え、前記第１の検出回路
が検出した前記パケットデータは正極性で前記多重回線
に送出し、前記第２の検出回路で検出した前記パケット
データは負極性で前記多重回線に送出することを特徴と
する。
ット多重方式は、ＨＤＬＣフォーマット化された２回線
からのパケットデータを１つの多重回線に送出する統計
的パケット多重方式であって、前記各回線からの前記パ
ケットデータを検出する第１，第２の検出回路と、この
検出したパケットデータを積み込む待ち合わせ用バッフ
ァと、前記２回線の同時受信時に競合を防止するための
アービトレーション回路とを備え、前記第１の検出回路
が検出した前記パケットデータは正極性で前記多重回線
に送出し、前記第２の検出回路で検出した前記パケット
データは負極性で前記多重回線に送出することを特徴と
する。
【０００６】又、第２の発明の統計的パケット多重方式
は、１つの多重回線からのデータを分離して２回線に送
出する統計的パケット多重方式であって、前記多重回線
からのデータパケットのＨＤＬＣフォーマットを正極
性，負極性で検出する第１，第２の検出回路を備え、前
記第１，第２の検出回路は検出したパケットデータを前
記２回線の一方，他方の回線にそれぞれ送出することを
特徴とする。
は、１つの多重回線からのデータを分離して２回線に送
出する統計的パケット多重方式であって、前記多重回線
からのデータパケットのＨＤＬＣフォーマットを正極
性，負極性で検出する第１，第２の検出回路を備え、前
記第１，第２の検出回路は検出したパケットデータを前
記２回線の一方，他方の回線にそれぞれ送出することを
特徴とする。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の統計的パケット多重方式の一実施例
を示すブロック図で、（ａ），（ｂ）は多重化，多重分
離化の部分を示す。
る。図１は本発明の統計的パケット多重方式の一実施例
を示すブロック図で、（ａ），（ｂ）は多重化，多重分
離化の部分を示す。
【０００８】図１（ａ）において、受信回線１，２から
のパケットデータからＨＤＬＣフォーマット検出回路
（以下ＤＥＴ）３，４によりＨＤＬＣフォーマット内の
有効データを取り出して待ち合わせ用のバッファ５，６
へ積み込む。バッファ５，６は自バッファにデータが有
ればアービトレーション回路（以下ＡＲＢ）１１に要求
信号７，８を送出する。ＡＲＢ１１は競合調停を行い、
どちらか一方にデータ送出許可信号９，１０を返送す
る。ここで、例えば許可信号９を受けたバッファ５はパ
ケットデータを送出する。バッファ５，６からのパケッ
トデータは０回線側のバッファ５は正極性で、１回線側
のバッファ６はインバータ１２により負極性として選択
回路（以下ＳＥＬ）１４に入力される。この時、ＡＲＢ
１１はどちら側の回線を選択しているか知っているの
で、選択信号１３をＳＥＬ１４に入力する。選択された
方のデータが多重回線１５に送信される。
のパケットデータからＨＤＬＣフォーマット検出回路
（以下ＤＥＴ）３，４によりＨＤＬＣフォーマット内の
有効データを取り出して待ち合わせ用のバッファ５，６
へ積み込む。バッファ５，６は自バッファにデータが有
ればアービトレーション回路（以下ＡＲＢ）１１に要求
信号７，８を送出する。ＡＲＢ１１は競合調停を行い、
どちらか一方にデータ送出許可信号９，１０を返送す
る。ここで、例えば許可信号９を受けたバッファ５はパ
ケットデータを送出する。バッファ５，６からのパケッ
トデータは０回線側のバッファ５は正極性で、１回線側
のバッファ６はインバータ１２により負極性として選択
回路（以下ＳＥＬ）１４に入力される。この時、ＡＲＢ
１１はどちら側の回線を選択しているか知っているの
で、選択信号１３をＳＥＬ１４に入力する。選択された
方のデータが多重回線１５に送信される。
【０００９】次に図１（ｂ）において、多重回線２１か
らのパケットデータは、正極性で０回線側のＤＥＴ２３
に入力され、１回線側は負極性なのでインバータ１６を
介して正極性にしてＤＥＴ２４に入力される。ＤＥＴ２
３，２４は入力のパケットデータにＨＤＬＣフォーマッ
ト化されたデータがないとき、各回線２５，２６にタイ
ムフィルとしてフラグを送出する。又、ＤＥＴ２３，２
４でＨＤＬＣフォーマット化されたデータと認識したと
きはこのデータを回線２５，２６に送出する。
らのパケットデータは、正極性で０回線側のＤＥＴ２３
に入力され、１回線側は負極性なのでインバータ１６を
介して正極性にしてＤＥＴ２４に入力される。ＤＥＴ２
３，２４は入力のパケットデータにＨＤＬＣフォーマッ
ト化されたデータがないとき、各回線２５，２６にタイ
ムフィルとしてフラグを送出する。又、ＤＥＴ２３，２
４でＨＤＬＣフォーマット化されたデータと認識したと
きはこのデータを回線２５，２６に送出する。
【００１０】次に、図２は一般的なＨＤＬＣフォーマッ
ト化されたデータを示す図である。ＨＤＬＣフォーマッ
トはフラグとフラグの間にデータ部を挿入し、データ部
の最後にＣＲＣ値を付加してなる。ここでフラグは“０
１１１１１１０”である。ＨＤＬＣでは０削除／０挿入
機能があり、送信側ではデータ部で“１”が５個続いた
ら無条件に“０”を挿入し、受信側ではデータ部で
“１”が５個続いた後の“０”を無条件に削除する。
ト化されたデータを示す図である。ＨＤＬＣフォーマッ
トはフラグとフラグの間にデータ部を挿入し、データ部
の最後にＣＲＣ値を付加してなる。ここでフラグは“０
１１１１１１０”である。ＨＤＬＣでは０削除／０挿入
機能があり、送信側ではデータ部で“１”が５個続いた
ら無条件に“０”を挿入し、受信側ではデータ部で
“１”が５個続いた後の“０”を無条件に削除する。
【００１１】本実施例では、２つの異なる情報を伝送す
るのに伝送路の極性を変えることにより、図１（ｂ）に
示す負極性のデータを受信する受信部（インバータ２２
とＤＥＴ２４）は正極性のデータも受信することにな
る。ここでＨＤＬＣの特徴により、正極性のデータは負
極性に変換すると当然先頭のフラグ（オープニングフラ
グ）を検出できない。また、データにはＣＲＣ値が付加
されているので、正極性のデータを負極性の受信部で検
出する確率は非常に小さい。従って相互に送信するデー
タを相手側に多重化伝送することが可能となる。
るのに伝送路の極性を変えることにより、図１（ｂ）に
示す負極性のデータを受信する受信部（インバータ２２
とＤＥＴ２４）は正極性のデータも受信することにな
る。ここでＨＤＬＣの特徴により、正極性のデータは負
極性に変換すると当然先頭のフラグ（オープニングフラ
グ）を検出できない。また、データにはＣＲＣ値が付加
されているので、正極性のデータを負極性の受信部で検
出する確率は非常に小さい。従って相互に送信するデー
タを相手側に多重化伝送することが可能となる。
【００１２】
【発明の効果】以上説明したように本発明は、ＨＤＬＣ
にフォーマット化された２回線を１回線に統計的多重分
離する方式として、各回線から受信するパケットデータ
のＨＤＬＣフォーマットのデータの有無を判定する検出
回路と、待ち合わせ用のバッファと、各回線の同時受信
時の競合防止用のアービトレーション回路とを備え、２
回線のうちある回線側は受信されたデータを正極性で回
線へ送出し、別の回線側は受信されたデータを負極性で
回線へ送出する。又、回線からのデータを分離して２回
線にするには、一方の側は正極性でＨＤＬＣフォーマッ
トを検出して回線へ送出し、他方の側は負極性でＨＤＬ
Ｃフォーマットを検出して回線へ送出するようにしたの
で、ソフトウェアの介在無しに単にハードウェアにより
構成でき、高トラヒックでの高パフォーマンスを期待で
き、回路数も少なくできるという効果を有する。
にフォーマット化された２回線を１回線に統計的多重分
離する方式として、各回線から受信するパケットデータ
のＨＤＬＣフォーマットのデータの有無を判定する検出
回路と、待ち合わせ用のバッファと、各回線の同時受信
時の競合防止用のアービトレーション回路とを備え、２
回線のうちある回線側は受信されたデータを正極性で回
線へ送出し、別の回線側は受信されたデータを負極性で
回線へ送出する。又、回線からのデータを分離して２回
線にするには、一方の側は正極性でＨＤＬＣフォーマッ
トを検出して回線へ送出し、他方の側は負極性でＨＤＬ
Ｃフォーマットを検出して回線へ送出するようにしたの
で、ソフトウェアの介在無しに単にハードウェアにより
構成でき、高トラヒックでの高パフォーマンスを期待で
き、回路数も少なくできるという効果を有する。
【図１】本発明の統計的パケット多重方式の一実施例を
示すブロック図である。
示すブロック図である。
【図２】一般的なＨＤＬＣフォーマット化されたデータ
を示す図である。
を示す図である。
１，２ 受信回線 ３，４，２３，２４ ＨＤＬＣフォーマット検出回路
（ＤＥＴ） ５，６ バッファ １１ アービトレーション回路（ＡＲＢ） １２，２２ インバータ １４ 選択回路（ＳＥＬ） １５，２１ 多重回線
（ＤＥＴ） ５，６ バッファ １１ アービトレーション回路（ＡＲＢ） １２，２２ インバータ １４ 選択回路（ＳＥＬ） １５，２１ 多重回線
Claims (2)
- 【請求項１】 ＨＤＬＣフォーマット化された２回線か
らのパケットデータを１つの多重回線に送出する統計的
パケット多重方式であって、前記各回線からの前記パケ
ットデータを検出する第１，第２の検出回路と、この検
出したパケットデータを積み込む待ち合わせ用バッファ
と、前記２回線の同時受信時に競合を防止するためのア
ービトレーション回路とを備え、前記第１の検出回路が
検出した前記パケットデータは正極性で前記多重回線に
送出し、前記第２の検出回路で検出した前記パケットデ
ータは負極性で前記多重回線に送出することを特徴とす
る統計的パケット多重方式。 - 【請求項２】 １つの多重回線からのデータを分離して
２回線に送出する統計的パケット多重方式であって、前
記多重回線からのデータパケットのＨＤＬＣフォーマッ
トを正極性，負極性で検出する第１，第２の検出回路を
備え、前記第１，第２の検出回路は検出したパケットデ
ータを前記２回線の一方，他方の回線にそれぞれ送出す
ることを特徴とする統計的パケット多重方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8126492A JP2929832B2 (ja) | 1992-04-03 | 1992-04-03 | 統計的パケット多重方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8126492A JP2929832B2 (ja) | 1992-04-03 | 1992-04-03 | 統計的パケット多重方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304540A JPH05304540A (ja) | 1993-11-16 |
| JP2929832B2 true JP2929832B2 (ja) | 1999-08-03 |
Family
ID=13741505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8126492A Expired - Lifetime JP2929832B2 (ja) | 1992-04-03 | 1992-04-03 | 統計的パケット多重方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2929832B2 (ja) |
-
1992
- 1992-04-03 JP JP8126492A patent/JP2929832B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05304540A (ja) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577539B2 (ja) | ブリッジ | |
| EP0042447B1 (en) | Flow control mechanism for block switching nodes | |
| US6016513A (en) | Method of preventing packet loss during transfers of data packets between a network interface card and an operating system of a computer | |
| US5491802A (en) | Network adapter for inserting pad bytes into packet link headers based on destination service access point fields for efficient memory transfer | |
| US5442750A (en) | System for transmitting data between systems using selected subsets of plural interconnecting bus lines and including selection of a compatible transmission speed | |
| JPH0832644A (ja) | 信号受信装置 | |
| US5835779A (en) | Message transmission among processing units using interrupt control technique | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JP2929832B2 (ja) | 統計的パケット多重方式 | |
| JP2568458B2 (ja) | データ長さ検出装置 | |
| JPS63124650A (ja) | デジタルトランクインタフェース | |
| US20110292944A1 (en) | Fly-by and ack-accelerated arbitration for broadcast packets | |
| JPH05175998A (ja) | 統計的多重方式 | |
| JP3168102B2 (ja) | 通信装置 | |
| JPS6294037A (ja) | ト−クンリング通信方式 | |
| JPH07131504A (ja) | データ転送装置 | |
| US7206881B2 (en) | Arrangement and method for controlling dataflow on a data bus | |
| JP3131515B2 (ja) | ファクシミリ通信制御方法 | |
| JPH04117742A (ja) | マルチプロセッサシステム | |
| JP2923992B2 (ja) | デマンドアサイン通信システムにおけるアクセスチャネル制御方式 | |
| JPH0250649A (ja) | ローカルネットワーク伝送装置 | |
| JP2841505B2 (ja) | 通信制御装置 | |
| JPH063925B2 (ja) | 共用チヤネルアクセス制御回路 | |
| JPH0378018B2 (ja) | ||
| JP2000183864A (ja) | デ―タ通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990420 |