JP2577539B2 - ブリッジ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル・データ通信ネ
ットワークの相互接続に関し、特に、２個以上の個別ネ
ットワーク間を相互接続するブリッジを介するフレーム
あるいはパケット伝送に関する。

【０００２】

【従来の技術】従来のデジタル・ネットワークは同期式
あるいは蓄積交換式として特徴づけられてきた。同期式
ネットワークは、本来、過度の遅れなく同期をとって目
的地に配送しなくてはならない音声信号を搬送するため
に使用された。サンプルの配送率の変化は再生した音声
信号の歪となり、配送における端末から端末への遅れの
拡大は人間の観点からも容認できない。蓄積交換あるい
はパケット・ネットワークは、当初、ビジネス・データ
（ファイル、信用問い合わせ、等）を送るために使用さ
れており、そうしたビジネス・データはどれも、通常こ
うしたネットワークで生じる端末から端末への遅れによ
る影響を受けにくい。パケット・ネットワークは、統計
学的な利用や負荷率を利用可能であり、ネットワーク帯
域幅の利用に際してより有効である。例えば、音声会話
を搬送する同期式ネットワークは、意味のある信号が存
在しない時でも資源を割り当てなくてはならない。ＴＡ
ＳＩ（時間割当通話割込装置）は上記機能の利用を増大
したが、純粋なパケット・ネットワークの効率について
対処するものではなかった。

【０００３】

【発明が解決しようとする課題】高速デジタル・ネット
ワーク（１００メガバイト／秒以上）の可用性により、
デジタル化した音声のような同期信号を上記したような
難点がないように搬送するパケット・ネットワークを使
用することが可能である。しかし、独立したネットワー
ク（およびそれらを相互接続するブリッジ）の数が増え
るにつれ、端末から端末への遅れも増加する。この増加
は、相互接続するブリッジを介して、あるネットワーク
から別のネットワークへ送るために必要な処理時間に直
接影響が現れる。従って、本発明の主たる目的は、ある
ネットワークから別のネットワークへパケットを送るた
めに必要な処理時間を減少させ、ブリッジによって相互
接続された多数のネットワーク全体にわたる送信の端末
間の遅れを減少させることである。そうしたことを行
い、同期伝送をパケット形式で流せる距離やドメインを
拡大する。

【０００４】

【課題を解決するための手段】第１ネットワークからデ
ータ・パケットを受信し、第２ネットワークに送信する
ブリッジにより上記目的を達成する。すなわち、本発明
のブリッジは第１ネットワークに接続した第１アダプタ
を有し、そのアダプタはパケットの少なくとも一部を受
信し、かつ検査をしてそのパケットが第２ネットワーク
に送信すべきか決定する。本発明によるプロセッサは制
御プログラムと１以上の全パケットを記憶するためのメ
モリを有する。上記制御プログラムは１以上の受信バッ
ファ記述子を生成し、該受信バッファ記述子は別のネッ
トワークに送信されるパケットを記憶するためのメモリ
内のバッファを定義するポインタと長さの値を有し、ま
た、上記第１受信バッファ記述子で定義されたバッファ
の長さをプロセスのパケットが越える際に使用される次
の受信バッファ記述子のポインタを生成する。

【０００５】第１アダプタの手段は、上記第１アダプタ
が送信するためのパケットを有する時に受信バッファ記
述子をアクセスし、そのパケットを記述子内で定義した
メモリ・バッファにロードし、パケットが記憶されると
プロセッサとその制御プログラムに通知する。制御プロ
グラムは、そのバッファの内容を検査し、１以上のパケ
ットが伝送を待機させられている際に別の伝送記述子へ
のポインタがあれば、１つ以上のポインタと長さフィー
ルドを有する伝送記述子を生成する。

【０００６】さらに、本発明は上記他のネットワークに
接続し、１以上の上記伝送記述子に応じ、その伝送記述
子内で定義したバッファに記憶したパケットを送信する
第２アダプタを有する。

【０００７】

【実施例】添付図面を参照にして、本発明の望ましい実
施例について説明する。図１において、第１ネットワー
クＮ１、第２ネットワークＮ２、第３ネットワークＮ３
はブリッジ１０により相互接続されており、各ネットワ
ークは複数の端子Ｔ（同期あるいは非同期のどちらか）
を有しており、どのネットワークが設置されているかに
関わり無く互いに通信可能となる。説明を分かり易くす
るために、全てのネットワークはトークンリング・ネッ
トワークとして示したが、異なったプロトコルを有する
ネットワークも、後に説明するパケット修正技術を使用
する公知のプロトコル変換の追加工程のみを必要とする
が、同一方法で相互接続可能となる。

【０００８】図２に示したブリッジ１０は、ｎ個のネッ
トワークのいずれか１つに接続したｎ個のアダプタ１２
を有する。説明のシステムでは、すべてのネットワーク
はトークンリング・ネットワークと仮定する。上記した
ように、本発明は異なったネットワークが相互接続され
ている場合にも適用できるので、これはこの事例に限る
物ではない。中央システムユニット１４はシステムバス
１５によって全てのアダプタ１２に接続されている。

【０００９】各アダプタはプロトコル特定回路１６を有
し、ネットワーク用に特定された他のプロトコル同様に
ネットワークを終了させたり、起動させたりする。トー
クンリング・ネットワークの場合には、例えばＩＥＥＥ
８０２・５説明書に詳しく説明されている通り当業者に
は周知であり、ここでは説明の重複を避ける。データ・
ストリームのコピーがメモリ１７に付与される。メモリ
１７の記憶容量には限度があるが、パケットを別のネッ
トワークに伝送すべき時を指示する情報を記憶するには
充分である。トークンリングの場合には、これは任意経
路指定情報フィールドを有する物理ヘッダである。透過
経路指定を使用する事例では、記憶した経路指定表と比
較した時、パケットを経路指定すべきである旨、かつ経
路指定する場所を指摘するソース・アドレスフィールド
と目的地、あるいはその一方のみをメモリが必要とす
る。

【００１０】プログラムを組み込んだマイクロプロセッ
サ１８が、トークンリング基準で定義したように開始区
切り文字を捜すメモリ１７の内容を監視し、フレームあ
るいはパケットを別のネットワークに伝送すべきならそ
の内容に基づいて経路指定情報フィールドを決定する。
パケットを伝送しないなら、マイクロプロセッサは次の
開始区切り文字を捜すことを再開し、そのプロセスを繰
り返す。

【００１１】メッセージが別のネットワーク上の装置用
であることをヘッダの経路指定情報が示しているなら、
マイクロプロセッサは全パケットをシステム・ユニット
１４のバッファに伝送する。遅延はメモリ１７および極
めて短い回路操作時間によってのみ発生する。システム
・ユニット１４は多くの受信バッファ記述子を生成する
制御プログラムを与えられる。各記述子は、バッファの
開始アドレス、バッファの長さ、次の受信バッファ記述
子のアドレス、およびアダプタがその記述子を使用して
別のネットワークに関するフレームを処理する時に挿入
されるステータス情報を有する。たとえば、ある記述子
のステータス情報が、全フレーム、フレームの開始、フ
レームの中間あるいはフレームの終了を記憶するバッフ
ァを識別することができる。トークンリング・ネットワ
ークのパケットは長さを大幅に変更できるので、小さな
バッファの連鎖とすることが可能な受信バッファ記述子
のストリングの使用によりメモリの効率的利用が得ら
れ、大きなバッファ用スペースを確保することなくバッ
ファが必要とする広い範囲を提供できる。

【００１２】アダプタのマイクロプロセッサがパケット
を別のネットワークに伝送する必要を認めると、システ
ム制御プログラムからの受信バッファ記述子を要求す
る。その記述子を受けると、メモリ１７の内容を記述子
の開始アドレスと長さフィールドによって規定したバッ
ファ・スペースに伝送開始する。この伝送が行われてい
る間、アダプタは上記したように固定遅延ラインとして
作用するメモリ１７へ入ってくるパケットを受け続け
る。パケットが第１記述子で規定されたバッファ・スペ
ースを使い切る程長いなら、マイクロプロセッサはステ
ータスを更新し、長めのメッセージ用に追加のバッファ
・スペースを得るために第１記述子とともに供給された
次の記述子アドレスを使用する。マイクロプロセッサが
終了区切り文字とパケットの次のフレームのステータス
・フィールドを検出すると、マイクロプロセッサはその
記述子のステータスを更新し、全パケットがフレーム・
メッセージの終了とともに受信されたことをシステム制
御プログラムに信号として送る。この時点で、システム
制御プログラムはパケットを処理する。トークンリング
の基準によれば、システム制御プログラムは経路指定情
報のフィールドを修正し、フレームチェック・シーケン
スのフィールドを再演算する必要がある場合がある。通
常、これは次のネットワークに伝送する前にシステム・
ユニットのメモリ内のパケットの新しいコピーを再形成
することを含んでおり、これにより別の遅延が生じる。

【００１３】本発明によれば、制御プログラムは修正し
た経路指定フィールドのコピーと、再演算したフレーム
のチェック・シーケンスのフィールドをシステム・メモ
リに入れ、その後、パケットの第１バッファの開始アド
レスを定義する第１ポインタと、経路指定情報を無効と
する現在までのパケットデータの全てを含む第１長さフ
ィールドを有する伝送記述子を生成する。第２ポインタ
と第２長さフィールドは修正された経路指定情報フィー
ルドの位置と長さを定義する。２以上のバッファを使用
する長いパケットを考慮にいれるために、必要に応じ
て、追加のポインタと長さフィールドを現在無効の経路
指定情報フィールドの後にスタートさせる。伝送記述子
の最後のポインタと長さフィールドが終了区切り文字と
フレームのステータス・フィールド、つまりネットワー
クから受信した際のメッセージの最後の２つのフィール
ドに戻る間に、終わりから２番目のポインタと長さフィ
ールドが再演算したフレームのチェック・シーケンスの
数を識別する。アダプタ１２用の伝送記述子がシステム
制御プログラムによって生成されると、その記述子はそ
のアダプタ用の伝送待ち行列に加えられる。

【００１４】アダプタのマイクロプロセッサ１８はその
待ち行列からの伝送記述子を要求し、その伝送記述子に
含まれたポインタと長さフィールドを使用してシステム
ユニット・メモリからデータを伝送する。システムユニ
ット・メモリからのパケット・データはアダプタ１２の
メモリ１９を介して送られる。アダプタ１２のメモリ１
９は、多数のアダプタが同時にシステムユニット１４の
メモリにアクセスするときに生じる不足エラーを防止す
るのに役立つ。

【００１５】図３は、フレームを受信した時にアダプタ
内で行われるオペレーションを示すフローチャートであ
る。このプログラム・ループは各々の開始を定義する開
始区切り文字を捜すためのものである。開始区切り文字
を検出すると、フレームをアダプタ・メモリに受信さ
せ、ヘッダはそのフレームが別のネットワーク用か判定
するための検査にかけられる。ＮＯであれば、メモリは
クリアされ、開始区切り文字のサーチを再開する。ＹＥ
Ｓ、すなわち別のネットワーク用のものであれば、受信
を継続する。最小値が受信されると、システムメモリへ
の伝送を開始する。初期化の際にシステム制御プログラ
ムによって予め用意された受信バッファ記述子で記憶バ
ッファを定義し、アダプタに供給する。上記したよう
に、受信バッファ記述子はデータ・バッファの開始アド
レス、長さ、次の記述子のためのポインタ、およびステ
ータス・フィールド等を有する。このプログラムがフレ
ームの終了を示す終了記述子を検出すると、受信バッフ
ァ記述子のステータスフィールドを更新し、識別したバ
ッファが終了記述子を有することを示し、このシステム
をフレームの終了により中断させ、別のネットワーク用
に予定された次のフレームを処理するために次の受信バ
ッファ記述子を得る。

【００１６】図４、図５はシステムユニット１４内のプ
ログラムのオペレーションを示すフローチャートであ
る。このプログラムはアダプタからのフレームの終了表
示を捜すためのものである。これが検出されると、全て
の受信バッファ記述子は関連したリストに配置される。
フレームがその有効性を判定され、さらにブロードキャ
スト・フレームかどうか判定される。そのフレームがブ
ロードキャスト・フレームでないなら、そのフレームの
代わりは取らず、このプログラムは自由伝送記述子を得
る。関連づけられたリストのヘッドに伝送データ・ポイ
ンタ０をセットする。一方、フレームがブロードキャス
ト・フレームなら、プログラムは作動中のメモリ内で修
正した経路指定情報フィールドおよび変更される他のフ
ィールドのコピーを作り、ポインタと長さフィールドを
自由伝送記述子に挿入する。

【００１７】さらにデータがあるかチェックし、そのデ
ータをリスト内の次の受信バッファ記述子を介してアク
セスする。フレーム・ステータスの終了についてチェッ
クし、検出したらアダプタ用の伝送リストに伝送記述子
を加える。これが最後の伝送記述子なら、この伝送リス
トをアダプタ伝送待ち行列に書き込む。一方、最後の伝
送記述子ではないなら、プログラムループはさらに受信
バッファ記述子を処理するために戻る。

【００１８】図６はアダプタ内の伝送プログラムのフロ
ーチャートである。このアダプタ伝送プログラムは伝送
待ち行列を検査する。待ち行列が空でない時、プログラ
ムはその待ち行列に第１伝送記述子を入れる。前述した
ように、伝送記述子は伝送すべきフレームを記憶するデ
ータ・バッファを定義する１以上のポインタを有する。
第１バッファからそのデータをアダプタＦＩＦＯ（先入
れ先出し）伝送メモリ１９に読取る。ＦＩＦＯメモリ１
９がしきい値に達すると、プログラムはプロトコル１６
にフレームの開始の信号を送り、ＦＩＦＯ１９からの伝
送データを読取る。バッファの最後のバイトをメモリに
読取る時、伝送記述子のステータスは更新され、またプ
ログラムは別のポインタがその伝送記述子にあるかどう
か判定をする。別のポインタが含まれれば、このプログ
ラムはもどり、そのポインタに関連したバッファ・デー
タを処理する。この伝送記述子に関連した他のポインタ
が存在しなければ、プログラム・ループはスタートへも
どり、上記したように伝送待ち行列を検査する。

【００１９】本発明の単一の実施例を詳細に説明した
が、本発明の精神および範囲から逸脱することがなけれ
ば種々の変更や修正が可能であることは言うまでもな
い。

【００２０】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００２１】（１）第１通信ネットワークからデータパ
ケットを受信し、第２通信ネットワークに送信するため
のブリッジにおいて、受信したパケットの少なくとも一
部を受信し、記憶し、かつ検査をしてそのパケットを第
２ネットワークに送信すべきか決定する第１ネットワー
クに接続した第１アダプタと、制御プログラムと１以上
の全パケットを記憶するためのメモリを有するプロセッ
サで、上記制御プログラムは１以上の受信バッファ記述
子を生成し、その受信バッファ記述子はあるネットワー
クから別のネットワークに送信すべきパケットを記憶す
るためのメモリ内のバッファを定義するポインタと長さ
の値を有し、上記第１アダプタが送信するためのパケッ
トを有する時に受信バッファ記述子をアクセスし、その
パケットを上記第１アダプタの記憶部から上記記述子内
で定義した記憶バッファに伝送し、パケットが記憶され
ると上記プロセッサとその制御プログラムに通知する第
１アダプタにおける手段と、上記バッファの内容を検査
し、バッファを定義する１つ以上のポインタと長さフィ
ールドを有する伝送記述子を生成するための上記制御プ
ログラムにおける手段と、上記他のネットワークに接続
し、１以上の上記伝送記述子に応じ、その伝送記述子内
で定義したバッファに記憶したパケットを送信する第２
アダプタとを有することを特徴とするブリッジ。 （２）上記制御プログラムは複数の上記受信バッファ記
述子を生成し、その各々は所定の方法で長さ変更可能な
バッファ・パケットに受信バッファ記述子のチェーンを
作るために次の受信バッファ記述子を示す第２ポインタ
を有し、また、上記伝送記述子は受信パケットをバッフ
ァするために使用した各受信バッファ記述子で定義した
バッファに対するポインタを有することを特徴とする、
上記（１）に記載のブリッジ。 （３）上記制御プログラムは、メモリ内でパケットの変
更した部分だけを作り、かつ記憶すること、また、有効
なバッファ情報、変更した情報、およびその伝送シーケ
ンス等を識別するための受信バッファ記述子に含むため
の１個以上のポインタを生成することにより、バッファ
したパケットの内容を修正することを特徴とする上記
（１）又は（２）のいずれかに記載のブリッジ。 （４）上記第１アダプタの記憶部は全パケットより少な
く、また、パケット内の全ての受信データは先入れ先出
し原理に基づく記憶部を通じてパスし、記憶しきい値に
達した後にメモリ・バッファ開始点に転送することを特
徴とする、上記（１）又は（２）のいずれかに記載のブ
リッジ。 （５）上記第２アダプタは、パケットの長さより短い記
憶部を与えられ、またバッファしたパケット・データは
先入れ先出し原理で上記記憶部を介してパスされ、さら
に、他のネットワークのパケット・データの伝送は上記
第２アダプタ記憶部が所定のしきい値に達するまで遅ら
されることを特徴とする、上記（１）又は（２）のいず
れかに記載のブリッジ。

【００２２】

【発明の効果】本発明によるデータ・ネットワークを相
互接続するためのブリッジは、あるネットワークから別
のネットワークへパケットを送るために必要な処理時間
を減少させ、ブリッジによって相互接続された多数のネ
ットワーク全体にわたる送信の端末間の遅れを減少させ
ることが可能となる。したがって、同期伝送をパケット
形式で流せる距離やドメインを拡大することも可能とな
る。

【図面の簡単な説明】

【図１】本発明によって作られたブリッジによって相互
接続された複数のネットワークの概略構成図である。

【図２】図１に示したブリッジのブロック図である。

【図３】図２に示したアダプタ内で行われる受信作用を
示す流れ図である。

【図４】図２に示したシステムユニットのプログラムの
作用を示す流れ図である。

【図５】図４の続きの流れ図である。

【図６】図２に示したアダプタで行われる伝送作用を示
す流れ図である。

【符号の説明】

１０ ブリッジ １２ アダプタ １４ 中央システムユニット １５ システムバス １６ プロトコル特定回路 １７ メモリ １８ マイクロプロセッサ １９ メモリ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−218147（ＪＰ，Ａ) 特開 平３−68235（ＪＰ，Ａ) 特開 平５−153125（ＪＰ，Ａ) 特開 平５−276165（ＪＰ，Ａ)

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】第１通信ネットワークからデータパケット
   を受信し、第２通信ネットワークに送信するためのブリ
   ッジにおいて、 受信したパケットの少なくとも一部を受信し、記憶し、
   かつ検査をしてそのパケットを第２ネットワークに送信
   すべきか決定する第１ネットワークに接続した第１アダ
   プタと、 制御プログラムと１以上の全パケットを記憶するための
   メモリを有するプロセッサで、上記制御プログラムは１
   以上の受信バッファ記述子を生成し、その受信バッファ
   記述子はあるネットワークから別のネットワークに送信
   すべきパケットを記憶するためのメモリ内のバッファを
   定義するポインタと長さの値を有し、 上記第１アダプタが送信するためのパケットを有する時
   に受信バッファ記述子をアクセスし、そのパケットを上
   記第１アダプタの記憶部から上記記述子内で定義した記
   憶バッファに伝送し、パケットが記憶されると上記プロ
   セッサとその制御プログラムに通知する第１アダプタに
   おける手段と、 上記バッファの内容を検査し、バッファを定義する１つ
   以上のポインタと長さフィールドを有する伝送記述子を
   生成するための上記制御プログラムにおける手段と、 上記他のネットワークに接続し、１以上の上記伝送記述
   子に応じ、その伝送記述子内で定義したバッファに記憶
   したパケットを送信する第２アダプタとを有することを
   特徴とするブリッジ。
2. 【請求項２】上記制御プログラムは複数の上記受信バッ
   ファ記述子を生成し、その各々は所定の方法で長さ変更
   可能なバッファ・パケットに受信バッファ記述子のチェ
   ーンを作るために次の受信バッファ記述子を示す第２ポ
   インタを有し、また、上記伝送記述子は受信パケットを
   バッファするために使用した各受信バッファ記述子で定
   義したバッファに対するポインタを有することを特徴と
   する、請求項１に記載のブリッジ。
3. 【請求項３】上記制御プログラムは、メモリ内でパケッ
   トの変更した部分だけを作り、かつ記憶すること、ま
   た、有効なバッファ情報、変更した情報、およびその伝
   送シーケンス等を識別するための受信バッファ記述子に
   含むための１個以上のポインタを生成することにより、
   バッファしたパケットの内容を修正することを特徴とす
   る請求項１又は請求項２のいずれかに記載のブリッジ。
4. 【請求項４】上記第１アダプタの記憶部は全パケットよ
   り少なく、また、パケット内の全ての受信データは先入
   れ先出し原理に基づく記憶部を通じてパスし、記憶しき
   い値に達した後にメモリ・バッファ開始点に転送するこ
   とを特徴とする、請求項１又は請求項２のいずれかに記
   載のブリッジ。
5. 【請求項５】上記第２アダプタは、パケットの長さより
   短い記憶部を与えられ、またバッファしたパケット・デ
   ータは先入れ先出し原理で上記記憶部を介してパスさ
   れ、さらに、他のネットワークのパケット・データの伝
   送は上記第２アダプタ記憶部が所定のしきい値に達する
   まで遅らされることを特徴とする、請求項１又は請求項
   ２のいずれかに記載のブリッジ。