JPH05175998A - 統計的多重方式 - Google Patents
統計的多重方式Info
- Publication number
- JPH05175998A JPH05175998A JP35569591A JP35569591A JPH05175998A JP H05175998 A JPH05175998 A JP H05175998A JP 35569591 A JP35569591 A JP 35569591A JP 35569591 A JP35569591 A JP 35569591A JP H05175998 A JPH05175998 A JP H05175998A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- hdlc
- code
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ハードウェアのみで統計的多重を可能とす
る。 【構成】 ＨＤＬＣフォーマット検出回路３，４によ
り、受信側回線１，２を介するＨＤＬＣフォーマット内
の有効データを取り出し、待ち合わせ用バッファ２１，
５へ積み込む。アービタ１１により、バッファ２１およ
び５に積み込まれた有効データの競合調停を行い、いず
れか一方のバッファにデータ送出許可信号を返送する。
バッファ２１からの送出データは、ＮＲＺコードで回線
選択回路１２へ与えられ、多重回線１４へ送出される。
バッファ５からの送出データは、ＲＺコード変換回路１
０によりＲＺコードに変換されたうえ、回線選択回路１
２へ与えられ、多重回線１４へ送出される。
る。 【構成】 ＨＤＬＣフォーマット検出回路３，４によ
り、受信側回線１，２を介するＨＤＬＣフォーマット内
の有効データを取り出し、待ち合わせ用バッファ２１，
５へ積み込む。アービタ１１により、バッファ２１およ
び５に積み込まれた有効データの競合調停を行い、いず
れか一方のバッファにデータ送出許可信号を返送する。
バッファ２１からの送出データは、ＮＲＺコードで回線
選択回路１２へ与えられ、多重回線１４へ送出される。
バッファ５からの送出データは、ＲＺコード変換回路１
０によりＲＺコードに変換されたうえ、回線選択回路１
２へ与えられ、多重回線１４へ送出される。
Description
【０００１】
【産業上の利用分野】この発明は、パケット交換に関
し、特にＨＤＬＣにフォーマット化された第１および第
２の回線を多重回線に統計的多重する方式に関するもの
である。
し、特にＨＤＬＣにフォーマット化された第１および第
２の回線を多重回線に統計的多重する方式に関するもの
である。
【０００２】
【従来の技術】従来、この種の統計的多重方式として、
ＨＤＬＣにフォーマット化された各回線をＨＤＬＣにて
一度終端し（終端機能としては、回線の対向装置とでの
フロー制御等の機能を有する）、多重回線へは、新たに
ＨＤＬＣフォーマット化して、そのＨＤＬＣ内のアドレ
スフィールドに、その回線番号を付加して、多重回線上
のＨＤＬＣフォーマット内のアドレスフィールドの定義
をして、統計的多重を行っていた。すなわち、ソフトウ
ェアを介在させて、統計的多重を行っていた。
ＨＤＬＣにフォーマット化された各回線をＨＤＬＣにて
一度終端し（終端機能としては、回線の対向装置とでの
フロー制御等の機能を有する）、多重回線へは、新たに
ＨＤＬＣフォーマット化して、そのＨＤＬＣ内のアドレ
スフィールドに、その回線番号を付加して、多重回線上
のＨＤＬＣフォーマット内のアドレスフィールドの定義
をして、統計的多重を行っていた。すなわち、ソフトウ
ェアを介在させて、統計的多重を行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の統計的多重方式では、各回線のＨＤＬＣフォ
ーマットの終端機能を備えているため、回線の高トラヒ
ックにおいては、高パフォーマンスを実現するには、上
記終端機能の処理スピードを考慮した構成要素を必要と
する。例えば、プロセッサの高速処理化を必要とする。
また、低トラヒックにおいては、回路構成が多いため、
回線使用率に比べ部品数、原価高となる。
うな従来の統計的多重方式では、各回線のＨＤＬＣフォ
ーマットの終端機能を備えているため、回線の高トラヒ
ックにおいては、高パフォーマンスを実現するには、上
記終端機能の処理スピードを考慮した構成要素を必要と
する。例えば、プロセッサの高速処理化を必要とする。
また、低トラヒックにおいては、回路構成が多いため、
回線使用率に比べ部品数、原価高となる。
【０００４】
【課題を解決するための手段】本発明はこのような課題
を解決するためになされたもので、第１の回線を介する
ＨＤＬＣフォーマット内の有効データを取り出す第１の
ＨＤＬＣフォーマット検出回路と、この第１のＨＤＬＣ
フォーマット検出回路により取り出された有効データが
積み込まれる第１の待ち合わせ用バッファと、第２の回
線を介するＨＤＬＣフォーマット内の有効データを取り
出す第２のＨＤＬＣフォーマット検出回路と、この第２
のＨＤＬＣフォーマット検出回路により取り出された有
効データが積み込まれる第２の待ち合わせ用バッファ
と、第１および第２の待ち合わせ用バッファに積み込ま
れた有効データの競合調停を行い何れか一方の送出を許
可するアービタとを設け、第１の待ち合わせ用バッファ
からのデータをＮＲＺ（ＮＯＮ ＲＥＴＵＲＮ ＴＯ
ＺＥＲＯ）コードで多重回線へ送出し、第２の待ち合わ
せ用バッファからのデータをＲＺ（ＲＥＴＵＲＮＴＯ
ＺＥＲＯ）コードで多重回線へ送出するようにしたもも
のである。
を解決するためになされたもので、第１の回線を介する
ＨＤＬＣフォーマット内の有効データを取り出す第１の
ＨＤＬＣフォーマット検出回路と、この第１のＨＤＬＣ
フォーマット検出回路により取り出された有効データが
積み込まれる第１の待ち合わせ用バッファと、第２の回
線を介するＨＤＬＣフォーマット内の有効データを取り
出す第２のＨＤＬＣフォーマット検出回路と、この第２
のＨＤＬＣフォーマット検出回路により取り出された有
効データが積み込まれる第２の待ち合わせ用バッファ
と、第１および第２の待ち合わせ用バッファに積み込ま
れた有効データの競合調停を行い何れか一方の送出を許
可するアービタとを設け、第１の待ち合わせ用バッファ
からのデータをＮＲＺ（ＮＯＮ ＲＥＴＵＲＮ ＴＯ
ＺＥＲＯ）コードで多重回線へ送出し、第２の待ち合わ
せ用バッファからのデータをＲＺ（ＲＥＴＵＲＮＴＯ
ＺＥＲＯ）コードで多重回線へ送出するようにしたもも
のである。
【０００５】
【作用】したがってこの発明によれば、第１の回線を介
するＨＤＬＣフォーマット内の有効データが取り出され
て第１の待ち合わせ用バッファに積み込まれ、第２の回
線を介するＨＤＬＣフォーマット内の有効データが取り
出されて第２の待ち合わせ用バッファに積み込まれ、こ
れら積み込まれた有効データの競合調停がアービタによ
り行われて何れか一方の送出が許可され、第１の待ち合
わせ用バッファからのデータがＮＲＺコードで多重回線
へ送出され、第２の待ち合わせ用バッファからのデータ
がＲＺコードで多重回線へ送出される。
するＨＤＬＣフォーマット内の有効データが取り出され
て第１の待ち合わせ用バッファに積み込まれ、第２の回
線を介するＨＤＬＣフォーマット内の有効データが取り
出されて第２の待ち合わせ用バッファに積み込まれ、こ
れら積み込まれた有効データの競合調停がアービタによ
り行われて何れか一方の送出が許可され、第１の待ち合
わせ用バッファからのデータがＮＲＺコードで多重回線
へ送出され、第２の待ち合わせ用バッファからのデータ
がＲＺコードで多重回線へ送出される。
【０００６】
【実施例】以下、本発明に係る統計的多重方式を詳細に
説明する。
説明する。
【０００７】図１はこの統計的多重方式の適用された統
計的多重回路の一実施例を示すブロック図である。
計的多重回路の一実施例を示すブロック図である。
【０００８】同図おいて、１，２は受信側回線であり、
３，４はＨＤＬＣフォーマット検出回路、２１，５は待
ち合わせ用バッファ、１０はＲＺコード変換回路、１１
はアービタ、１２は回線選択回路、１４は多重回線であ
る。
３，４はＨＤＬＣフォーマット検出回路、２１，５は待
ち合わせ用バッファ、１０はＲＺコード変換回路、１１
はアービタ、１２は回線選択回路、１４は多重回線であ
る。
【０００９】ＨＤＬＣフォーマット検出回路３は、受信
側回線１を介するＨＤＬＣフォーマット内の有効データ
を取り出し、待ち合わせ用バッファ２１へ積み込む。Ｈ
ＤＬＣフォーマット検出回路４は、受信側回線２を介す
るＨＤＬＣフォーマット内の有効データを取り出し、待
ち合わせ用バッファ５へ積み込む。
側回線１を介するＨＤＬＣフォーマット内の有効データ
を取り出し、待ち合わせ用バッファ２１へ積み込む。Ｈ
ＤＬＣフォーマット検出回路４は、受信側回線２を介す
るＨＤＬＣフォーマット内の有効データを取り出し、待
ち合わせ用バッファ５へ積み込む。
【００１０】バッファ２１，５は、データが積み込まれ
ると、アービタ１１に要求信号６，７を送出する。アー
ビタ１１は、バッファ２１および５に積み込まれた有効
データの競合調停を行い、いずれか一方のバッファにデ
ータ送出許可信号を返送する。すなわち、競合調停の結
果に従い、バッファ２１へはデータ送出許可信号８を返
送し、バッファ５へはデータ送出許可信号９を返送す
る。
ると、アービタ１１に要求信号６，７を送出する。アー
ビタ１１は、バッファ２１および５に積み込まれた有効
データの競合調停を行い、いずれか一方のバッファにデ
ータ送出許可信号を返送する。すなわち、競合調停の結
果に従い、バッファ２１へはデータ送出許可信号８を返
送し、バッファ５へはデータ送出許可信号９を返送す
る。
【００１１】バッファ２１からの送出データ（０回線目
からの送出データ）はＮＲＺコードで回線選択回路１２
へ与えられる。バッファ５からの送出データ（１回線目
からの送出データ）は、ＲＺコード変換回路１０により
ＲＺコードに変換されたうえ、回線選択回路１２へ与え
られる。
からの送出データ）はＮＲＺコードで回線選択回路１２
へ与えられる。バッファ５からの送出データ（１回線目
からの送出データ）は、ＲＺコード変換回路１０により
ＲＺコードに変換されたうえ、回線選択回路１２へ与え
られる。
【００１２】このとき、アービタ１１は、どちらの回線
からのデータの送出を許可しているかを示す選択信号１
３を、回線選択回路１２へ与える。これにより、回線選
択回路１２は、その送出がアービタ１１によって許可さ
れている入力データを、多重回線１４へ送出する。
からのデータの送出を許可しているかを示す選択信号１
３を、回線選択回路１２へ与える。これにより、回線選
択回路１２は、その送出がアービタ１１によって許可さ
れている入力データを、多重回線１４へ送出する。
【００１３】図２は多重回線を２回線へ分離する統計的
多重分離回路の一例を示すブロック図である。
多重分離回路の一例を示すブロック図である。
【００１４】図において、１５は多重回線、１６はＲＺ
コード逆変換回路、１７，１８はＨＤＬＣフォーマット
検出回路、１９，２０は送信側回線である。
コード逆変換回路、１７，１８はＨＤＬＣフォーマット
検出回路、１９，２０は送信側回線である。
【００１５】この回路において、多重回線１５から０回
線目は、ＮＲＺコードでＨＤＬＣフォーマット検出回路
１７へ入力され、１回線目はＲＺコードなのでＲＺコー
ド逆変換回路１６を介してＲＺコードにして、ＨＤＬＣ
フォーマット検出回路１８に入力される。
線目は、ＮＲＺコードでＨＤＬＣフォーマット検出回路
１７へ入力され、１回線目はＲＺコードなのでＲＺコー
ド逆変換回路１６を介してＲＺコードにして、ＨＤＬＣ
フォーマット検出回路１８に入力される。
【００１６】ＨＤＬＣフォーマット検出回路１７，１８
は、入力データにＨＤＬＣフォーマットされたデータが
ないとき、送信側回線１９，２０には、タイムフイルと
してフラグを送出する。ＨＤＬＣフォーマット検出回路
１７，１８は、ＨＤＬＣフォーマットされたデータを認
識した場合、当該データを送信側回線１９，２０へ送出
する。
は、入力データにＨＤＬＣフォーマットされたデータが
ないとき、送信側回線１９，２０には、タイムフイルと
してフラグを送出する。ＨＤＬＣフォーマット検出回路
１７，１８は、ＨＤＬＣフォーマットされたデータを認
識した場合、当該データを送信側回線１９，２０へ送出
する。
【００１７】このように、ＨＤＬＣの規則により、ＮＲ
ＺコードのデータはＲＺコードでＨＤＬＣフォーマット
されたオープニングフラグをＮＲＺコードで認識できな
い。また、ＨＤＬＣフォーマット内のＣＲＣによりＮＲ
Ｚコードで誤ってフラグ（オープニングフラグ）を検出
しても、正しいデータを認識できる確率は、非常に小さ
いため、多重化が可能となる。
ＺコードのデータはＲＺコードでＨＤＬＣフォーマット
されたオープニングフラグをＮＲＺコードで認識できな
い。また、ＨＤＬＣフォーマット内のＣＲＣによりＮＲ
Ｚコードで誤ってフラグ（オープニングフラグ）を検出
しても、正しいデータを認識できる確率は、非常に小さ
いため、多重化が可能となる。
【００１８】
【発明の効果】以上説明したことから明らかなように本
発明によれば、第１の回線を介するＨＤＬＣフォーマッ
ト内の有効データが取り出されて第１の待ち合わせ用バ
ッファに積み込まれ、第２の回線を介するＨＤＬＣフォ
ーマット内の有効データが取り出されて第２の待ち合わ
せ用バッファに積み込まれ、これら積み込まれた有効デ
ータの競合調停がアービタにより行われて何れか一方の
送出が許可され、第１の待ち合わせ用バッファからのデ
ータがＮＲＺコードで多重回線へ送出され、第２の待ち
合わせ用バッファからのデータがＲＺコードで多重回線
へ送出されるので、ソフトウェアを介在することなく、
単にハードウェアにより構成することが可能となり、高
トラヒックでの高パフォーマンスを期待でき、回路数と
しても少なくすることができるようになる。
発明によれば、第１の回線を介するＨＤＬＣフォーマッ
ト内の有効データが取り出されて第１の待ち合わせ用バ
ッファに積み込まれ、第２の回線を介するＨＤＬＣフォ
ーマット内の有効データが取り出されて第２の待ち合わ
せ用バッファに積み込まれ、これら積み込まれた有効デ
ータの競合調停がアービタにより行われて何れか一方の
送出が許可され、第１の待ち合わせ用バッファからのデ
ータがＮＲＺコードで多重回線へ送出され、第２の待ち
合わせ用バッファからのデータがＲＺコードで多重回線
へ送出されるので、ソフトウェアを介在することなく、
単にハードウェアにより構成することが可能となり、高
トラヒックでの高パフォーマンスを期待でき、回路数と
しても少なくすることができるようになる。
【図１】本発明に係る統計的多重方式の適用された統計
的多重回路の一実施例を示すブロック図。
的多重回路の一実施例を示すブロック図。
【図２】多重回線を２回線へ分離する統計的多重分離回
路の一例を示すブロック図。
路の一例を示すブロック図。
１，２ 受信側回線 ３，４ ＨＤＬＣフォーマット検出回路 ５，２１ 待ち合わせ用バッファ １０ ＲＺコード変換回路 １１ アービタ １２ 回線選択回路 １４ 多重回線
Claims (1)
- 【請求項１】 ＨＤＬＣにフォーマット化された第１お
よび第２の回線を多重回線に統計的多重する方式であっ
て、 第１の回線を介するＨＤＬＣフォーマット内の有効デー
タを取り出す第１のＨＤＬＣフォーマット検出回路と、 この第１のＨＤＬＣフォーマット検出回路により取り出
された有効データが積み込まれる第１の待ち合わせ用バ
ッファと、 第２の回線を介するＨＤＬＣフォーマット内の有効デー
タを取り出す第２のＨＤＬＣフォーマット検出回路と、 この第２のＨＤＬＣフォーマット検出回路により取り出
された有効データが積み込まれる第２の待ち合わせ用バ
ッファと、 前記第１および第２の待ち合わせ用バッファに積み込ま
れた有効データの競合調停を行い何れか一方の送出を許
可するアービタとを備え、 前記第１の待ち合わせ用バッファからのデータをＮＲＺ
コードで多重回線へ送出し、 前記第２の待ち合わせ用バッファからのデータをＲＺコ
ードで多重回線へ送出することを特徴とする統計的多重
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35569591A JPH05175998A (ja) | 1991-12-24 | 1991-12-24 | 統計的多重方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35569591A JPH05175998A (ja) | 1991-12-24 | 1991-12-24 | 統計的多重方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175998A true JPH05175998A (ja) | 1993-07-13 |
Family
ID=18445294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35569591A Pending JPH05175998A (ja) | 1991-12-24 | 1991-12-24 | 統計的多重方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175998A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101456653B1 (ko) * | 2012-06-29 | 2014-11-04 | 매크로블록 인코포레이티드 | 단일 와이어 신호재생 전송장치 및 방법과 직렬 연결된 단일 와이어 신호재생 전송장치들 |
-
1991
- 1991-12-24 JP JP35569591A patent/JPH05175998A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101456653B1 (ko) * | 2012-06-29 | 2014-11-04 | 매크로블록 인코포레이티드 | 단일 와이어 신호재생 전송장치 및 방법과 직렬 연결된 단일 와이어 신호재생 전송장치들 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4082922A (en) | Statistical multiplexing system for computer communications | |
| US20030108058A1 (en) | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost | |
| US4707693A (en) | Through-traffic priority protocol in a communications system | |
| US4851997A (en) | Local area network control apparatus | |
| US20040062258A1 (en) | Communication system and method for communicating frames of management information in a multi-station network | |
| JPS6135652A (ja) | データバイトの転送を制御する方法 | |
| US6163827A (en) | Method and apparatus for round-robin flash channel arbitration | |
| US5835779A (en) | Message transmission among processing units using interrupt control technique | |
| US5408468A (en) | Queueing system for switches having fast circuit properties | |
| EP0927477B1 (en) | Packet switched router architecture for providing multiple simultaneous communications | |
| JP2568458B2 (ja) | データ長さ検出装置 | |
| JPH05175998A (ja) | 統計的多重方式 | |
| US20230198802A1 (en) | Vehicle Control Device and Data Transfer Control Method | |
| KR20040066933A (ko) | Ｉｅｅｅ 1394 브리지 직렬 버스 네트워크에서 효과적인타임아웃 메시지 처리 | |
| JPH03191649A (ja) | 高速データ転送の方法とその装置 | |
| JP2929832B2 (ja) | 統計的パケット多重方式 | |
| US5432788A (en) | Scheduling method for a slotted communication medium with multiple but limited number of carriers and independent receiver/transmitter pairs | |
| JP3168102B2 (ja) | 通信装置 | |
| JPS5859645A (ja) | デ−タ伝送送信機 | |
| KR100231286B1 (ko) | 패킷 라우터장치 | |
| US7126983B1 (en) | Methods and apparatus for communicating commands and data using logical channels | |
| JPH07131504A (ja) | データ転送装置 | |
| US20050289281A1 (en) | Non-blocking switch fabric | |
| SU661543A1 (ru) | Устройство дл св зи центральной и периферийных цифровых вычислительных машин | |
| JP3869127B2 (ja) | プロトコル処理方法及びプロトコル処理装置 |