JPS6135652A - データバイトの転送を制御する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はパケット交換、特に二つのパケット交換ノード
の間のデータ伝送を実行するためのトランクに関する。

背景技術 最近までは計算を必要とする人はその仕事をコンピュー
タセンターの機械に送る必要があった。しかしマイクロ
プロセッサの出現によって、ユーザは知能端末を用いて
大型コンピュータと通信できるようになった。任意の時
点で、コンピュータへのアクセスを互に競う多数のユー
ザが存在することになる。これらのユーザのある者は他
より長時間をとる。

しかし比較的短いアクセス時間しか必要とし々いよつな
ものもいる。ユーザは典型的にはその到着順に待行列に
入る。もしより長いアクセス時間を必要とするユーザが
、比較的短いアクセス時間を要するものの前に居るとす
ると、後者のユーザも長時間待たなければならないこと
になる。この問題は待行列の遅延として知られている。

これには多くの解決が提案されている。この問題の紹介
けＡ、Ｓ　、タネンバウムのコンピュータネットワーク
１９８１年プレンティスホール社刊に見られる。

頻々これらのユーザは相互に通信を行なう必要がある。

あるノードのスイッチは１人のユーザの端末装置を他の
ユーザの端末装置に相互接続する。これらの端末はイン
テリジェント端末、コンピュータあるいは類似のもので
ある。情報をひとつの端末から他に送る方法はパケット
による。ＡＴＴ社の商標であるデータキットＶＣＳと呼
ばれるシステムについてｈＡ、ｃ、フレーザのインター
ナショナルコシュニケーションコンファレンス、１９７
９年ボストンの第２巻、頁２０．１．１から２０　、１
．３に述べられている。データをパケットとして送る広
く受は入れられた仕様はインターナショナルテレグラフ
アンドテレフォンコミティ（ＣＣＩＴＴ）の公衆データ
ネットワーク第８．２巻、国際電気通信連合刊１９７７
年ジュネーブに見られる。

ある場合には、第１のノードによって散機かわれるユー
ザが、第２０ノードによって取扱かわれる他のユーザと
通信したいと思うことがある。この第２のノードは同一
の構内にあって、光ファイバで第１のノードと接続され
ていることもある。しかしもし、益々増加しているよう
に、第２のノードが第１のノードから光ファイバが使用
できない位に遠くに位置していれば、二つのノードは現
在利用できる設備を使わなければ相互接続することはで
きない。米国では一般的に利用できる設備は、５６キロ
ビツト／秒の速度でしかデータを伝送することはできな
い。

従って現在利用できる低速の設備を使用しである距離に
わたって分離されたノードにょつて取扱かわれる二つの
端末の間でパケットによってデータを送信するためのア
ルゴリズムが必要となることは明らかである。さらに、
このアルゴリズムは低速の設備が使用されるために、あ
るユーザが同一のノードによって取扱かわれるユーザが
遅らせることがないようになっていなければならない。

発明の要約 電気通信コモンキャリヤによって提供される伝送設備に
よって相互接続された二つのノードの各々におけるパケ
ット交換機を含むデータ伝送システムにおいて、各ノー
ドにおけるトランクは別個のチャネルを経由して各ノー
ドによって取扱かわれる各ユーザの装置に対して、公平
で高速なサービスを提供する。

チャネルのアドレスを記憶するために二つの待行列があ
る。一方は高優先待行列で、他　　′方は低優先待行列
である。初期には、各チャネルのアドレスは、そのチャ
ネルのアドレスが、すでにいずれかの待行列に入ってい
るのでなければ、高優先待行列の終シに入れられる。既
に入っていれば、チャネルアドレスが再び入れられるこ
とはカい。チャネルアドレスは一方あるいは他方の待行
列に入れることはできるが、同時に両方に入ることはな
い。

チャネルに関連したデータは別のデータ待行行に入れら
゛れる。・ データはフレーム中のノードの間で転送される。各フレ
ームはひとつあるいはそれ以上のチャネルに関連したデ
ータのチャンクを含む。各チャンクはそのチャネルアド
レスとチャンク中のバイトの数を持つ。各々のチャンク
はデータバイトと制御バイトを含む。各制御バイ７トは
ノードによって生成され、使用される。各制御バイトは
制御バイトをデータバイトから区別する特殊バイトを持
っている。

フレームは高優先の待行列からチャネルのアドレスを読
みデータ待行列から対応するデータと制御バイトを読ん
でチャンクを形成することによって開始される。チャン
クの長さは制限されている。もしこの制限を越えてデー
タおよび制御バイトが存在すれば、超過分はデータ待行
列中に残り、チャネルアドレスは低い優先度の第２の待
行列のチャネルアドレスのリストの終りに入れられる。

このプロセスは次の二つのテストが満足されるまで繰返
される。第１の待行列にそれ以上のチャネルアドレスが
存在しないか、そのフレーム長について予め定められた
バイトに達するかのいずれかがその条件である。

第１の待行列にそれ以上のチャネルアドレスが存在しな
いときには、前述のプロセスはチャネルアドレスの低い
優先度の第２の待行゛列について繰返される。しかし、
第２の待行列からのチャンク長とデータのフレーム長は
これよい長い。もしチャンク長の上限に達し、データバ
イトが残っているときには、残りのバイトは読まれず、
チャネルアドレスは第２の待行列のチャネルアドレスの
リストの終りに入れられる。

しかし第２の待行列について各チャンクが終ったあと、
第１の待行列についてチャネルアドレスが存在するかの
チャンクが行なわれる。もし存在すれば、このチャネル
についてチャンクが形成される。従って、第２の待行列
からのデータのチャンクのあとに第１の待行列からのデ
ータのチャンクが続くことがある。しかし第２の待行列
からのデータのチャンクが同一のフレーム内で第１の待
行列からのデータのチャンクに続くことはない。

詳細な説明 第１図を参照すれば、図には二つのノード１０および１
１０を含むデータキットＶＣ８（バーチャルサーキット
スイッチ）のネットワークを図示している。複数のコン
ピュータと端末１２．１４・・・１６がチャネル１３．
１５・・・１７を通してノード１０によって取扱かわれ
ている。常にノード１１０は回路１８あるいは１１８の
いずれかによって制御されるが、両方によって制御され
るわけではない。同様に、ノード１０は回路１８あるい
は１１８のいずれかによって制御されるが、両方によっ
て制御されることはない。データキットｖＣ８のネット
ワークは情報が伝送設備１１を通−して、ひとつのノー
ドによって取扱かわれるチャネルから、他のノードによ
って取扱かわれるチャネルに転送できるようにする。

第２図を参照すれば、図には框体のバックプレーンを含
むデータキットノード１０（あるいｔｉｌｌｏ）を図示
している。これらの回路ボードはユーザの装置とインタ
フェースする。さらに図に示したのは、チャネル１５．
１３であり、これはノード１０におけるインタフェース
モジュールをユーザ装置、スナワちコンピュータ１４お
よび端末１２に接続する。框体は顧客の構内の“便利な
所に設置される。このような顧客は通常多数のユーザを
持つ。

第３図を参照すれば、図には第２図に図示したデータキ
ットノードの共通のプリント回路ボードであるバックプ
レーンの線図を示している。クロック回ｗＩ２０とスイ
ッチ２８はプラグイン回路ボードであり、これはコンテ
ンションバス３１とブロードカストバス３３によって相
互接続されている。複数のモジュール２２．２４・・・
２６の各々はコンテンションバス３１とブロードカスト
バス３３の間に接続されている。モジュールからのパケ
ットはコンテンションバス３１からスイッチ２８に送ら
れ、ここからパケットはブロードカストバス３３を通し
て、後によシ詳しく説明する宛先モジュールに戻される
。

各チャネル１３．１５・・・１Ｔからの情報は、各々が
８ビツトの通常のフォーマットを持つバイトとしてノー
ド１０に伝送される。しかし、コンピュータ１５のよう
な装置から顧客が、後述するフォーマットであるエンベ
ロープの形で情報を送信することができる。チャネルか
らの情報の各バイトはそれに対応するインタフェースモ
ジュール２４・・・２６に到来する。第４図を参照すれ
ば、図には別々のインタフェースモジュール２２・・・
２４で生成されるエンベロープのフォーマットを図示し
ている。情報バイト４゛４には制御ビット４２が付いて
いる。もし制御ビットが１であれば、エンベロープはチ
ャネルからの情報を含む。

もし制御ビットが０であれば、エンベロ、−プはインタ
フェースモジュールからの制御情報を含む。

パルワードを形成するためにエンベロープの終りに、各
インタフェースモジュールによって、パリティビット４
６が追加される。これは第５図に示されている。

先に述べたように、情報はパケットの形でモジュールか
らスイッチへ転送される。第６図を参照すれば、図には
パケットのフォーマットが図示されている。パケットは
モジュールアドレス６０、チャネル番号６２それに１６
個のパルワード６４を含んでいる。モジュールアドレス
６０はそれからパケットが生成されたモジュールのアド
レスを示す。チャネル番号はそこからパケットの情報が
生じたチャネルの番号を示す。再び第３図を参照すれば
、フンテンションバス３１を通してスイッチ２８に転送
されたパケットは信号源モジュールと信号源チャネルの
アドレスを持っている。スイッチ２８において、信号源
モジュールと信号源チャネルのアドレスは除去され、宛
先モジュールと宛先チャネルのアドレスがそこに挿入さ
れる。この変更されたパケットは次にブロードカストバ
ス３３を通して送出される。

パケットの宛先アドレスと一致したモジュールだけ・が
そのパケットを処理子る。従って、ノード１０からの情
報がそれに接続されたチャネルからノード１１０に接続
されたチャネルに送られたとき、トランクモジュール２
２はブロードカストバス３３を通して受信されたパケッ
トをスイッチ２Ｂから受信して処理するＯ 第７図を参照すれば、図には第３図のトランクモジュー
ル２２のブロック図を図示している。第３図のスイッチ
２８から受信されたパケットはブロードカストバス３３
に接続されたバス２３に受信され、直接メモリーでクセ
ス（ＤＭＡ）インタフェース回路７０を通して巡回バッ
ファ７２に入れられるが、これはランダムアクセスメモ
リーで良い。ＤＭＡインタフェース回路はプロセッサに
割込むことなくメモリー装置にデータを入れるものとし
て周知である。従って、ＤＭＡ回路１０はプロセッサ５
０に割込まずに巡回バッファ７２　　“にパケットを入
れるのに使用される。標準的装置が使用されるので、各
パケット中の非標準のパルワードを標準の装置によって
取扱かうことができるフォーマット“トに変換すること
が必要である。従って各パケットはＤＭＡ回路７０で分
解される。モジュールのアドレスは捨てられる。各々の
残ったパルワードは各々が１６ビツトを持つハーフワー
ドに組立てられ、チャネル番号を頭に付けて、ハーフワ
ードとして巡回バッファ７２に転送される。

第５図を参照して前述したように、パルワードは制御ピ
ッドと、チャネルからの８ビツトすなわち制御モジュー
ルと、パリティビットとからなる。第８図を参照すれば
、図には各パルワードごと゛にＤＭＡ回路７０によって
生成されるハーフワードを図示している。ハーフワード
は三つのセクション８０．８２および８８の１６ビツト
を含んでいる。セクション８０は本発明では使用されな
い。セクション８２は１６ビツトを含む。最初の４ビツ
トの各々は常に０にセットされている。第５ビツトはＰ
パリティビット８５である。もしパルワードのパリティ
が正しくなければ、Ｐは１にセットされる。もしパルワ
ードが正しいパリティを持てば、Ｐは０にセットされる
。

もしエンベロープ８８がチャネル番号を持てば、第１６
ビツトは１であり、さもなければ、これは０である。第
３のセクション８８はエンベロープを持つ。インタフェ
ースと題するプログラムリスティングが本明細書の付録
として含まれていて、インタフェース機能を示している
。

トランクによって実行される機能は本質的に三つのプロ
セスから成る。

１）ハーフワードの巡回バッファを空にしてこれをデー
タ待行列に入れる。

２）データ待行列を選択してバイトを読み、バイトを遠
方のノードに送信する。

３）遠方のノードからフレームを受信してパケットをフ
ンテンションバス３１を通して送信する。

第７図および第９図を同時に参照することによって、ト
ランクモジュールの機能は容易に理解される。巡回バッ
ファ７２に入れられたハーフワードはマイクロプロセッ
サ５０の制御下に読み出され、バイトとしてＲＡＭ７４
中のデータ待行列９２．９４・・・９６に入れられるが
、これらについては後に詳述する。詳しく述べれば、各
チャネルに対応したバイトは別々のデータ待行列に入れ
られる。各々のデータ待行列から予め定められた数のバ
イトを読むのはトランクの機能であシ、これは端子９１
．９３・・・９５と周期的に接触することによってデー
タ待行列を巡回するスイッチ９０として説明的に図示さ
れているが、この巡回の順序は必ずしもこの固定した順
ではない。

第１０図を参照すれば、図にはファーストイン、ファー
ストアウト（ＦＩＦＯ）待行列Ｑ１．１０１とラウント
ロピン待行列Ｑ２．１０４が図示されている。チャネル
番号は対応するハーフワードが巡回バッファ７２から読
み出されてＲＡＭ７４に入れられるときに待行列１０２
あるいは待行列１０４に入れられるが、この両方に入れ
られることはない。

これらの待行列Ｑ１およびＱ２はソフトウェア待行列で
あり、ＲＡＭ７６に設けられる。

もしチャネル番号がＱｌあるいＨＱ２のいずれにもなけ
れば；そのチャネルのデータが巡回バッファ７２から除
かれるときに、チャネル番号はＱｌに入れられる。もし
チャネル番号がすてにＱｌあるいはＱ２のいずれかに入
っていれば、マイクロプロセッサは単に対応するデータ
待行列の終シにバイトを追加するだけであるから、それ
以上チャネル番号を入れることはない。従って、トラン
クが充分大きいＲＡＭを持つのであれば、チャネルのい
くつかのパケットからのバイトをデータ待行列に入れる
ことができる。多数のパケットが同一のデータ待行列に
入れられたときには、元のパケットの境界に関しての記
録は保たれない。

はじめに、トランク機能を実行するプログラムは消去可
能なリードオンリーメモリー（ＥＰＲＯＭ）５２からマ
イクロプロセッサ５００制御下にＲＡＭ７６に転送され
る。すべての変数が初期化されたあと、正常のトランク
処理が開始され、ここでは一時にひとつずつチャネルに
対応する巡回バッファ７２からハーフワードが読み出さ
れ、マイクロプロセッサ５０によって処理される。

第８図のセクション８２の第５位置のパリティ誤りビッ
ト８５が０であれば、そのハーフワードは誤りがないも
のと考えられる。′もし第８図のセクション８２の第６
ビット位置８６が１であれば、セクション８Ｂのエンベ
ロープはチャネル番号を持っている。゛チャネル番号は
前述したようにＱｌに入れられることもある。チャネル
番号を持つハーフワードのあとのｉＶ−フヮードはユー
ザの情報がデータキット制御情報のいずれがである。こ
れらのエンベロープは後述する手順に従ってバイトに組
立てられ、チャネル番号に関連したデータ待行列に入れ
られる。エンベロープをバイトに変換することによって
、本発明を実現するのに標準の装置を使用できるように
なる。

もしパリティ誤シビットが１であれば、ハーフワード中
のエンベロープは誤シであシ、捨てられるべきである。

もし誤りがチャネル番号中に検出されれば、チャネル番
号に続くハーフワード中のすべてのエンベロープもまた
次のチャネル番号が受信されるまで捨てられる。これは
チャネル番号がこれらのエンベロープに関連しないこと
になるために必要である。

エンベロープは次の手続きに従ってバイトに変換される
。制御エンベロープは９ビツトつ第１ビツトに０を持ち
、これが制御バイトＤ先頭となる。８個の制御バイトが
トランク機能のために確保されておシ、バイトは０乃至
７のｌＯ進値を持つ。これらのエンベロープは遠方に送
信する必要はなく捨てられる。

もし制御バイトが１０進の値０乃至７を持タナイのであ
れば、先頭の０はスタッフバイト１００１１１０１に変
換されて、これによって、２バイトすなわちスタッフバ
イトのあとに続く制御バイトを生成する。この両者はデ
ータ待行列に入れられる〇 チャネルから受信されるすべてのバイトはエンベロープ
中に先頭の１を持っている。もしチャネルから受信され
た非制御バイトがフォーマット１００１１１０１を持っ
ていれば、このバイトはスタッフバイトから区別される
べきである。先頭の１が捨てられ、バイト１００１１１
０１のあとにバイトｏ　ｏｏｏｏｏｏ。

が追加されて二バイトすなわち１’００１１１０１のあ
とにｏｏｏｏｏｏｏｏが続いたものを生じ、この両方が
この順序で記憶される。

すべての他のエンベロープでチャネルから受信されたも
のは、先頭の１が除去され、残りのバイトがＲＡＭ７４
に記憶される。各エンベロープがバッファ７２から読み
出されて処理されるときに、そのチャネルの待行列長の
変数は１だけ増分される。すなわち、チャネルバイトを
制御バイトと区別するのに使用される追加のバイトは計
数されない。

すべてのユーザに対して公平なサービスを提供するため
に、各々のデータ待行列の長さは最大値以下に制限され
ておシ、これは本実施例においては１０２４エンベロー
プに設定されている。すでにこの長さの待行列を有する
チャネルに到来したエンベロープは捨てられ、データ待
行列には入れられない。

各々のチャネル番号がＱｌあるいはＱ２のいずれかに入
れられたときに、変数待行列フラグが各チャネルについ
て設定される。この変数待行列フラグはチャネル番号が
ＱｌあるいはＱ２のいずれに存在したときに真となる。

そのチャネル番号に関連したバイトが遠方のノードに送
られたときにも、待行列フラグは真となる。さもなけれ
ば、これは偽である。

そのチャネル番号に関連したバイトが遠方のノードに送
られたときにも、待行列フラグは真となる。本出願の付
録には上述した機能を実行するキャザラーと呼ぶプログ
ラムが含まれている。

２）伝送のための出力待行列の選択 本節で説明されるトランク機能を実行するのに使用さ。

れるトランスβツタと題するプロダラムが付録に図示さ
れている。

サブルーチン・ビックチャネルが呼ばれる。

もしＱｌに内容が存在すれば、Ｑｌの第１の内容が読み
出され、送信チャネルと名付けた変数に入れられる。こ
の変数送信チャネルはＲＡＭ７６中にある。

他の変数フロムはＱｌあるいはＱ２のいずれかにセット
されるか、ＱｌあるいはＱ２のいずれにもセットされな
い。この変数フロムはここでｔｌｉＱｌにセットされる
ものと、する。

さもなければ、もしＱｌが空でＱ２が空でなければ、Ｑ
２中の第１の内容が変数送信チャネルに複写され、フロ
ムはＱ２にセットされる。しかし、もしＱｌとＱ２の両
方が空であるが、フレームが現在送信されていれば、関
数フレーム終了が呼び出され、後述するようにフレーム
を終了させる。

チャネルが選択されていて、変数送信チャネルに内容が
入れられたものとする。もし送信チャネル中のそのチャ
ネル番号の待行列長う；０であるとすると、待行列のフ
ラグは偽に没定され、新らしいチャネル番号が取シ出さ
れる。このステップの理由については後に完全に述べる
。この直後に、変数フロムがＱ２であるか、また変数Ｆ
ｒｏｍ　　中の先の内容である他の変数ラストフロムが
Ｑｌであるかのチェックが行なわれる。このチェックが
肯定的であれば、そのときには関数フレーム終了が呼び
出されて、フレームを終了させ、Ｑｌに対して優先サー
ビスを与える。フレームはＱｌからの高優先バイトに続
＜Ｑ２−７５−らの低優先バイトを持つことを許されて
いないので、このようなことが行なわれるのである。

しかし、フレームが送信されていなければ、フレーム開
始の関数が送信されているか、どうかを真あるいは偽を
見るために変数送信中をチェックすることによって確認
される。ここで真とはフレームが送信されていることを
示し、偽はそうでないことを示す。

第１３図を参照すれば、図には本発明で述べるトランク
によっであるノードから他のノードへ送信されるのに使
用されるフレームのフォー　マットを図示している。フ
レームは左から右へ送られる。フォーマット０１１１１
１１００８ビツトから成る先頭フラグ１３１がまず送ら
れる。フラグ１３１に続いて８ビツトのステータスバイ
トが送られる。ステータスバイトはサービス中のトラン
クのタイプに関連した情報を伝送する。ステータスバイ
トに続いて、ひとつあるいはそれ以上のチャンク１３３
．１３４．１３５・・・１３７が送られる。

チャンクは単一の出力待行列からのデータを含み、以下
第１４図を参照して説明される。

データのチャンクのあとで、フレーム検査シーケンス（
Ｆｅ２　）１３８が送られる。ＦＣ８１３８はＸ、２５
で標準化されている。Ｘ、２５はＣＣＩ　Ｔ　Ｔ　、（
電信電話国際諮問委員会）の標準である。この標準につ
いては国際電気通信連合ジュネーブで１９７７年に刊行
された公衆データ網第１．２巻と題する書物に見ること
ができる。Ｆｅ２は伝送誤りの検出に使用される。Ｆｅ
２のあとには０１１１１１１０のフォーマットを持つフ
ラグが送られる。従ってフレームの開始と終了を示すた
めにフラグ１３１と１３９が用いられることになる。

関数フレーム開始が呼ばれたとき、マイクロプロセッサ
５０はフラグ１３１を送出するＵＳＡＲＴ５４に対して
信号を送ることによって、フレームシーケンスを開始す
る。しかし、空き状態ではＵＡＲＴ５４は常にフラグを
遠方のノードに送信しており、遠方のノードは常にフラ
グを受信している。マイクロプロセッサ５０からの信号
を受信することによって、ＵＳＡＲＴ５４はフレームが
開始されることを知らされる。従って、フラグ１３１が
送られた直後に、マイクロプロセッサ５０から受信され
たステータスバイトが遠方のノードに送られる。ステー
タスバイトが送られた直後に変数送信中に真にセットさ
れる。最大のフレームの大きさは２５６にセットされる
。フレーム長は１に初期化され、ステータスバイトを計
数する。このあとで、関数チャンク開始が呼ばれる。

第１４図を参照すれば、図にはチャンクのブロック形式
が図示されている。図示したのは複数の８ビツトのデー
タバイト１４１．１４２．１４３・・・１４７のあとに
６ビツトを持つバイトＬＥＮ１４Ｂと１０ビツトのチャ
ネルバイト１４９を持つフォーマットである。

ここに示したエンベロープの一部はデータバイト１４１
乃至１４７の間に含まれた２バイトのシーケンスとして
表わされている。ＬＥＮ１４８はチャンクの長さをバイ
トで表わしている。このＬＥＮのバイトはまたそのカウ
ントに２バイトのＬＥＮとチャネルのバイトを含んでい
る。１０ビツトから成るチャネルバイト１４９はチャン
クが関連したチャネル番号を含んでいる。チャネルの数
は設計上の選択の問題である。本発明の有利な一実施例
においては、５１２チヤネルが選択されている。

従って、２Ｅ１０は１０２４であるから、ｌＯビビッは
１０２４のチャネル数を表わす。残りの５１２個の番号
は成長のための予備である。しかし、実際には、マイク
ロプロセッサ５０からＵＳＡＲＴ５４を通してバイトが
送信されるときに、６ビツトのＬＥＮビットとチャネル
番号からの上位の２ビツトが単一のバイトとして送信さ
れる。単一のチャネルからのバイトだけが、チャンク中
で送られる。

チャンクはマイクロプロセッサ５０によってチャンク開
始の関数を呼び出すことによって形成される。選択され
たチャネル待行列がＱｌであるかＱ２であるかのチェッ
クが行なわれる。この情報Ｑ１あるいはＱ２は変数フロ
ムに記憶される。もしＱｌが選択されると、変数最大チ
ャンク長は１６に設定される。これはスタッフバイト、
ＬＥＮ１４Ｂとチャネル１４９を除く送信できるバイト
の数が１６に制約されることを意味する。変数最大フレ
ーム長は、そこに先に何が入れられたかにかかわらす６
４に設定される。すなわち、もし最大フレーム長が先に
２５６に設定されていれば、変数は６４にリセットされ
る。もしＱ２が選択されれば、最大チャンク長は４８に
設定され、最大フレーム長は先の値に留まる。

すべての場合について、変数チャンク長とスタッフ長は
初期化され、０に設定される。

変数スタッフ長はチャンク中のスタッフバイトの数であ
る。これによって関数スタートチャンクは終了する。

送信チャネル中のチャネルについての変数待行列長が０
より大であシ、関数モアチャンクが真を返送する間はル
ープはくりかえされる。

関数モアチャンクはチャンク長が最大チャンク長より短
かいか、スタッフ長が９より小さいかを見る。もしこれ
らの制限のいずれも越えていなければ、モアチャンクの
関数は真を返送する。さもなければ、この関数は偽を返
送する。

待行列長が０を越え、モアチャンクが真を返送したとき
には関数エンベロープ送信が呼ばれる。待行列長はデー
タ待行列中のスタッフバイトは計数しない。

エンベロープ送信の関数が呼び出されたとき、送信チャ
ネルのチャネル番号に対応したデータ待行列の、変数１
バイト“の位置に入っている第１のバイトが取り出され
る。変数Ｎバイト〃の値はＵＳＡＲＴ５４に出力関数を
呼ぶことによって送られ、遠方のノードに送信される。

変数チャンク長とフレーム長は次に各々１ずつ増分され
る。

もし変数Ｎバイト“がスタッフバイトであれば、そのと
きには送信チャネル中のチャネルに対応した待行列から
取り出されて、そのバイトが遠方のノードに送られる。

これはスタッフバイトが常に同一のチャンクの関連する
バイトの前に来るように実行される。そのあとで、スタ
ッフ長とフレーム長は１だけ増分される。

すべての場合につき、送信チャネルのチャネルに対応す
る待行列長は１だけ減分される。

この点でループが完了する。

変数フロムがＱｌであるか、あるいは変数送信チャネル
に対応する変数待行列長が０よシ大であるかのいずれか
が生じたかのチェックが行なわれる。このテストのいず
れかが成立すれば、変数送信チャネルは待行列Ｑ２の終
シにブツシュされる。さもなければ、そのチャネルの待
合せされたフラグが偽に設定される。

上述の動作は第１１図を参照して理解することができる
。図には待行列Ｑ１を表わすブロック１０２と、待行列
Ｑ２を表わすブロック１０４が図示されている。Ｑｌに
示されているのはチャネル３１０であり、Ｑ２に図示さ
れているのはチャネル７３．１４２および６であって、
取扱かわれるのを待っている。

Ｑｌは優先度を持っているから、チャネル３１０がまず
取扱かわれる。チャネル３１０に対応する待行列から送
出されるべきエンベロープの数が１６もしくはそれ以下
であれば、それは送出される。チャネル番号３１０は敬
の最後の番号５のあとに入れられる。第１２図にそのあ
とで、Ｑｌの中に取扱かわれるチャネルは残っていない
から、Ｑ２からの第１のチャネル、すなわち、この例で
は７３が取扱かわれる。チャネル番号３１０はＱ２の最
後の番号５のあとに入れられる。

チャネル３１０から送信することを許容されるエンベロ
ープが１６個以上存在するのであれば、１６を越えるＱ
１チャネルは送信されない。いずれの場合にも、チャネ
ル番号１５はＱ２の待行列の終りに入れられる。従って
、確認、ブレーム、短い対話文字、遠方の端から返送さ
れるエコーのような短メツセージは、非常に長いメツセ
ージのあとで、異常に長い時間待つことになるのを避け
ることができる。

次の機能であるチャンク終了はチャンクを終了するため
に起動される。許容された数のバイトが送られたあと、
第１４図のセクション１４８と１４９から成るチャンク
トレイラが送られる。これらの最後の２バイトが送られ
たあとで、変数フレーム長は２だけ増分される。

このときテストが行なわれ、もしフレーム長が最大フレ
ーム長より大であれば、関数フレーム終了が呼ばれる。

次に変数ラストフロムが変数フロムに設定される。ラス
トフロムはフロムの以前の値であることを想起されたい
。すなわち、ラストフロムはどのチャネルにラストチャ
ンクが関連していたかを示す。

この点において、チャネルが拾われ、チャンクを形成し
て終了させる上述したプロセスが繰返される。

次に関数フレーム終了によって実行される最初の仕事は
マイクロプロセッサ５０からの信号をＵＳＡＲＴ５４に
送って第１３図のＦｅ１２３８を送信するようにするこ
とである。このあとで、ＵＳＡＲＴ５４はフレームの終
りを示すフラグを送る。

チャネルからのバイトはフレームの開始あるいは終了を
示すフラグの形と同一の ０１１１１１１０の形を持つかもしれない。

ユーザのバイトがフラグであると認識されるのを防止す
るために、ＵＳＡＲＴ５４は５個の１の連続を送ったあ
とで、０を挿入する。

ＵＳＡＲＴ５４からのバイトは次に前述したトランクと
通信設備のインタフェース回路であるディジタルサービ
スユニット（ＤＳＵ）５６を経由して設備１１を通して
遠方のノードに伝送される。ＤＳＵＳ６は先に参照した
オレンジシリ−１１，１巻に示さレタｃｃＩＴＴ規格■
、３５に従って設計されている。変数送信中は偽に設定
されて、これによってデータが送信中でないことを示す
。変数フロムとラ　　”ストフロムは０に設定される。

３）遠方のノードからの情報の受信 この節で説明する機能を実行するレシーバと題するプロ
グラムは本明細書の付録に示されている。

ＵＳＡＲＴ５４は遠方のノードから受信された少数のバ
イトを記憶するための小さなバッファを有している。Ｕ
ＳＡＲＴ５４はマイクロプロセッサ５０に割込みをかけ
て、これは次に関数入力を呼ぶことによって１バ、イト
を読む。受信されているバイトを読むために、マイクロ
プロセッサ６０によって関数フレーム読み出しが呼び出
される。

フレームからの１バイトを読むことによってループは開
始する。もし変数フレームバッファがいっばいであれば
、すなわちインデクスがバッファ容量に等しければ、バ
ッファの内容は捨てられる。もしフレームバッファがい
っばいでなければ、読み出されたバイトはフレームバッ
ファに入る。

キャラクタが終りになれば、’ＵＳＡＲＴ５４のステー
タスレジスタがチェックされる。遠方のノードから情報
が受信されるときに、ＵＳＡＲＴ５４は受信データをチ
ェックし、ＦｃＳを計算し、終シのフラグが受信された
あとで、計算されたＦｅ２を受信されたＦｅ２と比較し
、前述したＸ、２５に示された標準に従って、受信され
たデータが正しいか誤っているかを判定する。この検査
の結果はＵＳＡＲ’１５４中のステータスレジスタ（図
示せず）によってマイクロプロセッサ５０に伝えられる
。

マイクロプロセッサ５０がＵＳＡＲＴ５４中のステータ
スレジスタによって、Ｆｅ２の検査が正しかったと判定
したあとで、これは関数ビールチャンクを呼ぶことによ
ってコンテンションバス３１を通して受信されたフレー
ムの受理を継続する。入来したフレームのステータスバ
イトが検査され、もし受信モジュールによって知られて
いるフォーマットに合わなければ、フレームは捨てられ
る。関数ビールチャンクはフレームバッファの終シから
開始し、フレームバッファの開始が来るまで、各チャン
クについてくりかえして長さ１４８とチャネル番号１４
９とを計算する。

次に、フレームバッファ中の最初のチャンクからはじめ
て、辣述するようにそのチャンクのバイトが処理される
。

ＲＡＭ７　Ｂに先に記憶されたチャンクから、次にバイ
トが読み出される。もし読み出されたバイトがスタッフ
バイトでないな′らば、これはユーザバイトとして組立
てられる。バイトにはプレフィックスとして１が付けら
れ、次に関数分配を呼ぶことによって回路７８中のＦＩ
ＦＯにエンベロープとして送信される。

もしＲＡＭ７　Ｇから取シ出されたバイトが１００１１
１０１の形を持っていれば、次のバイトが読み出される
。次に読み出されたバイトがｏｏｏｏｏｏｏｏＯ形を持
っていれば、読み出された第１のバイトはユーザバイト
であると解釈される。バイトｏｏｏｏｏｏ’ｏ。

は除去され、バイトにはプレフィックスとして１が付け
られてエンベロープ１１００１１１０１として送信され
る。

もし読み出されたバイトがフォーマット１００１１１０
１を持てば、スタッフバイトであり、もしＲＡＭ７６か
ら取り出された次のバイトがｏｏｏｏｏｏｏｏＯ形を持
たなければ、スタッフバイトは除去され、後のバイトに
は気０〃のプレフィックスが付いて、関数分配によって
エンベロープとして回路７８中のＦＩＦＯに送られる。

ここでは１６エンベロープである所望の一部が、ある場
合にはすべてのチャンクが回路７日のＦＩＦＯに送られ
たあと、信号がマイクロプロセッサ５０からデータキッ
トインタフェース回路７８に送られて、パケットが組立
てられて、バス２１を通して第３図のスイッチ４０に送
られるべきことを示す。データキットインタフェース回
路７８は信号源モジュールアドレス、すなわち、トラン
クモジュールアドレス、信号源チャネル番号、および残
シのパルワードを組立て、各パルワードについてパリテ
ィピットを挿入する。誤ったデータはスイッチ４０によ
って削除される。

このあとで、もしチャンクの一部が残っていれば、マイ
クロプロセッサ５０は全体のチャンクが宛先の端末に送
られるまで前述のプロセスを繰返す。

上述したように信号源モジュールのアドレスはスイッチ
４０で削除され、その代りに宛先アドレスが挿入される
。このあとでバケツ、トはブロードカストバス３３に送
出される。

宛先モジュールのアドレスを削除することによって、宛
先モジュールアドレスの整合をとるインタフェースモジ
ュールはパケットを処理する。制御エンベロープはモジ
ュールで使用するために保持される。残シのエンベロー
プは制御バイトを削除することによってバイトに変換さ
れ、バイトはチャネルを通してユーザ装置に送信される
。もし顧客が希望すれば、情報はコンピュータのような
顧客装置に直接エンベロープとして送信される。

送信機と受信機は単一のプロセッサとして実現されてい
るが、別のプロセッサを使用することによって二つを独
立に動作するようにすることは簡単である。

【図面の簡単な説明】

第１図は単純なデータキットｖＣＳシステムのブロック
図； 第２図は第１図のノードの一部の概念図；第３図は第２
図のキャビネットの裏面のブロック図； 第４図はエンベロープの形式を示す図；第５図はパルワ
ードの形式を示す図； 第６図はパケットの形式を示す図； 第７図はトランクモジュールの配置のブロック図； 第８図はハーフワードの形式を示す図；第９図はデータ
待行列にデータを入れる方法を示す図１ 第１０図、第１１図および第１２図は第９図の各データ
待行列を読み出す方法を不す図；第１３図はフレームの
形式を示す図；及び第１４図はチャンクの形式を示す図
である。 〔主要部分の符号の説明〕 １０．１１０・・・ノード Ｑｌ・・・第１の待行列 Ｑ２・・・別の待行列 ９２〜９６・・・データ待行列 ＦＩＧ、　１ ＦＩＧ、３　　　　　　コンテンンヨンパスＦＩＧ、４ ＦＩＧ、５ ＦＩに、６ ＦＩＧ、　　７ ＦＩ（１；、　８ ＦＩＧ、　　１０

Claims (1)

1. 【特許請求の範囲】 １、ひとつのノードによつて取扱かわれる複数のチャネ
   ルの各々から他のノードによつ て取扱かわれるチャネルに複数のデータバ イトの転送を制御する方法において、該方 法は、 第１の待行列への該情報の到来の順序で サービスを要求している該チャネルの各々 のアドレスを入れ、 該チャネルの各々に対応する該情報を別 のデータ待行列に記憶する ことを特徴とする複数のデータバイトの 転送を制御する方法。 ２、特許請求の範囲第１項に記載の方法において、 該チャネルの第１のアドレスを該第１の 待行列から読み出し、 該データバイトを該チャネルの該第１の アドレスに対応するデータ待行列から、１ 時に１バイトずつ読み出す ことを特徴とする複数のデータバイトの 転送を制御する方法。 ３、特許請求の範囲第２項に記載の方法において、さら
   に 該一方のノードから該他方のノードに該 情報を送信するためにフレームを形成し、 該チャネルの各アドレスに対応する該デ ータバイトを別個のチャンクで送信するた めに一時にひとつずつ複数のチャンクを形 成し、該チャンクの各々に必要なときには 該ノードの制御を実行する制御バイトを含 み、該制御バイトは該制御バイトに隣接し た特殊なバイトを含めることによつて該情 報バイトから区別される ことを特徴とする複数データバイトの転 送を制御する方法。 ４、特許請求の範囲第３項に記載の方法において、 該データおよび該制御バイトを複数含む ようにチャンクの長さを予め定められた第 １の制限内に制約し、該チャンクは該チャ ネルのひとつのアドレスと該チャンク内の バイトの数を含むようにし、さらに該チャ ンクの長さを該特殊バイトの予め定められ た数から成る第２の制限に制約し、 該チャネルの該アドレスに対応する該デ ータバイトのすべてを該データ待行列から 読み出すか、あるいは該第１あるいは該第 ２の制限に到達したかしたときに該チャン クを終了する ことを特徴とする複数のデータバイトの 転送を制御する方法。 ５、特許請求の範囲第４項に記載の方法において、さら
   に予め定められた第３の制限に 従つて、フレームの長さを制約し、該第３ の制限は該データの予め定められた数、該 制御バイトおよびチャンクの長さとチャネ ル番号から成り、 該第３の制限に達するかあるいはすべて の待行列が空きであるとき、該フレームを 終了させる ことを特徴とする複数のデータバイトの 転送を制御する方法。 ６、特許請求の範囲第５項に記載の方法において、 該第１の制限あるいは該第２の制限に達 したとき、あるいは該データバイトのすべ てが該データ待行列から読み出されたあと で、低優先の第２の待行列の行列の終りに 該チャネルの該アドレスを入れる ことを特徴とする複数のデータバイトの 転送を制御する方法。 ７、特許請求の範囲第６項に記載の方法において、 該チャネルのアドレスが該第１の待行列 に入つていないときには該第２の待行列か ら該チャネルのひとつのアドレスを読み、 該データ待行列から該チャネルの該アド レスに対応して１時に１データバイトを読 み取る ことを特徴とする複数のデータバイトの 転送を制御する方法。 ８、特許請求の範囲第７項に記載の方法において、 該ひとつのノードから該他のノードに対 して該情報を送信するためにフレームを形 成し、 該第２の待行列から読まれた該チャネル の該アドレスに対応して該データバイトの チャンクを形成し、該チャンクの長さは該 制御バイトおよびデータバイトの第４の制 限あるいは特殊バイトの該第２の制限によ つて決定され、該チャンクの各々は該チャ ネルの該アドレスと該チャンク中の該デー タバイトと該制御バイトの数とを含み、 該第２の待行列の他のすべてのチャネル 番号の終りでデータバイトが残つていると きには、取扱かわれている該チャネルの該 アドレスを入れ、 第４の制限に達するかあるいは該データ 待行列にそれ以上データバイトが残つてい ないときに該チャンクを終了させる ことを特徴とする複数のデータバイトの 転送を制御する方法。 ９、特許請求の範囲第８項に記載の方法において、 該制御バイトと該データバイトの予め定 められた数から成る第５の制限に達したと きにあるいは該第１の待行列あるいは第２ の待行列のいずれにもそれ以上のアドレス が残つていないときに、該フレームを終了 させる、 ことを特徴とする複数のデータバイトの 転送を制御する方法。 １０、特許請求の範囲第９項に記載の方法において、 該データ待行列に記憶できる該チャネル の各々に対応する該情報を制限する ことを特徴とする複数のデータバイトの 転送を制御する方法。