JP2926622B2 - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JP2926622B2
JP2926622B2 JP2111790A JP11179090A JP2926622B2 JP 2926622 B2 JP2926622 B2 JP 2926622B2 JP 2111790 A JP2111790 A JP 2111790A JP 11179090 A JP11179090 A JP 11179090A JP 2926622 B2 JP2926622 B2 JP 2926622B2
Authority
JP
Japan
Prior art keywords
resist
pattern
complex
conductive composition
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2111790A
Other languages
English (en)
Other versions
JPH0387743A (ja
Inventor
慶二 渡部
泰博 米田
孝一 小林
恵子 矢野
富雄 中村
茂 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Mitsubishi Rayon Co Ltd
Original Assignee
Fujitsu Ltd
Mitsubishi Rayon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Mitsubishi Rayon Co Ltd filed Critical Fujitsu Ltd
Publication of JPH0387743A publication Critical patent/JPH0387743A/ja
Application granted granted Critical
Publication of JP2926622B2 publication Critical patent/JP2926622B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0047Photosensitive materials characterised by additives for obtaining a metallic or ceramic pattern, e.g. by firing
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/04Chromates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143Electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔概 要〕 電子線リソグラフィ又は集束イオンビームリソグラフ
ィによるパターン形成方法に関し、荷電ビームの照射の
際に生ずる電荷蓄積(チャージアップ)を解消すること
を目的とし、 イソキノリニウムTCNQ錯体、キノリニウムTCNQ錯体お
よびモリホリニウムTCNQ錯体からなる群から選ばれる少
なくとも1種のTCNQ錯体および特定のポリマーおよび溶
剤からなる導電性組成物をレジストに塗布して導電性膜
を形成し、荷電ビームを照射してパターンを形成するよ
うに構成する。
〔産業上の利用分野〕
本発明は、電子線リソグラフィ又は集束イオンビーム
リソグラフィにおけるパターン形成方法に関し、更に詳
しくは導電性組成物を、レジスト上に塗布して用いるパ
ターン形成方法に関する。
〔従来の技術〕
半導体素子など微細パターンを持つ電子回路素子の形
成には薄膜形成技術と写真食刻技術が多用されている。
すなわち、スパッタ法、化学気相成長法などの方法によ
り被処理基板上に導電層、絶縁層などの薄膜を形成した
後、スピンコートなどの方法でレジスト(感光樹脂)を
被覆し、これに露光を行って、露光部が現像液に対して
溶解度の左を生じるのを利用してパターンが形成され
る。このレジストパターンをマスクに用いて、ウエット
エッチングあるいはドライエッチングを行って被加工基
板上に微細な導体パターンや絶縁層パターンなどを形成
している。
レジスト露光における光源には、紫外線、エキシマレ
ーザ、X線、電子線、収束イオンビームなどが用いられ
る。この中で電子線によるリソグラフィは、マスクなし
で直接描画ができるため、マスクの製作や論理回路の試
作、近年ニーズの高まっているASICなど少量多品種型LS
Iの製造などに広く利用されている。また、同じく直接
描画の可能な集束イオンビームはレジスト内での散乱が
少ないために直進性が良く、解像性に優れていることか
ら、微細加工の必要とする特殊デバイスに対しての応用
が検討されている。
しかし、一般に電子線や収束イオンビーム用のレジス
ト材料は絶縁物であるため、電子線やイオンビームによ
る露光を行う際に、電荷の蓄積すなわちチャージアップ
現象がおこり、レジストパターンの位置ずれが生じる。
この位置ずれはパターンが微細になるほど大きくなるの
で、集積化が進むにつれて深刻な問題となってくる。
〔発明が解決しようとする課題〕
チャージアップを防止する試みとして、レジスト上に
アルミや導電性ポリマなどの処理剤を被覆してチャージ
アップを防止する試みがなされている。
しかし、アルミを被覆してチャージアップを防止する
方法は工程を煩雑化するという問題がある。また導電性
ポリマなどの処理剤を用いる方法は、工程は簡単である
が位置ずれ防止の効果を十分に満足する材料がないため
実用化するまでに至っていない。
本発明は上記の問題を解決するためになされたもので
あり、工程が簡単でしかも位置ずれ防止効果に優れたパ
ターン形成方法を提供することをその目的とする。
〔課題を解決するための手段〕 本発明は、電子線リソグラフィ又は集束イオンビーム
リソグラフィによるパターン形成方法であって、 (1)〜(4)の工程: (1)基板上にレジスト膜を形成する工程と、 (2)次の(A)ないし(C)の成分; (A)次式(I): (式中、R1はC3〜C24アルキル基、好ましくはC4〜C18
ルキル基を表わし、mは0〜2の有理数を表わす) で表わされるイソキノリニウムTCNQ錯体、もしくは次
式II: (式中、R2はC3〜C24アルキル基、好ましくはC4〜C18
ルキル基を表わし、mは0〜2の有理数を表わす) で表わされるキノリニウムTCNQ錯体、もしくは次式I
V: (式中、R5はC3〜C24アルキル基、好ましくはC3〜C18
ルキル基であり、R6は水素またはC1〜C6アルキル基であ
り、mは0〜2の有理数である) で表わされるモルホリニウムTCNQ錯体からなる群から
選ばれる少なくとも1種のTCNQ錯体0.05〜30重量部; (B)次式: (式中、Rは水素またはメチル基であり、R′はC1〜C6
アルキル基である) で表わされる少なくとも1種のモノマー単位50〜100
重量%および少なくとも1種のモノエチレン性不飽和モ
ノマー単位 0〜50重量%を含んでなるポリマー0.05〜100重量部、
および (C)溶剤 100重量部 を含んでなるパターン形成用導電性組成物を前記レジス
ト膜上に塗布して導電性膜を形成する工程と、 (3)荷電ビームを照射する工程と、 (4)導電性膜およびレジスト膜を現像しパターンを形
成する工程とを 含んでなる。
本発明方法で用いられる組成物を構成する成分(A)
のTCNQ錯体の使用割合は、前記の如く溶剤100重量部に
対して0.05〜30重量部であり、好ましくは0.1〜5.0重量
部である。これは0.05重量部未満では導電性が劣ること
となり、一方30重量部を超えると溶解性、膜質(平滑性
等)が悪くなると共に導電性はピークに達しており増加
しない。
前記構成成分(A)のTCNQ錯体として、次(I)に対
応するものとしてはN−オクチル−イソキノリニウム−
TCNQ錯体、式(II)に対応するものとしてはN−ヘキシ
ル−キノリニウム−TCNQ錯体、式(IV)に対応するもの
としては、N−メチル−N−ブチルモルホリニウムTCNQ
錯体などが好都合に用いられる。
また、構成成分(A)は、単一でもあるいは2種以上
混合して用いることも可能である。2種以上混合して用
いた場合、形成された導膜の導電性、及び耐熱性の向上
が図れる。この理由は、結晶形の異なるものを用いると
単一の錯体を用いた場合に比べて互いの接触点が緻密に
なるためである。従って本発明方法で用いる組成物にお
けるTCNQ錯体は、2種又は3種を混合して用いることが
好ましい。本発明の導電性膜のシート抵抗性は、単一性
の錯体系に対しては107Ω/□のオーダーであり、更に
錯体混合系に対しては106Ω/□である。
これらのTCNQ錯体の混合物の好都合に用いられる例と
して、N−ブチル−イソキノリニウム−TCNQ錯体とN−
オクチル−イソキノリニウム−TCNQ錯体の混合物、N−
ブチル−イソキノリニウム−TCNQ錯体とN−ブチル−α
−ピコリニウム−TCNQ錯体の混合物、N−ブチル−イソ
キノリニウム−TCNQ錯体とN−メチル−N−ブチル−モ
ルホリニウム−TCNQ錯体の混合物、N−ブチル−イソキ
ノリニウムTCNQ錯体とN−ブチル−α−ピコリニウム−
TCNQ錯体及びN−メチル−N−ブチル−モルホリニウム
−TCNQ錯体の混合物、などが挙げられる。
また、本発明方法に用いられる組成物の構成成分
(B)のポリマーは、ホモポリマーもしくはコポリマー
を意味する。
具体的には、薄膜形成能の良いポリマーとしては、ポ
リメチルメタアクリレート、メチルメタアクリレートと
エチルアクリレートの共重合体、メチルメタアクリレー
トとブチルアクリレートの共重合体、ブチルメタアクリ
レートとエチルアクレートの共重合体、メチルメタアク
リレートとスチレンの共重合体などを挙げることができ
る。
これらの構成成分(B)のポリマーの使用割合は、前
記の如く溶剤100重量部に対して0.05〜100重量部、好ま
しくは0.5〜50重量部である。これは、0.05重量部未満
では膜にピンホールが発生し、一方100重量部を超える
と膜厚が厚くなりすぎて所望の膜厚が得られない。
更に、本発明方法に用いられる組成物の構成成分
(C)の溶剤は、ポリマーおよびTCNQ錯体に対する溶解
性と蒸気圧の観点から、ケトン系、エーテル系の有機溶
媒が用いられる。例えば、具体的にはシクロヘキサノ
ン、メチルイソブチルケトン、メチルセロソルブ、メチ
ルセロソルブアセテートから選らばれた少くとも1種を
使用する。溶剤は精製して、水分を0.1%以下、好まし
くは500ppm以下、更に好ましくは200ppm以下として用い
る。特にシクロヘキサノンについては、 等のシクロヘキサノン誘導体を0.1%以下、好ましくは5
00ppm以下、更に好ましくは100ppm以下に精製して用い
られる。
精製の方法としては、蒸留、膜分離などの通常の方法
を用いることができる。精製した溶剤の使用は、導電性
組成物の長期間にわたる保存安定性およびパターンの位
置ずれ防止に一層優れた作用効果を奏するので好まし
い。
更に、本発明方法で用いられる導電性組成物には、成
膜性向上のために界面活性剤を、また導電性組成物のよ
り安定化の為に安定剤を添加することができる。
界面活性剤としては、特に、非イオン界面活性剤が好
ましい。また、安定剤としては、オルトギ酸エステル、
アセタール等を用いることができる。
界面活性剤は、溶剤100重量部に対し、0.5重量部以下
で配合され、安定剤は10重量部以下で配合される。
本発明方法が適用される基板は、シリコン(Si)半導
体又はガリウム−ヒ素(GaAs)基板等である。半絶縁性
のGaAs基板の抵抗性(107Ωcm)は、全体の抵抗性、す
なわちSiO2膜の如き絶縁層を有するSi基板のそれよりも
102〜4のオーダー高い。従って、チャージアップによ
るパターンの位置ずれの問題は、より重要なものとな
る。レジストとしては、電子線レジスト(EBレジスト)
およびイオンビームレジストが用いられる。EBレジスト
としては、ポジ型レジストでもネガ型レジストでも使用
可能であり、例えばポリメチルメタクリレート、架橋型
ポリメチルメタクリレートおよびポリアクリルアミドが
好ましく用いられる。
工程(1)におけるレジスト膜の形成は、例えば基板
上にレジストをスピンコート法により塗布し、プリベー
クすることにより行われる。
工程(2)における導電性膜の形成は、本発明方法に
おける導電性組成物を工程(1)で得られたレジスト膜
上に例えばスピンコート法により塗布し、プリベークす
ることにより行われる。導電性膜の膜厚は回転数を変え
ることによって調節することができる。0.1〜1.0μm膜
厚の平滑性の良い膜を得るためには、回転数は1,000〜
5,000r.p.m.が好ましい。
導電膜の膜厚は0.05〜0.3μmが望ましい。これは、
導電性膜が薄すぎると導電性が下がり、厚すぎると、解
像性が劣ってくるからである。
工程(3)における荷電ビームの照射には、電子線ビ
ーム(EB)による照射が典型的であるがイオンビーム等
による照射方式も可能である。また、使用する露光装置
は導電性膜から外部へ導通がとれる構造のものが望まし
い。
工程(4)における導電性膜とレジスト膜の除去は、
現像液、例えばメチルイソブチルケトン−イソプロパノ
ール混合液を用いて現像することにより同時に除去され
る。
〔作 用〕
このように、電子線リソグラフィ又は集束イオンビー
ムリソグラフィにおける本発明のパターン形成において
レジストの上層に導電性組成物を塗布することによっ
て、導電性の薄膜が形成され、電子線又はイオンビーム
の露光の際にレジスト内に発生した電荷はレジスト内の
一箇所にチャージアップすることなく分散する。従っ
て、以後の露光の際の電荷の相互作用がなく、パターン
の位置ずれが有効に防止される。更に、膜は回転塗布で
形成でき、剥離はレジスト現像と同時に行われるため工
程は極めて簡単である。
以下、更に実施例および比較例によって本発明を説明
する。
〔実施例および比較例〕
実施例 1 N−オクチルイソキノリニウム−TCNQ錯体を公知の方
法(J.Am.Chem.Soc.84,3374〜3387(1962))に準じて
合成した。この化合物は、IRスペクトル(2800cm-1(b
r):錯塩の電荷移動特性吸収;2150cm-1:錯塩のCN基の
吸収)、紫外線スペクトル(λmax395nm(TCNQ), においてTCNQ錯体特有の吸収が認められた。この錯体の
式Iにおけるmは1.2であった。
ここで得られた錯体0.75重量部、およびメチルメタア
クリレートとブチルアクリレート共重合体(▲▼約
7万)5重量部をシクロヘキサノンとメチルセロソルブ
との混合溶媒(重量比7:3)100重量部に溶解し、更に界
面活性剤弗素化アルキルエステル〔FC−431(スリーエ
ム社)〕を溶剤に対して100ppmとなるよう添加し、2500
rpmでスピンコーティングしたときの膜厚が0.2〜0.3μ
mになるようにパターン形成用の導電性組成物を調製し
た。
このようにして得られた導電性組成物を用いて次のよ
うに方法でパターンを形成した。
Si基板上に、スピンコート法により膜厚2.0μmのCMR
ポジ型レジスト(T.Kitakohji,Y.Yoneda,and K.Kitamur
a J.Electrochem.Soc.,Vol 126,No11,P1181(1979)を
塗布し、ホットプレート上で180℃で100秒間プリベーク
を行った。ついで、CMRレジスト上に当該導電性組成物
を0.2μmの膜厚でスピンコートし、ホットプレート上
で70℃100秒間プリベークを行った。そして加速電圧30k
V、電子線露光量50μC/cm2にて電子線露光を行った後、
スピンデベロッパーを用いてメチルイソブチルケトン
(MIBK)、イソプロパノール(IPA)=1/1の混合溶液で
現像し、IPAにてリンス処理を行った。この現像の際、
この導電性組成物はレジストとともに除去された。110
℃のホットプレートで100秒間ポストベークを行った。
このようにして得られたパターンを第1図に示す。第
1図から明らかなように、ショットのつなぎ目における
パターンの位置ずれは観察されず、また導電性膜の塗布
による解像性への悪影響もなく3μmライン、0.4μm
スペースのパターンを明確に解像している。
次にチャージアップ防止効果を次のような方法で評価
した(第4図参照)。4個所の各コーナーの各々に位置
合わせ段差のマークの入った、多くのチップ(各チップ
の大きさは9.5mm×9.5mm)を有するAl−Si基板ウェーハ
にCMRレジストを20μmの厚さに塗布し、180℃のホット
プレート上で100秒間ベイキングを行った後、この上に
上記の導電性組成物を0.2μmの厚さに塗布し、70℃の
ホットプレート上で100秒間ベイキングを行った(第4
図(1))。そして、電子線露光装置でウェハ上のチッ
プ4隅にある位置合わせマークを検出した(第4図
(2))。ついで加速電圧30kV、電子線露光量5μC/cm
2にてチップ内の約20%の面積を露光し(第4図
(3))、再び4隅のマークを検出し、露光前に検出さ
れた値と比較して位置ずれ量を調べた(第4図
(4))。評価は、各ウェーハ当り5個のチップについ
て行った。この結果、第5図に示すように位置ずれは見
られなかった。
比較例 1 Si基板上に、スピンコート法により2.0μmのCMRレジ
ストを塗布しホットプレート上で180℃100秒プリベーク
を行った。次いで加速電圧30kV、電子線露光量50μC/cm
2にて電子線露光を行った後、スピンデベロッパーを用
いてMIBK/IPA=1/1の混合溶液で現像し、IPAにてリンス
処理を行った。110℃のホットプレートで100秒間ポスト
ベークを行い、形成されたパターンをSEMにて観察した
ところ、第2図に見られるようにショットのつなぎ目に
おいてパターン(3μmライン、0.4μmスペース)位
置ずれが観察された。
また、この試料を実施例1と同様な方法で、露光前後
のステップマークの検出位置を比較した結果第6図に示
すように0.6μmのずれが見られた。
更に、本発明における導電性膜を使用した場合のCMR
レジストの感度と使用しない場合の感度の曲線を第7図
に示す。第7図から明らかなように両者において殆ど差
異はなかった。
実施例 2 N−ヘキシル−キノリニウム−TCNQ錯体を公知の方法
(J.Am.Chem.Soc.84,3374〜3387(1962))に準じて合
成した。この化合物は、IRスペクトル(2800cm-1(b
r),2150cm-1)、紫外スペクトル(λmax395nm(TCN
Q),842nm(TCNQ-))においてTCNQ錯体特有の吸収が認
められた。
この錯体の式IIにおけるmは1.1であった。
この錯体を用い実施例1と同様の条件で導電性組成物
を調製した。
ここで得られた導電性組成物を用いて実施例1で記載
したようにレジストパターンを形成し、さらに例1で記
載した方法と同様の方法でチャージアップ防止効果を調
べた。その結果、パターンの位置ずれは完全に防止さ
れ、また本実施例の導電性組成物の使用によるレジスト
の感度、解像性への悪影響も認められなかった。
比較例 2 実施例1でN−オクチル−イソキノリニウム−TCNQ錯
体に混合するポリマーについて、メチルメタアクリレー
トとブチルアクリレートの共重合体に代えて、ポリカー
ボネートを用いると、スピンコートする際に白化し膜が
形成されなかった。また、同様にポリビニルカルバゾー
ルを用いると、0.1μm以上の膜厚ではベイキング時に
クラックが生じた。さらに、ポリ(4−ビニルピリジ
ン)を用いると、膜の形成はできるものの、位置ずれ防
止効果がほとんど認められなかった。
実施例 3 この実施例においては、実施例1で用いた混合溶媒シ
クロヘキサノンおよびメチルセロソルブの代りにメチル
イソブチルケトンを用い、他の条件は実施例1における
条件と全く同様で導電性組成物を調製し、レジストパタ
ーンを作成した。
但し、安定剤(アセトンジメチルアセタール)を溶媒
に対し1000ppmの割合で用い、前記導電性組成物の濃度
は、2500rpmでスピンコーティングしたときの膜厚が0.2
μm〜0.3μmとなるように調製した。
以下実施例1と同様にして位置ずれ量を調べた結果、
位置ずれを完全に防止することができた。
また、導電性組成物は現像時にレジストとともに剥離
され、この導電性組成物使用によるレジストの感度、解
像性への悪影響も見られなかった。
実施例 4 この実施例においては、実施例1で用いた混合溶剤の
代りにシクロヘキサノン単独の精製溶剤を用いて導電性
組成物を調製し、レジストパターンを作成した例を示
す。
すなわち、溶媒として用いるシクロヘキサノンを蒸留
精製(留分155℃〜156.5℃)し、水分を150ppm以下、 および 等のシクロヘキサノン誘導体(高沸留分)を60ppm以下
とした留分を用いた。
この導電性組成物を5℃で6ヵ月保存した後、実施例
1と同様にしてレジストパターンを作成し、その位置ず
れ量を測定したが位置ずれは全く観測されなかった。
なお、溶剤に未蒸留シクロヘキサノンを用いて調製し
た導電性組成物について、5℃で1ヵ月間保存後、位置
ずれ量を測定したが、位置ずれは全く観測されなかっ
た。なお、導電性組成物の安定性は、溶媒として精製し
たメチルセロソルブを用いた場合にも改良された。
実施例 5(錯体混合系の使用) 実施例1のN−オクチル−イソキノリニウム−TCNQ錯
体の代りに、N−オクチル−イソキノリニウム−TCNQ錯
体(m=0.9)およびN−ブチル−イソキノリニウム−T
CNQ錯体(m=1.1)の混合物(重量比7.3)を用い、ポ
リマーとしてメチルメタクリレートとエチルアクリレー
トのコポリマー(▲▼=50000)を用い、他の条件
は実施例1におけると同様の条件を用いて導電性組成物
を調製した。この組成物を用い、実施例1と同様の方法
でレジストパターンを作成した。
この実施例の導電性組成物使用によるレジスト感度お
よび解像性については何ら影響は認められなかった。
この実施例の導電性組成物のチャージアップ防止効果
を次のようにして評価した。
位置合わせ段差マークの入ったAl−Si基板ウェハにCM
Rレジスト(架橋型ポリメチルメタクリレートレジス
ト)を2.5μmの厚さに塗布し、180℃のホットプレート
上で100秒間ベイキングを行った後、この上に上記の導
電性組成物を塗布し、70℃のホットプレート上で100秒
間ベイキングを行った。そして、電子線露光装置でウェ
ハ上のチップ4隅にある位置合わせマークを検出した
後、加速電圧30kV、電子線露光量50μC/cm2にてチップ
内の約40%の面積を露光し、再び4隅のマークを検出
し、露光前に検出された値と比較して位置ずれ量を調べ
た。その結果、CMRレジスト単独での位置ずれ量が1.2μ
mであったのに対し、導電性組成物を塗布した場合は位
置ずれを完全に防止することができた。
実施例 6(錯体混合系の使用) 実施例5における混合錯体の代りに、N−オクチル−
イソキノリニウム−TCNQ錯体(m=0.9)およびN−ブ
チル−N−メチル−モルホリニウム−TCNQ錯体(m=0.
9)の混合物(重量比5:5)を用い他の条件は実施例1と
同様の条件で導電性組成物を調製した。尚、ポリマーは
メチルメタアクリレートとスチレンの共重合体(▲
▼=6×104)を用いた。この組成物を用い、実施例1
に記載したと同様の方法でレジストパターンを作成し
た。また、この導電性組成物を使用したレジストについ
て例5と同様に位置ずれ量を評価した。その結果、パタ
ーンの位置ずれは完全に防止され、この導電性組成物使
用によるレジストの感度、解像性への悪影響も認められ
なかった。
実施例 7(錯体混合系の使用) 実施例5における混合錯体の代りに、N−ブチル−キ
ノリニウム−TCNQ錯体(m=0.9)、N−ブチル−α−
ピコリニウム−TCNQ錯体(m=0.9)およびN−ブチル
−N−メチル−モルホリニウム−TCNQ錯体(m=0.9)
混合物(重量比4:5:1)を用い、他の条件は実施例1と
同様の条件で導電性組成物を調製した。但し、シクロヘ
キサン/メチルセロソルブ混合溶剤の代りにシクロヘキ
サノン溶剤を用いた。この組成物を用い、実施例1に記
載したと同様の方法でレジストパターンを作成した。
但し、導電性組成物を塗布後、実施例5における70℃
の代りに120℃の温度のホットプレート上で100秒間ベー
キングを行った。
この導電性組成物を使用したレジストパターンについ
て実施例1におけると同様に評価した。その結果、パタ
ーンの位置ずれは完全に防止され、この導電性組成物の
使用によるレジストの感度、解像性への悪影響も認めら
れなかった。位置ずれ量を、実施例5で記載したと同様
の方法で評価した。その結果、位置ずれは完全に防止さ
れた。更に、また、薄膜の耐熱性の向上が認められ、リ
ソグラフィープロセスにおいて優利であることが判明し
た。
実施例 8 実施例5におけるN−オクチル−イソキノリニウム−
TCNQ錯体及びN−ブチル−イソキノリニウム−TCNQ錯体
をそれぞれ単独で用いて導電性組成物を調製し、実施例
5と同様の方法でレジストパターンを作成し、パターン
の位置ずれを測定した。その結果、単体では両者ともレ
ジスト膜厚2.0μm、チップ内の露光面積30%程度まで
は位置ずれ防止効果が見られた。膜厚を2.5μm、露光
面積を40%としたときは、0.2μm程度の位置ずれが生
じたが、CMRレジスト単独での位置ずれ量1.2μmと対比
して錯体が単独でも位置ずれを低減する効果が認められ
た。
実施例9および比較例3 実施例1で得られた導電性組成物を調製後、所定期間
保存した後にパターンを形成してレジストパターンの位
置ずれを調べた。該組成物は温度23℃±2℃、湿度40%
±5%の条件下のクリーンルーム内に放置して保存し
た。
このような保存安定性のデータを第3図に○印で示
す。なお、導電性組成物を塗布しないレジスト(CMR)
パターンの位置ずれを第3図中に×印で示す。
第3図のグラフから明らかなように、本発明の組成物
は優れた保存安定性を示す。
以上説明したように、本発明は、所定のTCNQ錯体を所
定のポリマーおよび溶剤に配合して導電性組成物を構成
し、この組成物を用いてパターンを形成するように構成
したものであるため、導電性膜によるチャージアップ防
止が十分発揮されパターンの位置ずれが完全に防止され
る効果を奏する。またプロセスの各工程も、煩雑化する
こともない。
更に本導電性組成物はその長期保存が可能であり(室
温で1ヶ月以上)、パターン形成上極めて好都合であ
る。また、TCNQ錯体の混合系を用いた導電性組成物を用
いた場合、TCNQ錯体を単独で用いた場合に比べて導電性
が高いため位置ずれ防止効果が高く、耐熱性も高い。
更に本発明の組成物は分散性がよい。このため薄い均
一な導電性膜を形成することができる。これは電子ビー
ム露光では特に有意義である。
【図面の簡単な説明】
第1図は、本発明における導電性組成物を塗布してパタ
ーンを形成して得られたパターンを示す模式図(参考写
真(1)(×2500倍)に対応)であり、 第2図は、導電性膜を塗布しない従来のパターン形成方
法によって得られるパターンを示す模式図(参考写真
(2)(×2500倍)に対応)であり、 第3図は、本発明の導電性組成物を塗布した試料と塗布
しない試料について得られたパターンの位置ずれ量と使
用された導電性組成物の調製後の日数との関係を示すグ
ラフであり、 第4図はチャージアップの評価の手順を示す工程図であ
り、 第5図は、導電性膜で被覆したサンプルについてのチャ
ージアップの評価の結果を示すグラフであり、 第6図は、導電性膜で被覆しないサンプルについてのチ
ャージアップの評価の結果を示すグラフであり、 第7図は導電性膜で被覆した場合と導電性膜を被覆しな
い場合のCMRレジストの感度曲線を示すグラフである。
フロントページの続き (72)発明者 小林 孝一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 矢野 恵子 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 中村 富雄 東京都千代田区丸の内1丁目5番1号 日東化学工業株式会社内 (72)発明者 清水 茂 東京都千代田区丸の内1丁目5番1号 日東化学工業株式会社内 (56)参考文献 特開 平2−90166(JP,A) (58)調査した分野(Int.Cl.6,DB名) G03F 7/004 G03F 7/027 G03F 7/26

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】パターンの形成方法であって次の(1)〜
    (4)の工程: (1)基板上にレジスト膜を形成する工程と、 (2)次の(A)ないし(C)の成分; (A)次式(I): (式中、R1はC3〜C24アルキル基を表わし、mは0〜2
    の有理数を表わす)で表わされるイソキノリニウムTCNQ
    錯体、 次式(II): (式中、R2はC3〜C24アルキル基を表わし、mは0〜2
    の有理数を表わす)で表わされるキノリニウムTCNQ錯
    体、および 次式(IV): (式中、R5はC3〜C24アルキル基であり、R6は水素また
    はC1〜C6アルキル基であり、mは0〜2の有理数であ
    る)で表わされるモルホリニウムTCNQ錯体 からなる群から選ばれる少なくとも1種のTCNQ錯体0.05
    〜30重量部; (B)次式: (式中、Rは水素またはメチル基であり、R′はC1〜C6
    アルキルである)で表わされる少なくとも1種のモノマ
    ー単位50〜100重量%および少なくとも1種のモノエチ
    レン性不飽和モノマー単位0〜50重量%を含んでなるポ
    リマー0.05〜100重量部、および (C)溶剤 100重量部 を含んでなるパターン形成用導電性組成物を前記レジス
    ト膜上に塗布して導電性膜を形成する工程と、 (3)荷電ビームを照射する工程と、 (4)導電性膜およびレジスト膜を現像しパターンを形
    成する工程とを含んでなる、前記パターン形成方法。
JP2111790A 1989-04-28 1990-05-01 パターン形成方法 Expired - Lifetime JP2926622B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10780089 1989-04-28
JP1-107800 1989-04-28

Publications (2)

Publication Number Publication Date
JPH0387743A JPH0387743A (ja) 1991-04-12
JP2926622B2 true JP2926622B2 (ja) 1999-07-28

Family

ID=14468353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2111790A Expired - Lifetime JP2926622B2 (ja) 1989-04-28 1990-05-01 パターン形成方法

Country Status (5)

Country Link
US (1) US5091285A (ja)
EP (1) EP0395426B1 (ja)
JP (1) JP2926622B2 (ja)
KR (1) KR930010221B1 (ja)
DE (1) DE69021119T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
US5783363A (en) * 1992-05-28 1998-07-21 National Semiconductor Corporation Method of performing charged-particle lithography
US5288368A (en) * 1992-12-23 1994-02-22 At&T Bell Laboratories Electron beam lithography with reduced charging effects
JPH08110635A (ja) * 1994-10-07 1996-04-30 Shin Etsu Chem Co Ltd 化学増幅ポジ型レジスト材料
JP3349843B2 (ja) * 1994-10-12 2002-11-25 富士通株式会社 電離放射線照射用組成物及び電離放射線照射方法
JPH11145046A (ja) * 1997-11-13 1999-05-28 Nec Corp 半導体デバイスの製造方法
JP2001029869A (ja) * 1999-07-21 2001-02-06 Kansai Paint Co Ltd 平板状被塗物の塗装方法
JP3878583B2 (ja) * 2003-08-28 2007-02-07 株式会社東芝 パターン形成方法、ならびに半導体装置およびその製造方法
JP4537834B2 (ja) * 2004-11-16 2010-09-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4777731B2 (ja) * 2005-03-31 2011-09-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5288108B2 (ja) * 2008-07-10 2013-09-11 日産化学工業株式会社 電子線レジスト上層用帯電防止膜形成組成物
WO2011012805A1 (fr) 2009-07-31 2011-02-03 Perouse Medical Dispositif hémostatique par compression

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55142050A (en) * 1979-04-23 1980-11-06 Matsushita Electric Ind Co Ltd Lacquer composition for highly dielectric film
DE3131251A1 (de) * 1981-08-07 1983-04-28 Bayer Ag, 5090 Leverkusen Polystyrol mit hoher elektrischer leitfaehigkeit
DE3440914A1 (de) * 1984-11-09 1986-05-15 Bayer Ag, 5090 Leverkusen Schmelzbare, elektrisch leitfaehige mischungen
JPS6227258A (ja) * 1985-07-24 1987-02-05 Takaya Okamura 帯封装置における積み重ね紙片搬送装置
JPS6317863A (ja) * 1986-07-10 1988-01-25 Wako Pure Chem Ind Ltd Tcnq錯体
DE3628905A1 (de) * 1986-08-26 1988-03-03 Bayer Ag Schmelzbare, elektrisch leitfaehige tcnq-komplexe, verfahren zu ihrer herstellung und ihre verwendung
JPS63233976A (ja) * 1986-10-07 1988-09-29 Wako Pure Chem Ind Ltd 新規tcnq錯体
EP0340421B1 (en) * 1988-03-16 1993-11-10 Nitto Chemical Industry Co., Ltd. Conducting varnish composition
JPH0725930B2 (ja) * 1988-03-16 1995-03-22 日東化学工業株式会社 有機電導性組成物
DE3828758A1 (de) * 1988-08-25 1990-03-01 Bayer Ag Verfahren zur erzeugung elektrisch leitender schichten auf substraten und in dem verfahren zu verwendende druckpasten

Also Published As

Publication number Publication date
EP0395426A2 (en) 1990-10-31
KR930010221B1 (ko) 1993-10-15
EP0395426A3 (en) 1992-10-21
EP0395426B1 (en) 1995-07-26
US5091285A (en) 1992-02-25
DE69021119D1 (de) 1995-08-31
DE69021119T2 (de) 1995-12-21
JPH0387743A (ja) 1991-04-12
KR900017137A (ko) 1990-11-15

Similar Documents

Publication Publication Date Title
US5750312A (en) Process for fabricating a device
US3934057A (en) High sensitivity positive resist layers and mask formation process
US4936951A (en) Method of reducing proximity effect in electron beam resists
EP0256031B1 (en) Method for developing poly(methacrylic anhydride) resists
US4024293A (en) High sensitivity resist system for lift-off metallization
JP2926622B2 (ja) パターン形成方法
EP0350873B1 (en) Method for forming pattern and method for making semiconductor device
JPH0456978B2 (ja)
US5240812A (en) Top coat for acid catalyzed resists
US3987215A (en) Resist mask formation process
EP0492256B1 (de) Photolithographische Strukturerzeugung
US5250395A (en) Process for imaging of photoresist including treatment of the photoresist with an organometallic compound
US4590149A (en) Method for fine pattern formation on a photoresist
JPS5949536A (ja) 微細パタ−ン形成方法
US4612270A (en) Two-layer negative resist
US5139922A (en) Method of making resist pattern
US4454200A (en) Methods for conducting electron beam lithography
WO1992005474A1 (en) Top coat for acid catalyzed resists
JPS6248211B2 (ja)
JPS617835A (ja) レジスト材料
US4600684A (en) Process for forming a negative resist using high energy beam
JPH05265210A (ja) レジスト組成物及びそれを用いるパターン形成方法
JPH0149013B2 (ja)
JP2738693B2 (ja) 微細パターン形成方法
JPH0147775B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080514

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 11

EXPY Cancellation because of completion of term