JP2926311B2 - 無線加入者電話システム用の信号変換システム - Google Patents
無線加入者電話システム用の信号変換システムInfo
- Publication number
- JP2926311B2 JP2926311B2 JP7348918A JP34891895A JP2926311B2 JP 2926311 B2 JP2926311 B2 JP 2926311B2 JP 7348918 A JP7348918 A JP 7348918A JP 34891895 A JP34891895 A JP 34891895A JP 2926311 B2 JP2926311 B2 JP 2926311B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- symbol
- phase
- filter
- modem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/04—Position modulation, i.e. PPM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
Description
【発明の詳細な説明】
【発明の属する技術分野】本発明は総括的には通信シス
テムに関し、とくにビット・ストリームをＲＦ加入者電
話システム用の位相変調された中間周波数（ＩＦ）信号
に変換するモデムに関する。 【発明が解決しようとする課題】この種のモデムはＲＦ
加入者電話システムの基地局および加入者局に用いら
れ、小型・低廉・高性能が求められるが、これら要求を
十分に満たすものはまだ開発されていない。したがっ
て、この発明はそれら要素を満たすこの種のモデムを提
供することを目的とする。 【課題を解決するための手段】本発明のモデムは、変調
部と復調部とを有する。変調部は、互いに連続した所定
数のビットの組の各々で一つのシンボルを定義するビッ
ト・ストリームを所定の中間周波数（ＩＦ）の位相変調
されたＩＦ信号に変換するシステムである。変調部は、
１）各シンボルを位相変調し、２）位相変調された各シ
ンボルをディジタル的に濾波して濾波出力信号、すなわ
ちアナログ信号への変換時に所定の周波数を中心としそ
の中心から前記位相変調シンボルの値にしたがって偏移
する変調周波数を有する被変調信号を生ずる濾波出力信
号を生じ、３）前記濾波出力信号をアナログ信号に変換
して前記被変調信号を生じ、４）前記被変調信号を所定
の周波数の定常信号と混合して位相変調ＩＦ信号、すな
わち前記変調周波数と前記所定の周波数との変調結果で
あるＩＦ周波数を有する周波数変調（ＦＭ）信号である
位相変調ＩＦ信号を生ずる。モデムの復調部は、受信し
た位相変調ＩＦ信号を、この位相変調ＩＦ信号の基にな
ったビット・ストリームに変換する復調システムを有す
る。本発明のモデムは、送信モード、受信モード、時分
割多重化送信／受信モード、または調整（ｔｒａｉｎｉ
ｎｇ）モードで動作することができる。送信モードで動
作する場合は、モデムの変調部は１シンボルにつき最大
４ビットのディジタル２進ビット・ストリームを受け、
これらシンボルを所定のＩＦ周波数２０．２ＭＨｚの位
相変調されたＩＦ信号に変換する。この被変調ＩＦ信号
はＲＦユニットにられて適当なＵＨＦ周波数にアップコ
ンバートされ送信される。受信モードで動作する場合
は、モデムの復調部はＲＦ受信ユニットからの位相変調
ＩＦ信号を受ける。モデムはこの受信ＩＦ信号を濾波し
ベースバンド周波数にダウンコンバートし、さらに同信
号を所定のシンボル速度１６Ｋｓｐｓで複素（Ｉ，Ｑ）
コードワードにディジタル化する。このディジタル化し
た複素コードワードをＦＩＲフィルタでさらに濾波処理
し、ディジタル２進ビット・ストリームに変換する。こ
の２進ビット・ストリームはベースバンド装置に出力さ
れる。このモデムはさらにシンボル同期、リンク品質の
測定および種々の制御および状態報告機能を提供するた
めの機能を有する。このモデムは一定の時間間隔、例え
ば数時間ごとに調整モードに設定することができる。こ
の調整モードにおいては、このモデムの上記変調部と復
調部とは、温度変化もしくは経時変化、隣接チャンネル
の減衰、または他の環境変動に伴って変化するシステム
（主としてＲＦユニットの諸フィルタ）内の諸変化に適
応する目的で復調部のＦＩＲフィルタを調整するため、
ＲＦユニット経由でループバックされる。復調部のＦＩ
Ｒフィルタはその係数を調整し、最良の入力信号状態を
達成するように全てのフィルタ調整不良を相殺する。こ
のループバックの期間中、モデムの送信部はモデムの復
調部に既知の固定の調整パターンを出力する。この復調
部のＦＩＲフィルタは、信号それ自体、遅れ信号および
進み信号、および隣接帯域からの信号にしたがって、そ
の係数を調整する。本発明のモデムは、本出願と同日付
の本出願出願人による特願昭６１−３９３３１（特開昭
６１−２１８１９７）「多重音声及び／又はデータ信号
通信を単一又は複数チャンネルにより同時に行うための
加入者ＲＦ電話システム」に記載の無線電話システムに
おいてとくに有用である。ここに記載のモデムの好まし
い実施の態様は前記特許出願に記載のチャンネル制御ユ
ニットと（ＣＣＵ）とＲＦユニットとの間に挿入され、
本明細書に関連のある前記特許出願の記載をここに参照
してこの明細書に組み入れる。本発明の上記以外の特徴
につき好ましい実施例に関連して次に説明する。本明細
書に使用する符号の意味は次のとおりである。 Ａ／Ｄ アナログ・ディジタル変換器 ＡＧＣ 自動利得調整 ＡＭ 振幅変調 ＢＰＳＫ ２相ＰＳＫ（位相シフト・キーイング変
調） ＢＳ 基地局 ＣＣＵ チャンネル制御ユニット Ｄ／Ａ ディジタル・アナログ変換器 ＤＰＳＫ 差動ＰＳＫ ＥＣＬ エミッタ結合形論理 ＦＣＣ 米国連邦通信委員会 ＦＩＦＯ 先入れ先出し記憶装置 ＦＩＲ 有限時間インパルス・レスポンス Ｉ 同相 Ｋｓｐｓ キロ・シンボル／秒 ＬＳＢ 最下位ビット ＯＣＸＯ 恒温槽制御クリスタル発振器 Ｑ 直交位相 ＱＰＳＫ ４相ＰＳＫ ＲＡＭ ランダムアクセス記憶装置 ＲＣＣ 無線制御チャンネル ＲＥＬＰ 残留励起直線予測 ＲＦ 無線周波数 ＲＦＵ 無線周波数ユニット（無線通信装置） ＲＯＭ 固定記憶装置 ＲＸ 受信 ＳＴＩＭＵ システム・タイミング・ユニット ＳＵＢ 加入者局 ＴＤＭＡ 時分割多重アクセス ＴＸ 送信 ＶＣＸＯ 電圧制御クリスタル発信器 【発明の実施の形態】本発明のモデムの好ましい実施例
は図１Ａおよび図１Ｂに示してある。このモデムの変調
部は、差動ＰＳＫ（ＤＰＳＫ）変調変換用固定記憶装置
（ＲＯＭ）１０、調整モード切換ユニット１１、ＦＩＲ
ディジタルフィルタ１２、ディジタル・アナログ変換器
（Ｄ／Ａ）１３、中心周波数２００ＫＨｚの帯域フィル
タ１４、ミキサ１５、および中心周波数２０．２ＭＨｚ
のＲＦ増幅器１６を主要構成要素として備える。このモ
デムの復調部は、ＴＭＳ ３２０１０型マイクロプロセ
ッサ１７，ＦＩＦＯスタックメモリ１８、Ａ／Ｄ１９、
増幅器２０、およびミキサ２１を備える。このモデムは
さらに、上記変調部および復調部がそれぞれ行う変調機
能および復調機能に絶対的に必要な数種のタイミングお
よび制御ユニットを有する。それらユニットには、状態
レジスタ２４、リンクＱレジスタ２５、ＡＧＣレジスタ
２６、ＲＸ周波数レジスタ２７、加入者微小遅延レジス
タ（ＳＵＢ）２８、同相（Ｉ）レジスタ２９、直交位相
（Ｑ）レジスタ３０、制御ユニット３１、および第２の
微小遅延レジスタ（ＢＳ）３２を含むインタフェース・
レジスタ／バス制御装置２３がまず含まれる。上記タイ
ミングおよび制御ユニットにはさらに、バッファ制御ユ
ニット３４、読取り／書込みデコーダ３５、調整パター
ンＦＩＦＯスタック３６、データ・ラッチ３７、内部タ
イミング信号および制御信号発生器３８、送信クロック
遅延ユニット３９、微小遅延発生器４０、ＶＣＸＯイン
タフェースユニット４１、サンプル・タイム発生器４
２、ＣＯＳ／ＳＩＮ ＩＦ信号発生器４３、２Ｋランダ
ムアクセス記憶装置（ＲＡＭ）４４、２Ｋ ＲＯＭ４
５、４Ｋ ＲＯＭ４６、バッファ・減衰器ユニット４
７、およびバッファユニット４８が含まれる。このモデ
ムはさらにシステム・タイミングユニット（ＳＴＩＭ
Ｕ）４９にも接続されている。モデムのインタフェース
は図１Ａ、図１Ｂに示してある。このモデムへの入力大
部分はＣＣＵからの入力である。ＲＦユニットおよびタ
イミング装置からの入力もある。モデムへの入力は下記
のとおりである。チャンネル制御ユニット（ＣＣＵ）か
らモデムへ ＴＸ ＤＡＴＡ（ライン５０）：モデムが送信すべき４
ビットシンボルのシンボル系列（１６−ａｒｙ ＰＳＫ
の場合は４ビット、ＱＰＳＫの場合は２ビット、ＢＰＳ
Ｋの場合は１ビット）。 ＭＯＤ ＢＵＳ（５１）：モデムへの／からの制御／状
態情報を供給する双方向マイクロプロッセッサバス。 ＭＯＤ ＷＲ（ライン５２）：ＭＯＤ ＢＵＳをモデム
にラッチする制御信号。 ＭＯＤ ＲＤ（ライン５３）：モデム状態ほかの情報を
ＣＣＵに転送するためにＭＯＤ ＢＵＳに送出させる制
御信号。 ＭＯＤ ＲＥＳＥＴ（ライン５４）：このＣＣＵ制御ラ
インはモデムをリセットする。 ＭＯＤ ＡＤＤ（ライン）５５）：モデム内の種々のア
ドレス位置およびラッチされた値を定義する制御信号。 ＴＸ ＳＯＳ（ライン５６）：ＴＸスロットの送信を開
始させるＣＣＵからモデムへの信号。 ＲＸ ＳＯＳ（ライン５７）：ＲＸスロットの受信を開
始させるＣＣＵからモデムへの信号。 ＲＦユニット（ＲＦＵ）からモデムへ ＩＦ ＲＸ（ライン５８）：ＲＦＵからの受信ＩＦ周波
数入力。 システム・タイミングユニット（ＳＴＩＭＵ）からモデ
ムへ ８０ ＭＨｚ（ライン５９）：基地局または加入者ＳＴ
ＩＭＵからの８０ＭＨｚ ＥＣＬクロック。これは基地
局におけるＸＯの出力であり、加入者局においてはＶＣ
ＸＯである。 １６ ＫＨｚ（ライン６０）：ＳＴＩＭＵから供給され
る基地局用マスタＴＸ ＣＬＫ。 ＳＯＭＦ（ライン６１）：ＳＴＩＭＵから供給される基
地局用マスタ・フレーム開始信号。これはモデムでは使
用されることなくＣＣＵに送られる。 モデムからチャンネル制御ユニット（ＣＣＵ）へ ＴＸ ＣＬＫ（ライン６２）：ＣＣＵにシンボル送信タ
イミングを付与する１６ＫＨｚの信号。シンボルはこの
信号の前縁でモデム内クロックと同期する。基地局にお
いては、全てのスロットは同一のマスタＴＸ ＣＬＫを
有する。これによって、基地局からの信号は全て同時に
送出される。加入者局においては、ＴＸ ＣＬＫはＣＣ
Ｕからの情報に基づきモデムが微小距離遅延分だけオフ
セットされる。 ＲＸ ＣＬＫ（ライン６３）：１６ＫＨｚクロックは、
受信信号から抽出される（加入者局においては常時、基
地局においては制御スロット捕捉時のみ）。このクロッ
クは受信シンボルをＣＣＵにクロック・アウトし、ＣＣ
Ｕにシンボル・タイミングを付与する。 ＲＸ ＤＡＴＡ（ライン６４）：ＲＸ ＣＬＫによって
クロックされた４ビット受信シンボル。 ＭＯＤ ＢＵＳ（５１）：モデムからの状態およびデー
タ情報。 ＭＯＤ ＳＯＭＦ（ライン６１）：ＳＴＩＭＵから基地
局内のＣＣＵへの被転送ＳＯＭＦ。 ＡＭ ＳＴＲＯＢＥ（ライン６５）：このラインで高レ
ベルから低レベルへの変化が起こると、加入者装置にお
ける無線制御チャンネル（ＲＣＣ）捕捉時ＣＣＵへの粗
フレーム・マーカとなる。これは、ＲＸ ＴＭＳ３２０
がＡＭ ＨＯＬＥのおよその位置を判定したときに起動
されるワンショット・ラインである（なお、ＡＭ ＨＯ
ＬＥとは、後述のとおり基地局からのＲＣＣ送信の初め
の１６シンボル分の長さの出力零の期間をいう）。 モデムから各ＲＦユニット（ＲＦＵ）へ ＲＦ ＲＸ ＢＵＳ（６６）：モデムとＲＦ ＲＸユニ
ットとの間の８ビットのバス。このバスは、ＡＧＣおよ
び周波数選択情報をＲＦＵ受信部に伝達する。モデムは
送出すべきＡＧＣ値を制御し、ＣＣＵ周波数選択情報を
転送する。周波数選択情報はＭＯＤ ＢＵＳ ５１を通
ってモデムに供給される。調整モードの期間中は、モデ
ムはＲＦ ＲＸ周波数の選択を制御する。 ＲＦ ＴＸ ＢＵＳ（６７）：モデムとＲＦＵ送信部と
の間の８ビットのバス。このバスは、ＴＸ電力レベルお
よび周波数選択情報を変調部に伝達する。モデムはこれ
らの情報とは関係がなく、これらの情報は単にＲＦＵ送
信部に伝達される。 ＲＸ ８０ＭＨｚ ＲＥＦ（ライン５９ａ）：ＲＦＵ受
信部へのＥＣＬ ８０ＭＨｚ基準クロック。 ＲＸ ８０ＭＨｚ ＲＥＦ（ライン５９ｂ）：ＲＦＵ送
信部へのＥＣＬ ８０ＭＨｚ基準クロック。 ＴＸ ＥＮ（ライン６８）：ＲＦ送信をイネーブルする
ためのＲＦＵ受信部へのライン。 ＲＸ ＥＮ（ライン６９）：ＲＦ受信をイネーブルする
ためのＲＦＵ受信部へのライン。 ＡＧＣ ＷＲ（ライン７０）：ＡＧＣデータをＲＦＵ受
信部にラッチするための書込みストローブ。 ＲＸＦＲＥＱ ＷＲ（ライン７１）：ＲＦＵ受信部への
周波数書込みのための書込みストローブ。 ＲＸＦＲＥＱ ＲＤ（ライン７１ａ）：ＲＦＵ受信部か
ら受信周波数を読み出すための読取りストローブ。 ＰＷＲ ＷＲ（ライン７２）：電力情報をＲＦＵ送信部
にラッチするための書込みストローブ。 ＰＷＲ ＲＤ（ライン７３）：ＲＦＵ送信部から電力情
報を読み出すための読取りストローブ。 ＴＸＦＲＥＱ ＲＤ（ライン７４）：ＲＦＵ送信部から
送信周波数を読み出すための読取りストローブ。 ＴＸＦＲＥＱ ＷＲ（ライン７５）：ＲＦＵ送信部への
周波数書込みのための書込みストローブ。 ＩＦ ＴＸ（ライン７６）：周波数がＩＦ周波数である
ＲＦＵへの送信信号。 ＡＧＣ ＲＤ（ライン７７）：ＲＦＵ受信部からのＡＧ
Ｃデータを読み出すための読取りストローブ。 モデムからシステム・タイミングユニット（ＳＴＩＭ
Ｉ）へ ＶＣＸＯ ＦＤＢＫ（ライン７８）：周波数トラッキン
グのための制御情報を含むＶＣＸＯへの１０ビットのデ
ータ・バス。 ＶＣＸＯ ＷＲ（ライン７９）：ＶＣＸＯ ＢＵＳをＶ
ＣＸＯにラッチするＶＣＸＯ回路への書込みパルス。 モデムの変調部は、１６レベルＰＳＫ変調でＣＣＵから
ＴＸ ＤＡＴＡライン５０経由で供給されてきたシンボ
ル系列を送信する。この送信において、モデムは、前記
シンボル系列の変調レベル、すなわちＰＳＫ相数を感知
しない。上記入力制御ラインはモデムとＣＣＵとの間の
８ビットＭＯＤ ＢＵＳ ５１をどのレジスタで駆動す
るかを選択するようにモデム内で復号される。モデムが
ＣＣＵからのライン上のＲＸ ＳＯＳ信号を受信する
と、スロット受信に関する制御信号が有効化される。こ
のラインは入来スロットの復調を開始するために、マイ
クロプロセッサ１７に割込みをかける。この時点でＲＦ
Ｕ受信部はライン６９からのＲＸ ＥＮ信号によりイネ
ーブルされる。各スロットの終了ごとに、状態情報はレ
ジスタ２３で更新されＣＣＵの読取りに備える。加入者
局においては、ＣＣＵはモデムに指令を発して基地局か
らのＲＣＣ信号を捕捉させることができる。ＲＣＣ信号
の主たる捕捉用特徴は８シンボル分の長さのＡＭ ＨＯ
ＬＥである。ソフトウェアにより、モデムはＣＣＵの選
択した周波数を走査してＡＭ ＨＯＬＥをサーチする。
すなわち、マイクロプロセッサ１７がＣＣＵの選択した
周波数を走査してＡＭ ＨＯＬＥをサーチする。ＡＭ
ＨＯＬＥがその周波数に存在する場合は、マイクロプロ
セッサ１７はそれにキーイン（ｋｅｙ ｉｎ）する。マ
イクロプロセッサ１７がＡＭ ＨＯＬＥの存在を確認し
た後、ＣＣＵに対して、（１）ＲＣＣ信号を捕捉したこ
と、および（２）ＡＭ ＳＴＯＲＯＢＥはおよそフレー
ム・マーカ開始点にあることを表す。この時点から、加
入者局のＣＣＵは０〜３シンボル長のウィンドウでＲＸ
データ・ストリーム内のユニーク・ワードが検出される
と、そのフレーム・カウンタとスロット・カウンタとを
調整してそれらを基地局のシステム・フレームに合わせ
ることができる。モデムとＲＦＵ受信部との間のインタ
ーフェースは、ＲＦＵにおける周波数選択およびＡＧＣ
レベルの制御を可能にする。ＣＣＵは周波数選択を制御
しＣＣＵのコマンドをモデムに送る。モデムはこの情報
をＲＸ ＲＦ ＢＵＳ ６６によりＲＦＵに送る。この
バス６６はさらにＲＦＵ受信部におけるＡＧＣレベルの
制御にも使用される。これらのＡＧＣ値は各シンボル周
期ごとに更新されＲＦＵ受信部に伝達される。ＣＣＵモ
デム・インタフェースを図１Ａおよび図１Ｂに示してあ
る。送信インタフェースのタイミング図を図６に示す。
これらのインタフェースは低速であるので標準ＴＴＬハ
ードウェア・インタフェースで十分である。モデムから
ＣＣＵに１６ＫＨｚシンボル・クロックを供給する。制
御情報／状態情報の授受のために８ビットバスが設けて
ある。制御情報はＣＣＵから非同期インタフェース・レ
ジスタ２３経由でモデムに供給される。これらのレジス
タの内容は、ライン５６のストローブＴＸ ＳＯＳ信号
がモデムに受信された時点で有効化され、スロットの転
送開始を示す。ＣＣＵはモデムに下記の制御情報、すな
わち（１）休止モード、（２）送信音声チャンネル、
（３）送信制御チャンネル、（４）調整モード・ループ
バック、（５）ＴＸ ＣＬＫ微小シンボル遅延、（６）
ＲＦ／ＴＸ電力レベル、および（７）ＲＦ／ＴＸ周波数
選択を供給する。ＲＦ周波数選択はＲＸ周波数レジスタ
２７に記憶される。ＣＣＵはＭＯＤ ＢＵＳ ５１から
バッファ制御装置３４を経てＲＦ ＴＸＢＵＳ ６７に
至るＲＦ ＴＸ装置との直接インタフェースを有する。
復号されたアドレスは、ＴＸ電力およびＴＸ周波数情報
をラッチするための書込みストローブとしてＲＦＵに供
給される。モデムは、ＲＦＵへのＡＧＣ更新のためＲＦ
ＲＸバス６６を制御できなければならない。したがっ
て、モデムは各ＲＸスロットの開始時点においてＲＦ周
波数情報をレジスタ２７からＲＦユニットに伝達する。
この値はＣＣＵによってレジスタ２７にラッチされる。
また、モデムはＣＣＵの介入なしに調整モード期間中に
ＲＦ周波数そのものを変えることができる。モデムの変
調部は全部ハードウェアで構成されていて何ら調整を要
しない。並列４ビットのＰＳＫシンボルの系列は毎秒１
６Ｋシンボルの速度でＴＸ ＤＡＴＡライン５０にＣＣ
Ｕから供給される。これらシンボルはＤＰＳＫ変換ＲＯ
Ｍ１０によりＧｒａｙ符号を伴ってＤＰＳＫ変換され、
その結果生じた波形は、有害な振幅歪または群遅延歪の
ない優れた干渉特性の波形を得るためにＦＩＲフィルタ
１２によって整形される。使用帯域に近接する近傍周波
数帯（５０〜１００ＫＨｚの範囲内）には強度の干渉信
号（電力密度が信号の３０〜４０ｄＢ以上）がないとの
前提のもとにＦＩＲフィルタ１２による波形成形を行う
（耐干渉性、振幅／群遅延歪耐性の確保）。中心周波数
２００ＫＨｚの帯域フィルタ１４は送信信号が振幅歪ま
たは群遅延歪を受けないように広帯域ＩＦ濾波処理（１
００ＫＨｚ）を行い、ディジタル濾波処理およびベース
・バンドでのＤ／Ａ変換に伴う全ての高調波を除去す
る。上記ディジタル濾波処理はベースバンドで固定係数
ＦＩＲディジタルフィルタ１２で行う。ＦＩＲフィルタ
は正確な直線位相特性を有するフィルタの設計を容易に
する点において有利である。とくに、音声データ処理お
よび音声データ伝送では非直線位相に起因する有害な周
波数分散を抑止するために直線位相フィルタが必要であ
り、この用途にはＦＩＲフィルタが最適である。このＦ
ＩＲフィルタ１２は、上記４ビットシンボルのシンボル
系列の中の互いに連続した６個のシンボルの各々を後述
のとおりシンボル期間Ｔ（１／１６ＫＨｚ＝６２．５マ
イクロ秒）につき５０回の割合でサンプルしてシンボル
サンプル値の列を生じ、それらシンボルサンプル値とそ
れらサンプル値対応のフィルタ係数との乗算でそれぞれ
得られた積を互いに加算してフィルタ出力を生ずる６シ
ンボル長のオーバーサンプリング利用ＦＩＲフィルタで
ある。周知の通り、６シンボル長のディジタルフィルタ
の出力Ｙは現時点の一つのシンボルとそれに先行する五
つのシンボルとに基づいて得られる。すなわち、互いに
相異なるフィルタ係数をｈｉ−ｇ、それらフィルタ係数
に対応する６個のシンボルサンプル値をＸｉでそれぞれ
表すと、各シンボルサンプル値対応のフィルタ出力サン
プル値Ｙｉは Ｙｉ＝Ｘｉｈ０＋Ｘｉ−１ｈ１＋・・・＋Ｘｉ−５ｈ５ ・・・・・・（ 式ａ） で与えられる。したがって上記フィルタ出力サンプル値
Ｙｉ１個の算出には六つの個別の乗算とそれら乗算の結
果の加算とを行わなければならない。しかも、上記オー
バーサンプリング利用のために各シンボルあたりのシン
ボルサンプル値の数を大きく設定する必要があるので、
この演算の演算量は著しく大きくなり、ＦＩＲディジタ
ルフィルタの小型化および製造コスト削減を妨げる。と
くに、この発明のモデムを採用する基地局および加入者
局の小型化および低廉化の阻害要因となる。したがっ
て、この発明におけるＦＩＲフィルタ１２は上記演算を
ごく単純な回路で等価的に達成できるように構成してあ
る。すなわち、有限シンボル長演算に基づくＦＩＲフィ
ルタの近似的線型性を利用し、上記６シンボル長を前半
分と後半分の二つの部分に分けて演算 Ｘｉｈｊ＋Ｘｉ−３ｈｋ ・・・・・・（式ｂ） を繰り返すことによって等価的に前記式（ａ）の出力を
得るように構成してある。図３を参照すると、このＦＩ
Ｒフィルタ１２は互いに直列に配置した第１および第２
の３段並列４ビットシフトレジスタ８２および８３と、
並列４ビットでシンボル長Ｔのシンボルの系列をライン
８０経由で一対の並列４個組固定接点の一方に受け並列
４個組可動接点を第１のシフトレジスタ８２の第１段に
接続した第１のスイッチ８７と、シフトレジスタ８２の
最終段すなわち第３段の出力を並列４個組固定接点の一
方に受け並列４個組可動接点を第２のシフトレジスタ８
３の第１段に接続した第２のスイッチ８８と、上記固定
フィルタ係数を予め格納し後述のシンボルサンプル値と
それらフィルタ係数との乗算結果を出力するＲＯＭ８１
と、シフトレジスタ８２および８３の各々の三つのレジ
スタ段の各々の四つの並列出力を二つは直接に残りの二
つは後述のＩ／Ｑ成分切換スイッチ経由でＲＯＭ８１の
入力に導く並列出力線組と、タイミング信号および制御
信号発生装置３８（図１Ａ）からのタイミング信号をラ
イン８４経由で受けてＲＯＭ８１に予め格納ずみの前記
フィルタ係数を後述のタイミングで読み出しシフトレジ
スタ８２および８３からのシンボル値との乗算を可能に
するアドレスカウンタ８５とを備える。第１および第２
のスイッチ８７および８８の可動接点はライン８６経由
で供給される周期Ｔのシフトレジスタ駆動パルスにより
周期Ｔごとに図の上側固定接点に連動式に駆動され、そ
れによって周期および時間幅Ｔの入力シンボルを１シン
ボルずつシフトレジスタ８２に格納するとともに、既格
納シンボルを図３に向かって右に（ただし、シフトレジ
スタ８２の最終段からはシフトレジスタ８３の第１段
へ）シフトさせる。このようにしてシフトレジスタ８２
および８３のレジスタ段にそれぞれ格納された６個のシ
ンボルはそれらレジスタ段に期間Ｔにわたりそれぞれ留
まり、次の入来シンボルにより図面に向かって右に１段
それぞれシフトし１シンボルずつ更新されていく。一
方、シフトレジスタ８２の三つのレジスタ段の各々の上
記並列出力線組は、上述のとおり、ＲＯＭ８１の入力側
の三つの入力端子組にそれぞれ接続されており、ＲＯＭ
８１はこれら入力端子組を組単位で走査（すなわちサン
プリング）して、ＲＯＭ８１内部にシンボルサンプル値
を次々に取り込むことができる。同様に、シフトレジス
タ８３の三つのレジスタ段の各々の並列出力線組もＲＯ
Ｍ８１の入力側の上記とは別の三つの入力端子組にそれ
ぞれ接続されており、ＲＯＭ８１はこれら入力端子組を
組単位で走査してＲＯＭ８１内部にシンボルサンプル値
を順次取り込むことができる。図３は図示の簡略化のた
めにシフトレジスタ８２および８３の各々の最終段とＲ
ＯＭ８１との間の並列出力線組のみを示している。ライ
ン８０から上述のとおりシフトレジスタ８２に取り込ま
れるシンボル系列のシンボルの各々はＤＰＳＫ変換ＲＯ
Ｍ１０においてＧｒａｙ符号化されている。すなわち、
ＤＰＳＫ変換ＲＯＭ１０の出力シンボル系列は隣接コー
ド間のＨａｍｍｉｎｇ距離を１ビットに保ってあり、こ
れによって、周知の通り、シンボル伝送に誤りがあった
場合でもその誤りを１ビットに抑えることができる。図
２を参照すると、上記Ｇｒａｙ符号化における１６レベ
ルＤＰＳＫの位相角度と４ビットコードワードとの対応
関係が、同相（Ｉ）成分軸Ｉと直交位相（Ｑ）成分軸Ｑ
との区画するＩＱ平面に示してある。このＩＱ平面にお
いて、Ｑで示した位相角度はＱＰＳＫでＤＰＳＫシンボ
ルがとりうる位相、Ｂで示した位相角度はＢＰＳＫシン
ボルがとりうる位相である。Ｇｒａｙ符号化において
は、Ｑ軸を対称軸としてこの軸の両側の互いに対称の位
置にある一対の点（１）および（１’）は同じＱ座標値
Ｑ１を有する。同様に、Ｉ軸を対称軸としてその軸の両
側の互いに対称の位置にある一対の点（１’）および
（２’）は同じＩ座標値Ｉ２を有する。上記の点（１）
および（１’）にそれぞれ対応するコード値０００１お
よび０１０１は最上位から２番目の第２位ビット以外は
互いに等しい。したがって、点（１）または（１’）の
Ｑ座標値だけを演算の対象とする場合は上記第２位ビッ
トを無視してほかの３ビットを取り出せばよい。同様
に、点（１’）および（２’）にそれぞれ対応するコー
ド値０１０１および１１０１は最上位ビット以外は互い
に等しい。したがって点（１’）または（２’）のＩ座
標値だけを演算の対象にする場合は最上位ビットを無視
してほかの３ビットを取り出せばよい。Ｇｒａｙ符号の
この性質を利用してこの実施例は上記演算を簡略化する
とともに、Ｉ成分／Ｑ成分の同一チャンネル演算を達成
する。すなわち、シフトレジスタ８２および８３の各々
の三つのレジスタ段の出力をＲＯＭ８１に導く上記並列
出力線組の各々は、図３においてシフトレジスタ８２お
よび８３の各々とＲＯＭ８１との間の並列出力線組に示
すとおり、上記第２位ビットおよび最上位ビット対応の
出力線を選択するＩ／Ｑ切換スイッチを含み、可動接点
が図３に図示の位置にあるときＱ座標値をＲＯＭ８１に
取り込み、可動接点が図の下側の固定接点に切り換えら
れた状態でＩ座標値をＲＯＭ８１に取り込む（なお、下
位２ビット対応の二つの出力線は直接にＲＯＭ８１に接
続されている）。これらＩ／Ｑ切換スイッチは後述のカ
ウンタ８５の６本の出力線の図に向かっ右端の出力線Ｉ
Ｑからのタイミングパルスに応答して切り換えられる。
ＲＯＭ８１の読出しおよびそれと同期した上記シフトレ
ジスタ８２および８３の出力線組の走査によるシンボル
サンプル値取込みはアドレスカウンタ８５の５ビット出
力、すなわちＲＯＭ８１内の２５（＜３２）の互いに異
なるアドレスを定義できるアドレス出力による制御の下
に行われる。すなわち、図４に示すとおり、第１のシフ
トレジスタ８２に格納中の３個のシンボルと第２のシフ
トレジスタ８３に格納中の３個のシンボルとが期間Ｔに
わたり６個のレジスタ段にそれぞれ留まっている間に、
ＲＯＭ８１によるこれらシフトレジスタ出力線組の上記
走査はパルス幅１／２５Ｔのサンプリングパルスで、図
４のｈ０（シフトレジスタ８３についてはｈ２５、以下
同じ）、ｈ１７（ｈ４２）、ｈ９（ｈ３４）、ｈ１（ｈ
２６）、ｈ１８（ｈ４３）、ｈ１０（ｈ３５）、・・・
・ｈ２４（ｈ４９）、ｈ１６（ｈ４１）、ｈ
８（ｈ３３）、・・・のタイミングと順序で行われ、そ
の走査、すなわちサンプリングと同期してＲＯＭ８１か
ら予め格納済みの対応フィルタ係数（図４のｈ０、
ｈ１、・・・ｈ４９はそれらフィルタ係数のアナログ対
応値の概略的表示である）を読み出す。すなわち、シフ
トレジスタ８２および８３の各々の第１段、第２段およ
び最終段に期間Ｔにわたりそれぞれ格納されている三つ
のシンボルは、図４に示すとおり、これら二つのレジス
タ８２および８３の間で同期関係を保ってＲＯＭ８１に
サンプリングされ、このサンプリングと同期して、ＲＯ
Ｍ８１に予め格納済みのフィルタ係数の読み出しが行わ
れ両者の乗算が行われる。ＲＯＭ８１による上記３個ず
つのシフトレジスタ格納シンボル値のサンプリング（上
述のとおりサンプリングパルス幅は１／２５Ｔ）は実際
には前半（幅１／５０Ｔ）と後半（幅１／５０Ｔ）から
なり、前半にはＩ成分値、後半にはＱ成分値対応のフィ
ルタ係数がＲＯＭ８１内で読み出されそれぞれ対応の時
間幅のシンボルサンプル値と乗算される。上記前半およ
び後半対応のＩ／Ｑ切換は上記アドレスカウンタ８５の
右端の出力パルスＩＱによって行う。すなわち、シフト
レジスタ８２および８３の出力の上記Ｉ／Ｑ切換スイッ
チの切換動作と同期して上記サンプリングのＩ／Ｑ切換
を行う。上述のとおり、シフトレジスタ８２および８３
の６個のレジスタ段からＲＯＭ８１へのシンボルサンプ
ル値のＲＯＭ８１への取り込みおよびこれと同期したＲ
ＯＭ８１内の対応フィルタ係数の読み出し並びに乗算
は、シンボル６個ずつを二つのシフトレジスタ８２およ
び８３に分割した形でこれらシフトレジスタ間の同期関
係を保って周期１／５０Ｔで行う。すなわち、シフトレ
ジスタ８２の一つのレジスタ段からの並列３ビットシン
ボルサンプル値と読み出された対応フィルタ係数との乗
算、およびシフトレジスタ８３の対応レジスタ段からの
並列３ビットシンボルサンプル値と読み出された対応フ
ィルタ係数との上記乗算と同期した乗算は１／５０Ｔ周
期で並行して行われ、したがって、上記式（ｂ）の二つ
の乗算をシフトレジスタ８２および８３の一対の対応レ
ジスタ段とＲＯＭ８１との組合せにより達成できる。式
（ｂ）の二つの乗算が同時に行われ、それら乗算結果の
和、すなわち式（ｂ）の演算結果を表す出力が並列１０
ビットのディジタルデータの形でＲＯＭ８１から出力さ
れる。この演算結果は式（ｂ）の乗算２項を含むにすぎ
ないが、シフトレジスタ８２および８３は３対のレジス
タ段を備えるのでこれら３対のレジスタ段中のシンボル
値の上記サンプリングの一巡ごとに乗算６項が式（ｂ）
により得られ、ＦＩＲフィルタの有限シンボル長演算に
基づく近似的線型性により、等価的に式（ａ）の演算が
達成できる。なお、上述のとおり、この演算結果、すな
わちＲＯＭ８１の出力である並列１０ビットディジタル
データの繰り返し周波数は８００ＫＨｚ（１６ＫＨｚ×
５０）である。このＦＩＲフィルタ１２からのディジタ
ル出力、すなわちＲＯＭ８１からの上記ディジタルデー
タ列はＤ／Ａ１３においてアナログ信号に変換される。
上記ディジタルデータ列はＲＯＭ８１における上記演
算、すなわちＩ成分およびＱ成分と各対応フィルタ係数
との幅１／５０Ｔごとの乗算およびそれら乗算結果の加
算によりＩ成分データおよびＱ成分データを等長時間ず
つ交互に含む。このＤ／Ａ１３からの出力信号はその中
心周波数が２００ＫＨｚにありその帯域幅は約３２ＫＨ
ｚである。この信号は混合処理前にｎｘ１３３ＫＨｚの
混合成分を除去するために、帯域フィルタ１４、すなわ
ち２００ＫＨｚのスペクトルを極度に小さい通過帯域減
衰（減衰リップルは０．１ｄＢ以下）および群遅延変化
（１．５マイクロ秒以下）で通過させる帯域フィルタ１
４によって帯域濾波される。上記Ｄ／Ａ１３からの２０
０ＫＨｚの出力とＩＦ周波数２０ＭＨｚとを乗算するこ
とにより、ミキサ１５は上記交互に含まれるＩ成分およ
びＱ成分をＩＦ周波数２０ＭＨｚの変調出力に含める。
このようにして、２０ＭＨｚ ＩＦ信号に対してＩ成分
およびＱ成分を互いに共通の経路経由で変調信号成分と
する。したがって後述の復調部にあるようなＤ／Ａから
のＩ／Ｑサンプルに乗算するための個別のＳＩＮ（Ｉ
Ｆ）／ＣＯＳ（ＩＦ）発生回路を必要としない。これは
さらにベースバンドからミキサ１５の出力へかけてのミ
キサ１５内におけるアイソレーションを不要にする。な
お、送信電力を伴わないシンボルを表すためにＮＵＬＬ
シンボルをＦＩＲフィルタ１２に注入することができ
る。これらのシンボルは調整モードにおいて「インパル
ス」をＦＩＲフィルタ１２に入力するのに使用される。
これらのＮＵＬＬは無線制御チャンネル（ＲＣＣ）で必
要なＡＭ ＨＯＬＥＳおよびガードバンドを出力するた
めにも用いられる。バッファ減衰装置４７は、タイミン
グ信号および制御信号発生器３８からのライン９４の２
０．００ＭＨｚの中間周波数において差動的にＥＣＬレ
ベル信号を受け取り、この信号をミキサ１５へのライン
９５に供給される局部発振信号としての３５０ｍＶピー
ク・ピーク値信号に変換する。別の電圧分圧器（図示せ
ず）がミキサ１５に対する＋７．５ＶＤＣバイアスを供
給する。ミキサ１５はＭＣ １４９６アクティブ・ミキ
サである。このミキサはライン９１からのＩ成分および
Ｑ成分波形を２０．２０ＭＨｚのＩＦ信号、すなわち他
の全てのミキサ出力とともにライン９２に供給されるＩ
Ｆ信号に周波数変換する。３次相互変調積は４０ｄＢ以
上の減衰を受ける。ミキサ１５は搬送波入力ポートに関
してはハイ・レベルで動作し、変調信号入力ポートに関
してはロウ・レベルで動作する。これにより搬送波二重
差動増幅器の飽和スイッチング動作および変調差動増幅
器の線型動作をもたらす。２０．００ＭＨｚの搬送波は
ＲＦＵ内の２０．２０ＭＨｚのクリスタル・フィルタに
よって除去されるので、搬送波無電力出力ＮＵＬＬは生
じない。電流源は２ｍＡの電流を供給するように設定さ
れている。４７０オームのエミッタ縮退抵抗器（図示せ
ず）が変調信号入力を１ボルト・ピークの線型動作範囲
に維持するため設けられている。ＲＦ増幅器１６は、ミ
キサ同調回路とＲＦユニットとの干渉を避けるとともに
５０オームの出力インピーダンスをもたらすためにエミ
ッタ・フォロワ・バッファを有する。浮遊静電容量、装
置出力静電容量、およびミキサ入力を弱めるエミッタ・
フォロワの静電容量の悪影響を除去するため、最大利得
に同調可能な並列同調回路をミキサ出力に使用してあ
る。モデムの出力において５０オームで−１０ｄＢが必
要であるので、ミキサの総合利得は１０ｄＢでなければ
ならない。ミキサ出力タンク回路には可変インダクタで
はなく固定インダクタを使用することができる。ＲＦ増
幅器１６はミキサ１５の出力からのライン９２の信号を
増幅し、増幅された信号をＩＦ−ＴＸライン７６を通し
てＲＦＵに供給する。休止モードの間は、基地局モデム
の変調部は、ＣＣＵによって与えられる休止パターンを
転送する。加入者局においては、モデムは半二重伝送を
行うので、加入者局自身が送信中であるスロット期間を
除き全てのスロット期間中、ＣＣＵはモデムを受信モー
ドに設定する。これによって、加入者局モデムの復調部
はＡＧＣの監視が可能になり、基地局からのバースト信
号による不意打ちを受けないようにする。休止モード
は、全てのスロットでなく少なくとも１つのスロットが
使用されている周波数が存在する場合に使用される。空
きスロットは休止パターンで充填される。周波数が全然
変換されない場合は、変調部は不使用状態となる。モデ
ムの復調部を参照すると、ミキサ２１はＩＦ−ＲＸライ
ン５８にＲＦＵから受信された２０．００ＭＨｚ−３０
ｄＢの信号に対して５０オームの入力インピーダンスを
呈する。ミキサ２１の基本的機能はＲＦＵからのＩＦ信
号をベースバンドにダウンコンバートするとともに３０
〜３５ｄＢだけ増幅することである。定常信号が２０．
００ＭＨｚでライン２２に供給されている。ライン２２
のこの定常信号は、ＣＯＳ／ＳＩＮ ＩＦ発生器４３か
らの時間多重化されたＳＩＮ／ＣＯＳ／−ＳＩＮ／−Ｃ
ＯＳ信号である。モデルＭＣ １４９６アクティブ・ミ
キサ２１は、ライン２２への局部発信器入力信号をハイ
・レベルにし、ライン５８への被変調信号をロウ・レベ
ルにして使用している。ベースバンドのライン９７のミ
キサ出力は、差動増幅器である増幅器２０に差動的にＡ
Ｃ結合されている。ミキサ２１からの容量結合と差動増
幅器２０の入力抵抗器とによって高域フィルタが形成さ
れ、この高域フィルタの遮断周波数は約１Ｈｚである。
バッファ装置４８はＥＣＬレベル２０．００ＭＨｚ発生
器４３とミキサ２１との間のインタフェースを形成す
る。バッファ装置４８は搬送波入力を飽和スイッチング
に引き込むための３５０ｍＶピーク・ピーク値信号をも
たらすとともにこの入力に対し＋７．５ＶＤＣのバイア
スを付与する。ＩＦ ＳＩＮ／ＣＯＳ発生器４３は図５
に示してある。この発生器４３は、タイミング信号およ
び制御信号発生器３８からのライン９８の４ＩＦタイミ
ング信号に応答して被追跡ＩＦ周波数の４倍で動作する
ＥＣＬ部品を有している。図５を参照すると、２つのフ
リップ・フロップ９９、１００は４分周カウンタとして
作用し、その出力の各々は互いに９０度位相がずれてい
る。４Ｘ１マルチプレクサ（ＭＵＸ）１０１はＳＩＮ、
ＣＯＳ、−ＳＩＮ、−ＣＯＳ出力の切換を行う。ＭＵＸ
１０１の出力はもう一つのＤフリップフロップ１０２に
よって再クロックされミキサ２１へのライン１０３に出
力される。この回路は前記４つの成分間に正確に９０度
の位相シフトをもたらす。この単一の時間多重化したチ
ャンネルはＩおよびＱ成分を正確に等しい利得で入力す
ることを確実にしている。復調部のタイミング図は図６
に示してある。モデムはＣＣＵにシンボル当たり４個の
データ・ビットと１６ＫＨｚシンボル・クロックとを送
る。アドレス・ラインおよび８ビットバスは前記二つの
装置間の状態／制御入替えを行う。増幅器２０はミキサ
からの差動出力を受け入れ、これを約２５ｄＢ増幅す
る。増幅器２０はＡＣ結合の±１０ボルト・ピーク・ピ
ーク値信号をほとんど歪の無い状態でＡ／Ｄコンバータ
１９に供給する。ＴＲＷ１２ビットＡ／Ｄコンバータで
あるＡ／Ｄ１９は差動増幅器２０からのベースバンド・
スペクトルをマイクロプロセッサ１７による処理のため
ディジタル・データに変換する。サンプル速度は１シン
ボルにつき４回である（６４ＫＨｚ）。通常動作中は、
ディジタル処理はＴＭＳ ３２０マイクロプロセッサ１
７によって行われる。マイクロプロセッサ１７は、４Ｋ
ＲＯＭ４６の構成する４Ｋバイト・メモリを用いて２０
ＭＨｚで作動する。ポート・アドレス・ピンは、復調部
とＣＣＵまたは特殊ダイバシティ・コンバイナ回路との
間のＩ／Ｏレジスタにアドレスするために使われる。マ
イクロプロセッサ１７は、６４ＫＨｚのサンプリング速
度でミキサ２１からのＩ／Ｑデータを受ける。このＩ／
Ｑデータは、変調部における処理と同様に一つの周波数
チャンネルに時間多重化されている。マイクロプロセッ
サ１７は波形の濾波処理および復調処理を行う。マイク
ロプロセッサ１７は次に、受信したシンボルをバス１０
４によりデータ・ラッチ３７に出力し、このデータ・ラ
ッチ３７は１６ＫＨｚの速度でライン６３のＲＸ ＣＬ
Ｋ信号のパルスとともにＲＸＤＡＴＡライン６４経由で
ＣＣＵに対してこのシンボルを送る。受信機の状態は状
態レジスタ２４に格納され、Ｉ／Ｑサンプルはレジスタ
２９およびＱレジスタ３０に格納される。ＣＣＵは、Ｉ
／Ｑサンプルが外部ダイバシティ・コンバイナ回路に必
要な場合は状態を読み取ることになる。制御／状態イン
タフェースおよびその機能について次に述べる。基地局
モデムの操作は固定ＲＦ周波数に割り当てられている。
基地局における通信は全二重化伝送である。したがって
モデムの変調部および復調部は同時に動作している。モ
デムも制御周波数チャンネルに割り当てられている場合
は、そのモデムは、割当て制御スロット期間中にＲＣＣ
形式の情報の送受信を行うのみである。基地局において
は、ＳＴＩＭＵ４９にあるＯＣＸＯは固定されてシステ
ムのマスタ・クロックとして作動する。したがって、受
信に際しての周波数のずれは発生しない。基地局モデム
からの全ての送信はライン６０および６２のマスタＴＸ
ＣＬＫ（１６ＫＨｚ）信号によってタイミングがとら
れている。基地局モデム内の微小遅延発生器４０は、基
地局ＣＣＵに、ライン６０のマスタＴＸ ＣＬＫとの間
のシンボル時間端数部分を生ずる。この情報は次に、加
入者局の信号が基地局で全ての他のスロットに同期して
受信されるように加入者局からの送信に遅れを与えるた
めに、無線制御チャンネル経由で加入者装置に送出され
る。加入者局モデムにおけるすべての動作は、受信した
伝送内容からタイミング信号および制御信号発生器３８
によって回復された受信クロック（ＲＸ ＣＬＫ）信号
から抽出される。この信号は加入者局のマスタ・クロッ
クとして作用する。送信クロック遅延回路３９からＣＣ
Ｕへのライン６２のＴＸ ＣＬＫ信号は、基地局におけ
るようなマスタ・クロックではない。この信号はライン
６３のＲＸＣＬＫ信号から抽出される送信クロック遅延
回路３９により遅延を受ける。このような遅延の持続時
間は、加入者局のＣＣＵ、微小遅延（ＳＵＢ）レジスタ
２８によって供給され、このレジスタ２８から送信クロ
ック遅延回路３９によって読み出される。加入者局のＣ
ＣＵはこの遅延を無線制御チャンネルを経て基地局のＣ
ＣＵから受ける。この遅延は基地局と加入者局との間の
距離によって定まる。加入者局のＣＣＵはこの微小時間
情報をＭＯＤ ＢＵＳ５０を通してモデムの微小遅延
（ＳＵＢ）レジスタ２８に供給する。モデム自体はこの
微小遅延を送信クロック遅延回路３９経由で取り込む。
ＣＣＵは正確なシンボル数だけ遅延を受けているモデム
にライン５６のＴＸ ＳＯＳ信号を挿入することによっ
て整数シンボル遅延の処理を行う。この処理によって、
互いに異なる距離にあるすべての加入者局から基地局へ
の着信信号を同期整合させる。モデム・システム内には
多くの遅延源が存在し、システムのタイミングに著しい
影響を及ぼす。これらの遅延源としては、アナログ・フ
ィルタ遅延、伝搬遅延、ＦＩＲフィルタ１２の処理遅延
等が含まれる。これらの遅延はＴＸとＲＸのフレームを
相互にスキューさせるもので、綿密な考慮を払わなけれ
ばならない。変調部から復調部への遅延経路をその推定
遅延値を付して次に示す。 Ｔｔａ： ＴＸアナログ遅延。約０．５５Ｔ Ｔｔｒ： ＲＦユニット内のＴＸとＲＸとの間の伝送遅
延。約１．９Ｔ Ｔｄ： 伝搬遅延。最大１．２Ｔ（片道） Ｔｒａ： ＲＸアナログ遅延。約５．７７Ｔ Ｔｈ： Ａ／Ｄ変換前のＲＸアナログ濾波出力のサン
プリング中の時間。約０．０３Ｔ Ｔｃ： Ａ／Ｄ変換時間。約０．２２Ｔ Ｔｆ１、Ｔｆ２： ＲＸ ＦＩＲ“ウィンドウ”。時刻
ｔ＝０におけるピークを受信するため、フィルタはｔ＝
−Ｔｆ１においてサンプリング処理を開始し、Ｔｆ
１（約３．５Ｔ）、Ｔｆ２（約３．２５Ｔ）まで持続し
なければならない。 Ｔｏ： “ピーク”とＴＭＳ出力との間の処理遅延。約
４．５Ｔ Ｔｗ： ＴＸ波形の長さ６Ｔ Ｔｃｒｔ： ＲＸとＴＸ（加入者）との間の補償遅延、
最遠加入者局に対して最小、最近接加入者局に対して最
大。 ＳＢｎ： 最近接加入者局。 ＳＢｆ： 最遠加入者局。 基地局内のＴＸ ＳＯＳと基地局における最初の受信ア
ナログ・シンボル・“ピーク”との間の遅延時間は＋
７．４シンボルである。したがってＴＸスロットとＲＸ
スロットとの間にはスキューが存在する。入来位相を正
しく復号するためには、モデムは“ピーク”の到着より
も約３．５シンボル長だけ前にサンプリング処理を開始
しなければならない。したがって、ＴＸ ＳＯＳとＲＸ
サンプリングの開始点との間のスキューは約４シンボル
の長さになる。基地局においては、ＲＸスロットの開始
はＴＸスロットの開始後約４Ｔの時点で起こる。受信さ
れる最初の“ピーク”を検出するための最初のアナログ
・サンプルの取込み時点をＲＸスロットの開始点と定義
している。最遠加入者局のモデムは、基地局のモデムの
ＲＸスロットの開始４Ｔ前にそのＴＸスロットを開始す
る。他の加入者局はそのＴＸスロットの開始を遅延させ
ることができる。加入者ＲＦ電話システム全体について
みると、距離に起因する往復送信遅延は０〜３シンボル
長の範囲のいろいろの値で発生する。したがって、基地
局における受信通話を同期状態にするため、加入者局は
その送信クロックを抽出受信クロック（ＲＸ ＣＬＫ）
に対して０〜３シンボル時間シフトすることが可能でな
ければならない。時間遅延は基地局において計算され、
制御チャンネルによって送出され、ＣＣＵによって解読
される。ＣＣＵはＴＸ ＣＬＫを遅延させるため微小遅
延定数を加入者局のモデムに付与する。微小遅延は微小
遅延（ＳＵＢ）レジスタ２８に書き込まれる８ビットの
値である。整数シンボル遅延はＣＣＵによって制御され
る。ライン５６のストローブＴＸＳＯＳ信号は、基地局
から受信された距離値にしたがって０、１、または２シ
ンボル長だけ遅延して発生する。どのスロットを受信す
るときも、モデムはスロットの捕捉によって周波数同期
化を実施し、追跡を続ける。加入者局においては、ＶＣ
ＸＯはＶＣＸＯインタフェース４１内のＤ／Ａ経由でマ
イクロプロセッサ１７の直接制御下にある。マイクロプ
ロセッサ１７の周波数捕捉および追跡アルゴリズムは、
同期を維持するために必要なＶＣＸＯの変更を計算す
る。どのスロットを受信するときも、マイクロプロセッ
サ１７は被受信データ・ストリームのビット同期パター
ンについてビット同期化を実施する。アルゴリズムはビ
ット追跡ループを成す。マイクロプロセッサ１７は８０
ＭＨｚ ＶＣＸＯまたはＯＣＸＯの可変周波数分周器に
対して制御力を有する（制御スロット復調時のみ）。ビ
ット追跡ループ内部において、マイクロプロセッサ１７
はビット同期化を達成するために周波数分周を変更す
る。音声チャンネルの受信時は分周値は１６ＫＨｚの
０．１％のステップ・サイズを有するが、制御スロット
時は分周値は＋／−５０％ほどまで大きく変化させるこ
とができる。フレーム同期化は、基地局と加入者局とで
は互いに完全に異なる方法で処理される。基地局におい
ては、マスタＳＯＭＦ（モデム・フレームの開始）信号
がモデムを経由してＣＣＵへのライン６１に転送され
る。これは基地局からのすべての送信に使用されるマス
タＳＯＭＦ信号である。この信号およびライン６０のマ
スタ・システム・シンボル・クロック信号（１６ＫＨ
ｚ）から、ＣＣＵはすべてのスロットおよびフレーム・
タイミングを導き出すことができる。初期捕捉の間、加
入者局においては、マイクロプロセッサ１７はＲＣＣ中
のＡＭ ＨＯＬＥを探索する。ＡＭ ＨＯＬＥが検出さ
れると、マイクロプロセッサ１７は２、３のフレームに
ついてＡＭ ＨＯＬＥをカウントし、タイミング信号お
よび制御信号発生器３８にＡＭ ＳＴＲＯＢＥ／マーカ
をＡＭ ＨＯＬＥのフレーム位置でＣＣＵへのライン６
５に供給させる。ＣＣＵはこのストローブ・マーカを使
用し、正確なフレーム同期を得るためにＣＣＵソフトウ
ェアによって変更可能な初期フレーム・マーカ・カウン
タをセット・アップする（ウィンドウイング）。これは
また、ＡＭ ＨＯＬＥが検出されかつＲＣＣが捕捉され
たことを表す。スロット同期化はＣＣＵの制御下にあ
る。ライン５６の信号ＴＸ ＳＯＳおよびライン５７の
信号ＲＸ ＳＯＳは、スロットの送信または受信を開始
するためのタイミング信号および制御信号発生器３８へ
のコマンドである。これらの信号は、ライン６２のＴＸ
ＣＬＫ信号にそれぞれ同期している。モデムの復調部
は、制御ワード・レジスタ３１のＲＸ制御ワードのビッ
ト７にしたがってオフライン・モードまたはオンライン
・モードのいずれかで動作する。復調部を一方のモード
から他方のモードに切り換えるには、ＣＣＵはＭＯＤＲ
ＥＳＥＴを送出し、ＭＯＤ ＢＵＳ ５０を経由してＲ
Ｘワード・レジスタ３１に所要コマンドを書込み、次に
ＨＯＤ ＲＥＳＥＴ信号を無効化する。オフライン・モ
ードにおいては、マイクロプロセッサの外部メモリはＲ
ＯＭ４５からの２Ｋワード、ＲＡＭ４４からの２Ｋワー
ドで構成される。ＣＣＵは、モデムが自己試験および調
整ルーチンを実行するように、モデムの非送信または非
受信時に、モデムにこの信号を立上げ後および各所定時
間数ごとに入力するようにコマンドを発する。自己試験
ルーチンは、ＲＯＭ４５，４６，内部ＲＡＭおよび外部
ＲＡＭ４４、およびＣＣＵへのインタフェースを試験す
る。このルーチンは、試験結果を状態レジスタ２４を通
してＣＣＵに送出する。調整ルーチンは、復調部に調整
信号を送出することとマイクロプロセッサ１７に包含さ
れているＦＩＲフィルタの係数を計算することとを含
む。このルーチンは、モデムの非データ送信時または非
データ受信時に、各所定の長さの時間ごとにオフライン
で実施される。オンライン・モードにおいては、モデム
は制御ワード・レジスタ３１のＲＸ部制御ワードにした
がって、制御チャンネルまたは音声スロットのいずれか
から信号を受信する。オンライン・ソフトウェアは以下
のルーチンを実行する。初期化ルーチンは、立上げ時ま
たはリセット信号の受信後、マイクロプロセッサ１７に
よって実施される。このルーチンはレジスタ３１の制御
ワードを読取り、この制御ワードにしたがって他のルー
チンの呼出しを行う。このルーチンは、ＣＣＵがモデム
に対しライン５４にＭＯＤ ＲＥＳＥＴ信号を、かつオ
ンライン・モード入力のため制御レジスタ３１に対して
ＭＯＤ ＢＵＳ ５０によりコマンドを送出したときに
起動される。このルーチンは、オンラインＰＲＯＭにつ
いてのチェックサム試験を実行し、パラメータを初期化
し、制御ワード・レジスタ３１を読取り、そして適切な
ルーチンに分岐する。周波数捕捉ルーチンは、加入者局
ＶＣＸＯ周波数を基地局のクリスタル周波数に同期させ
るように、制御チャンネル受信時に、加入者局のモデム
のみで実行される。送信、受信、およびＩＦ周波数は加
入者局のＶＣＸＯまたは基地局のＯＣＸＯから抽出され
るので、このルーチンはすべての周波数を同期状態す
る。このルーチンは加入者局のモデムにおいてのみ使用
される。このルーチンは復調部が制御チャンネル周波数
に設定されている場合にＣＣＵからのコマンドにより起
動される。このルーチンの機能は、ＶＣＸＯ周波数を基
地局のＯＣＸＯの周波数に同期させることにある。この
同期処理は、基地局からの送信が行われていない短時間
のＡＭ ＨＯＬＥを先ず探索することに始まる。この探
索後、基地局は未変調搬送波信号を送信する。この波形
を受信すると、ＩＦミクサの出力はＶＣＸＯと基地局の
クリスタル発振器の周波数との差に比例する周波数を有
する別の正弦波波形となる。モデム・ソフトウェアはあ
る時間間隔でＩおよびＱチャンネルをサンプルし、フェ
ーズ・ロック・ループ機能を行う、すなわち、各時間間
隔に対する位相の変化を判定し、この位相変化を低域フ
ィルタに導き、これを修正ワードとしてＶＣＸＯに送出
する。モデムは、この位相変化があるレベル以下になっ
たとき、周波数の捕捉が達成さたと判断する。ＡＭ Ｈ
ＯＬＥがある時間内に検出されない場合は、モデムはＣ
ＣＵにエラー・メッセージを送出し受信機が制御チャン
ネルに同調していないことを示す。このルーチンは初期
化ルーチンによって呼出され、状態レジスタ２４からＣ
ＣＵへ状態ワード、すなわち周波数捕捉が達成されたか
否かを示す状態ワードを送出する。初期化ルーチンによ
って呼出しを受けた場合、周波数捕捉ルーチンはＡＭ
ＨＯＬＥ探索のためＩおよびＱチャンネルをサンプル
し、同時にＡＧＣループの形成を行う。所定のサンプル
数の期間内にＡＭ ＨＯＬＥが検出されない場合は、こ
のルーチンはこの情報を状態レジスタ２４経由でＣＣＵ
に伝達する。ＣＣＵは別の可能性のあるＲＣＣ周波数に
切換え、周波数捕捉ルーチンを再起動する。ＡＭ ＨＯ
ＬＥの検出後、このルーチンは未変調搬送波の送信期間
中フェーズ・ロック・ループを提供する。このループに
おいて、ＩサンプルおよびＱサンプルが抽出され、サン
プル出力信号の位相角が計算される。計算された位相角
は直前の位相角から減算され、減算結果は低域濾波さ
れ、制御ワードとしてＶＣＸＯに送出される。信号の振
幅を使用してループ期間中にＡＧＣも計算される。指定
された持続時間の終わりに位相のずれが所定の量以下で
ある場合はモデムは状態レジスタ２４に“１”を設定
し、位相のずれがこの量より依然として大である場合は
状態レジスタ２４に“２”を設定する。後者の場合、周
波数捕捉ルーチンは１スロット以上にわたり再起動可能
である。ビット同期化ルーチンは、ＲＣＣの受信時およ
び周波数捕捉ルーチンの完了後、加入者局モデムと基地
局モデムの両者で実行できる。加入者局モデムでは、そ
の出力は１６ＫＨｚシンボル・クロックを基地局の送信
への同期のために使用する。基地局のモデムにおいて
は、上記出力は基地局のモデム・クロックとの同期性を
得るために加入者局送信に組み入れられるべき微小遅延
を決定するために使用される。スロット受信ルーチン
は、モデムがデータ受信可能状態になったとき、すなわ
ち周波数同期およびビット同期が達成された後に呼出さ
れる。このルーチンの主要機能は、（ａ）シンボル受信
ルーチン（後述）のためのパラメータの初期化、（ｂ）
最初のシンボルがサンプルされたときのシンボル受信ル
ーチンの起動、および（ｃ）スロットのすべてのシンボ
ルの受信後のリンク品質その他の情報の判定、である。
このルーチンは、各受信スロットの開始時に初期化ルー
チンによって呼出される。このルーチンの主要機能は、
シンポル受信ルーチンのためのパラメータを初期化する
ことである。このタスクの完了後、このルーチンはスロ
ット中の最初のシンボルのすべてのサンプルがＦＩＦＯ
スタック１８に記録されるまで待ち、その後シンボル受
信ルーチンに分岐する。このルーチンの処理タスクは下
記のとおりである。 １．制御ワード・レジスタ３１から変調レベルＭＬを読
取ること、ここにＭＬの値は２、４、または１６であり
得る。 ２．下記の式で与えられる半シンボル値を計算するこ
と。 ３．復調された位目からＬＳＢを切り捨てるために使用
するＭＡＳＫを計算すること。ＭＡＳＫはＭＬおよび復
調された位相を表すために使用されるビット数に依存す
る、すなわち２ｎが２２．５度の位相角を表すとする
と、 ＭＡＳＫ＝８×２ｎ （ＭＬ＝２の場合） ＝１２×２ｎ （ＭＬ＝４の場合） ＝１５×２ｎ （ＭＬ＝１６の場合） ４．ＡＧＣレジスタ２６からこのスロットに対する直前
のＡＧＣを読取り、これを送出すること（基地局の場合
のみ）。 ５．最初のシンボルに対するサンプリングの終了まで待
ち、その後シンボル受信ルーチンに分岐すること。およ
び ６．前記スロットのすべてのシンボル受信後、リンク品
質レジスタ２５からＣＣＵに送出すること。シンボル受
信ルーチンは、データ受信時にシンボル周期ごとに一度
起動され、その機能は、（ａ）シンボルについてＩおよ
びＱサンプルを読取ること、（ｂ）このＩおよびＱサン
プルを濾波すること、（ｃ）送信シンボルを判定しこれ
をＣＣＵに送出すること、（ｄ）ＶＣＸＯを入来信号に
同期させるためフェーズ・ロック・ループを実行するこ
と、（ｅ）ビット追跡アルゴリズムを実行すること、
（ｆ）ＡＧＣを計算すること、および（ｇ）リンク品質
計算のための情報を累算することである。このルーチン
は、１つのシンボルからの４つのサンプル値がすべて外
部ＦＩＦＯスタック１８に記憶されたときにシンボルご
とに一度起動される。このルーチンはこのサンプル値を
メモリに読込み、これを処理して送信シンボルを判定す
る。また、信号振幅からＡＧＣを計算する。受信シンボ
ルと送信シンボルとの間のずれはＡＧＣ、リンク品質、
および追跡アルゴリズムに使用される。このモジュール
の実行時間は１シンボル幅すなわち６２．５マイクロ秒
より短い。ある特定のシンボルに対するＩおよびＱサン
プルの受信およびメモリ格納の後、このルーチンは以下
のタスクを実行する。 １．受信されたサンプルのＦＩＲ濾波処理（ＦＩＲフィ
ルタ係数は以下に説明する調整ルーチンによって決定さ
れる）。 ２．信号レベルを判定し、それをＡＧＣに使用するこ
と。 ３．受信された位相角を判定し、直前の位相角を減算
し、減算結果を丸め、丸められた結果をＧｒａｙ符号化
し、符号化結果をＣＣＵに送出すること。 ４．ビット追跡アルゴリズムを実行すること。（この出
力はすべてのシンボルに関して累算され、スロットの終
了時に送出される。これは、加入者ＲＸクロックを基地
局の送信に同期させるために使用される。） ５．ＶＣＸＯを基地局の発振器に同期させるためにフェ
ーズ・ロック・ループを実行すること。（この出力はス
ロットの終了時にＶＣＸＯに送出される、これは加入者
局のみで使用。）および、リンク品質のためのデータ累
算とスロットの終了時におけるリンク品質レジスタ２５
経由のＣＣＵへの情報送出。モデムが必要とする内部ク
ロック信号は、ライン５９のマスタ８０ＭＨｚクロック
信号からタイミング信号および制御信号発生器３８によ
り発生する。モデムはライン６０マスタ１６ＫＨｚクロ
ック信号を送信のためのＴＸ ＣＬＫとして使用する。
このため、基地局からの転送はすべて相互に同期してい
る。加入者局のクロック信号は、加入者局タイミング装
置のマスタ８０ＭＨｚ ＶＣＸＯから抽出される。この
ＶＣＸＯはモデムからのライン７８のＶＣＸＯ ＦＤＢ
Ｋ信号によって制御されている。ライン７８のＶＣＸＯ
ＦＤＢＫ信号から、すべての受信および送信クロック
は計算されている。タイミング信号および制御信号発生
器３８はつぎに入力データ・ストリームから抽出された
ライン６３の１６ＫＨｚ ＲＸ ＣＬＫ信号をＣＣＵに
供給する。ＣＣＵはそれ自体で制御チャンネル内のユニ
ーク・ワードを検出し、ユニーク・ワードおよびライン
６３のＲＸ ＣＬＫ信号からフレームおよびスロット・
マーカを決定することができる。ライン６５のＡＭ Ｓ
ＴＲＯＢＥ信号は、マイクロプロセッサ１７によって復
調された信号からタイミング信号および制御信号発生器
３８によって導き出され、ユニーク・ワードを得るため
に探索すべき所をＣＣＵに知らせる。加入者局において
は、マイクロプロセッサ１７がビットおよび周波数追跡
パラメータを計算し、ＶＣＸＯ ＦＤＢＸ信号およびＶ
ＣＸＯ ＷＲ信号をＳＴＩＭＵ４９に出力することによ
ってタイミングを調整する。周波数を調整するために、
マイクロプロセッサ１７はＶＣＸＯに電圧を供給するＶ
ＣＸＯインタフェース４１内のＤ／Ａコンバータに出力
する。このＶＣＸＯ周波数は５で分周され１６ＭＨｚに
なる。この１６ＭＨｚクロックは再び５で分周され３．
２ＭＨｚクロックを発生させる。タイミング信号および
制御信号発生器３８は、これを４で分周しＴＸ ＦＩＲ
フィルタ１２に必要な８００ＫＨｚクロック信号を生ず
る。サンプル・タイム発生器４２は、３．２ＭＨｚクロ
ック信号を５０で分周し６４ＫＨｚサンプル・クロック
信号を発生させる。サンプル・タイム発生器４２はマイ
クロプロセッサ１７の制御下にあり制御チャンネル捕捉
時に遅延を発生させる。これにより高速捕捉のための±
１６ＫＨｚクロック幅の大幅な飛越しを可能にする。自
己適応調整モードは、経時変化または温度変化によるす
べてのアナログ・フィルタの劣化の修正のために、マイ
クロプロセッサ１７に格納ずみの復調部ディジタルＦＩ
Ｒフィルタのフィルタ係数の調整にモデムが入るループ
バック状態である。この解析は、送信部データをＲＦユ
ニット経由でループバックさせかつモデムの復調部に既
知の符号パターンを受信することによって行われる。前
記係数は５制約ラグランジュ方式によって最適化され
る。五つの制約項とは、（１）受信されたデータ・スト
リーム、（２）０．０５Ｔだけ遅延を受けたデータ・ス
トリーム、（３）０．０５Ｔだけ進められたデータ・ス
トリーム、（４）隣接上位チャンネルからのデータ・ス
トリーム、（５）隣接下位チャンネルからのデータ・ス
トリームである。調整モードの間、マイクロプロセッサ
１７は、その調整モードの期間だけイネーブルされるＦ
ＩＦＯスタック３６からのライン１０６の一連の３２シ
ンボル長の調整パターンを変調部のＦＩＲフィルタ１２
に供給する。時間進みおよび時間遅れは２つのストリー
ムを０．０５Ｔだけスキューさせる。ＣＣＵは、制御ワ
ード・レジスタ３１からのライン１０７の制御信号に応
答して調整モード切換装置１１を作動させることによっ
て、モデムを調整モードに設定しモデムの変調部にＦＩ
ＦＯスタック３６からの特殊調整パターンを読み取らせ
る。復調部も試験の所要に応じて進みないし遅れを受け
る。処理を完了すると、モデムは係数が計算されたとい
う状態メッセージをＣＣＵに送出する。この時点で、Ｃ
ＣＵはＲＦＵにループバックを確立し、戻りデータを読
み取り、そのデータの有効性を試験することを命じつ
つ、モデムを正常動作に設定しかつ設定パターンを書き
込むことによってモデムを試験する。調整モードは、Ｃ
ＣＵが適切な制御レジスタ・ビットを設定しかつライン
５４のＭＯＤ ＲＥＳＥＴ信号をモデムに送出すること
によって始動する。これによりマイクロプロセッサ１７
をＲＯＭの４Ｋ使用およびＲＡＭのＯ−Ｋ使用からＲＯ
Ｍ ４５の２Ｋ使用およびＲＡＭ ４４の２Ｋ使用に再
構成する。この２ＫＲＯＭ ４５は調整モード・アルゴ
リズムを保持し、２Ｋ ＲＡＭ ４４はフィルタ係数の
計算時にスクラッチパッドメモリとして作用する。一つ
のアルゴリズムは隣接チャンネル特性を計算する。隣接
チャンネル干渉を判定するため、モデムの変調部は受信
周波数から２５ＫＨｚ離れた周波数で送信可能でなけれ
ばならない。このことはＣＣＵがモデムの状態レジスタ
を読み取ることによって達成される。状態レジスタ２４
内の情報は、ＣＣＵにモデムの指示どおりＲＦＵ受信部
内の周波数を変更するように指令する。マイクロプロセ
ッサ１７は調整ルーチンを実行する。調整ルーチンの機
能は、マイクロプロセッサ１７内のＦＩＲフィルタ係数
を計算することである。変調部はループバック・モード
において起動し、あるシンボル系列を送出する。このシ
ンボル系列は、以下の５種類の異なるモードでＲＦＵ経
由で復調部に転送される。（１）正常モード、（２）進
みタイミング・モード、（３）遅れタイミング・モー
ド、および（４および５）隣接上位および下位チャンネ
ルモード。最後の二つのモードにおいては、ＡＧＣの設
定は２３ｄＢだけ増大させる。復調部は入力波形のサン
プルを使用して位数２８の正の定眼対称マトリックスＡ
を生成する。さらに、２８ワードのベクトルＶが入力サ
ンプルから生成される。係数ベクトルＣは次式によって
与えられる。 Ｃ＝Ａ−１・Ｖ ・・・・・・・・・（式２） Ｂ＝Ａ−１（ｇｉｖｅｎ Ａ）の計算にあるアルゴリズ
ムを使用する。丸めの誤差によりＢの値は正確でないの
で、反復方法を用いて一層正確なＣを計算する。この計
算は２８位数の複素ＦＩＲフィルタ係数を生じる。変調
部は調整モードにおいて起動し、５つの同様な系列対を
転送する。これらの対の各々は以下の２つの糸列で構成
されている。（ａ）９個のＮＵＬＬシンボル、１個の
“１”シンボル、および２２個のＮＵＬＬシンボルから
成るＩ系列、（ｂ）９個のＮＵＬＬシンボル、１個の
“ｊ”シンボル、および２２個のＮＵＬＬシンボルから
成るＱ系列。上記“１”はいかなるシンボルでも差し支
えない。また、“ｊ”は“１”と９０度異なるシンボル
である。復調部の処理タスクは、（１）正常モードにお
ける信号ピークが最大値の５０〜７０％になるようにＡ
ＧＣを調節すること（第４および第５のモードに関して
は、ＡＧＣを２３ｄＢだけ増大させる）、（２）入力サ
ンプルを読み込み記憶すること（各系列とも最初の３２
個のサンプルを捨て次の６４個のサンプルを記憶す
る）、（３）マトリックスＡ（２８、２８）を構築する
ことである。正常モード（第１のモード）においては下
記の処理が行われる。 Ａ（Ｉ，Ｊ）＝Ａ（Ｉ，Ｊ）＋ΣＸ（４Ｎ−１）・（４Ｎ−Ｊ） ・・・・・・（式３） この加算は次式を満足するすべてのＮについて行われ
る。 ０≦４Ｎ−Ｉ＜６４および０≦４Ｎ−Ｊ＜６４ ・・・・・・（式４） 上記進みモードおよび遅れモード（上記第２および第３
のモード）に関しては、Ｎ＝８から得られた項が加算さ
れないことを除き上記と同一処理が行われる。第４およ
び第５のモードにおいては（上位および下位の隣接チャ
ンネルに関する伝送）下記の処理が行われる。 Ａ（Ｉ，Ｊ）＝Ａ（Ｉ，Ｊ）＋ΣＸ（２Ｎ−Ｉ）・（２Ｎ−Ｊ） ・・・・・・（式５） この加算は次式を満足するすべてのＮについて行われ
る。 ０≦２Ｎ−Ｉ＜６４および ０≦２Ｎ−Ｊ＜６４ ・・・・・・（式６） 調整モードにおける復調部のその他の処理タスクは下記
のとおりである。（４）最初の系列対のサンプルからベ
クトルＶ（１：２８）を生成すること。 ａ．Ｉ｛Ｖ（Ｉ）｝＝Ｘ（３２−Ｉ） ・・・・・・（式７） ここにＸは第１の（Ｉ）系列のサンプルである、および ｂ．Ｑ｛Ｖ（Ｉ）｝＝Ｘ（３２−Ｉ） ・・・・・・（式８） ここにＸは第２の（Ｑ）系列のサンプルである、および
（５）ＡｘＣ−Ｖ＝０を解くことにより係数ベクトルＣ
を求めること。これは先ずＡの逆元であるＢを求めるこ
とによって行われる。丸めの誤差により、Ｂは正確でな
い公算がある。正確なＣを求める解法に下記の反復法を
使用する。 Ｃ０＝ＢｘＶ ・・・・・・（式９） Ｃｎ＋１＝Ｃｎ−ｂｘＢ（ＡｘＣｎ−Ｖ） ・・・・・・（式１０） ここにｂは１より小である所定値。
テムに関し、とくにビット・ストリームをＲＦ加入者電
話システム用の位相変調された中間周波数（ＩＦ）信号
に変換するモデムに関する。 【発明が解決しようとする課題】この種のモデムはＲＦ
加入者電話システムの基地局および加入者局に用いら
れ、小型・低廉・高性能が求められるが、これら要求を
十分に満たすものはまだ開発されていない。したがっ
て、この発明はそれら要素を満たすこの種のモデムを提
供することを目的とする。 【課題を解決するための手段】本発明のモデムは、変調
部と復調部とを有する。変調部は、互いに連続した所定
数のビットの組の各々で一つのシンボルを定義するビッ
ト・ストリームを所定の中間周波数（ＩＦ）の位相変調
されたＩＦ信号に変換するシステムである。変調部は、
１）各シンボルを位相変調し、２）位相変調された各シ
ンボルをディジタル的に濾波して濾波出力信号、すなわ
ちアナログ信号への変換時に所定の周波数を中心としそ
の中心から前記位相変調シンボルの値にしたがって偏移
する変調周波数を有する被変調信号を生ずる濾波出力信
号を生じ、３）前記濾波出力信号をアナログ信号に変換
して前記被変調信号を生じ、４）前記被変調信号を所定
の周波数の定常信号と混合して位相変調ＩＦ信号、すな
わち前記変調周波数と前記所定の周波数との変調結果で
あるＩＦ周波数を有する周波数変調（ＦＭ）信号である
位相変調ＩＦ信号を生ずる。モデムの復調部は、受信し
た位相変調ＩＦ信号を、この位相変調ＩＦ信号の基にな
ったビット・ストリームに変換する復調システムを有す
る。本発明のモデムは、送信モード、受信モード、時分
割多重化送信／受信モード、または調整（ｔｒａｉｎｉ
ｎｇ）モードで動作することができる。送信モードで動
作する場合は、モデムの変調部は１シンボルにつき最大
４ビットのディジタル２進ビット・ストリームを受け、
これらシンボルを所定のＩＦ周波数２０．２ＭＨｚの位
相変調されたＩＦ信号に変換する。この被変調ＩＦ信号
はＲＦユニットにられて適当なＵＨＦ周波数にアップコ
ンバートされ送信される。受信モードで動作する場合
は、モデムの復調部はＲＦ受信ユニットからの位相変調
ＩＦ信号を受ける。モデムはこの受信ＩＦ信号を濾波し
ベースバンド周波数にダウンコンバートし、さらに同信
号を所定のシンボル速度１６Ｋｓｐｓで複素（Ｉ，Ｑ）
コードワードにディジタル化する。このディジタル化し
た複素コードワードをＦＩＲフィルタでさらに濾波処理
し、ディジタル２進ビット・ストリームに変換する。こ
の２進ビット・ストリームはベースバンド装置に出力さ
れる。このモデムはさらにシンボル同期、リンク品質の
測定および種々の制御および状態報告機能を提供するた
めの機能を有する。このモデムは一定の時間間隔、例え
ば数時間ごとに調整モードに設定することができる。こ
の調整モードにおいては、このモデムの上記変調部と復
調部とは、温度変化もしくは経時変化、隣接チャンネル
の減衰、または他の環境変動に伴って変化するシステム
（主としてＲＦユニットの諸フィルタ）内の諸変化に適
応する目的で復調部のＦＩＲフィルタを調整するため、
ＲＦユニット経由でループバックされる。復調部のＦＩ
Ｒフィルタはその係数を調整し、最良の入力信号状態を
達成するように全てのフィルタ調整不良を相殺する。こ
のループバックの期間中、モデムの送信部はモデムの復
調部に既知の固定の調整パターンを出力する。この復調
部のＦＩＲフィルタは、信号それ自体、遅れ信号および
進み信号、および隣接帯域からの信号にしたがって、そ
の係数を調整する。本発明のモデムは、本出願と同日付
の本出願出願人による特願昭６１−３９３３１（特開昭
６１−２１８１９７）「多重音声及び／又はデータ信号
通信を単一又は複数チャンネルにより同時に行うための
加入者ＲＦ電話システム」に記載の無線電話システムに
おいてとくに有用である。ここに記載のモデムの好まし
い実施の態様は前記特許出願に記載のチャンネル制御ユ
ニットと（ＣＣＵ）とＲＦユニットとの間に挿入され、
本明細書に関連のある前記特許出願の記載をここに参照
してこの明細書に組み入れる。本発明の上記以外の特徴
につき好ましい実施例に関連して次に説明する。本明細
書に使用する符号の意味は次のとおりである。 Ａ／Ｄ アナログ・ディジタル変換器 ＡＧＣ 自動利得調整 ＡＭ 振幅変調 ＢＰＳＫ ２相ＰＳＫ（位相シフト・キーイング変
調） ＢＳ 基地局 ＣＣＵ チャンネル制御ユニット Ｄ／Ａ ディジタル・アナログ変換器 ＤＰＳＫ 差動ＰＳＫ ＥＣＬ エミッタ結合形論理 ＦＣＣ 米国連邦通信委員会 ＦＩＦＯ 先入れ先出し記憶装置 ＦＩＲ 有限時間インパルス・レスポンス Ｉ 同相 Ｋｓｐｓ キロ・シンボル／秒 ＬＳＢ 最下位ビット ＯＣＸＯ 恒温槽制御クリスタル発振器 Ｑ 直交位相 ＱＰＳＫ ４相ＰＳＫ ＲＡＭ ランダムアクセス記憶装置 ＲＣＣ 無線制御チャンネル ＲＥＬＰ 残留励起直線予測 ＲＦ 無線周波数 ＲＦＵ 無線周波数ユニット（無線通信装置） ＲＯＭ 固定記憶装置 ＲＸ 受信 ＳＴＩＭＵ システム・タイミング・ユニット ＳＵＢ 加入者局 ＴＤＭＡ 時分割多重アクセス ＴＸ 送信 ＶＣＸＯ 電圧制御クリスタル発信器 【発明の実施の形態】本発明のモデムの好ましい実施例
は図１Ａおよび図１Ｂに示してある。このモデムの変調
部は、差動ＰＳＫ（ＤＰＳＫ）変調変換用固定記憶装置
（ＲＯＭ）１０、調整モード切換ユニット１１、ＦＩＲ
ディジタルフィルタ１２、ディジタル・アナログ変換器
（Ｄ／Ａ）１３、中心周波数２００ＫＨｚの帯域フィル
タ１４、ミキサ１５、および中心周波数２０．２ＭＨｚ
のＲＦ増幅器１６を主要構成要素として備える。このモ
デムの復調部は、ＴＭＳ ３２０１０型マイクロプロセ
ッサ１７，ＦＩＦＯスタックメモリ１８、Ａ／Ｄ１９、
増幅器２０、およびミキサ２１を備える。このモデムは
さらに、上記変調部および復調部がそれぞれ行う変調機
能および復調機能に絶対的に必要な数種のタイミングお
よび制御ユニットを有する。それらユニットには、状態
レジスタ２４、リンクＱレジスタ２５、ＡＧＣレジスタ
２６、ＲＸ周波数レジスタ２７、加入者微小遅延レジス
タ（ＳＵＢ）２８、同相（Ｉ）レジスタ２９、直交位相
（Ｑ）レジスタ３０、制御ユニット３１、および第２の
微小遅延レジスタ（ＢＳ）３２を含むインタフェース・
レジスタ／バス制御装置２３がまず含まれる。上記タイ
ミングおよび制御ユニットにはさらに、バッファ制御ユ
ニット３４、読取り／書込みデコーダ３５、調整パター
ンＦＩＦＯスタック３６、データ・ラッチ３７、内部タ
イミング信号および制御信号発生器３８、送信クロック
遅延ユニット３９、微小遅延発生器４０、ＶＣＸＯイン
タフェースユニット４１、サンプル・タイム発生器４
２、ＣＯＳ／ＳＩＮ ＩＦ信号発生器４３、２Ｋランダ
ムアクセス記憶装置（ＲＡＭ）４４、２Ｋ ＲＯＭ４
５、４Ｋ ＲＯＭ４６、バッファ・減衰器ユニット４
７、およびバッファユニット４８が含まれる。このモデ
ムはさらにシステム・タイミングユニット（ＳＴＩＭ
Ｕ）４９にも接続されている。モデムのインタフェース
は図１Ａ、図１Ｂに示してある。このモデムへの入力大
部分はＣＣＵからの入力である。ＲＦユニットおよびタ
イミング装置からの入力もある。モデムへの入力は下記
のとおりである。チャンネル制御ユニット（ＣＣＵ）か
らモデムへ ＴＸ ＤＡＴＡ（ライン５０）：モデムが送信すべき４
ビットシンボルのシンボル系列（１６−ａｒｙ ＰＳＫ
の場合は４ビット、ＱＰＳＫの場合は２ビット、ＢＰＳ
Ｋの場合は１ビット）。 ＭＯＤ ＢＵＳ（５１）：モデムへの／からの制御／状
態情報を供給する双方向マイクロプロッセッサバス。 ＭＯＤ ＷＲ（ライン５２）：ＭＯＤ ＢＵＳをモデム
にラッチする制御信号。 ＭＯＤ ＲＤ（ライン５３）：モデム状態ほかの情報を
ＣＣＵに転送するためにＭＯＤ ＢＵＳに送出させる制
御信号。 ＭＯＤ ＲＥＳＥＴ（ライン５４）：このＣＣＵ制御ラ
インはモデムをリセットする。 ＭＯＤ ＡＤＤ（ライン）５５）：モデム内の種々のア
ドレス位置およびラッチされた値を定義する制御信号。 ＴＸ ＳＯＳ（ライン５６）：ＴＸスロットの送信を開
始させるＣＣＵからモデムへの信号。 ＲＸ ＳＯＳ（ライン５７）：ＲＸスロットの受信を開
始させるＣＣＵからモデムへの信号。 ＲＦユニット（ＲＦＵ）からモデムへ ＩＦ ＲＸ（ライン５８）：ＲＦＵからの受信ＩＦ周波
数入力。 システム・タイミングユニット（ＳＴＩＭＵ）からモデ
ムへ ８０ ＭＨｚ（ライン５９）：基地局または加入者ＳＴ
ＩＭＵからの８０ＭＨｚ ＥＣＬクロック。これは基地
局におけるＸＯの出力であり、加入者局においてはＶＣ
ＸＯである。 １６ ＫＨｚ（ライン６０）：ＳＴＩＭＵから供給され
る基地局用マスタＴＸ ＣＬＫ。 ＳＯＭＦ（ライン６１）：ＳＴＩＭＵから供給される基
地局用マスタ・フレーム開始信号。これはモデムでは使
用されることなくＣＣＵに送られる。 モデムからチャンネル制御ユニット（ＣＣＵ）へ ＴＸ ＣＬＫ（ライン６２）：ＣＣＵにシンボル送信タ
イミングを付与する１６ＫＨｚの信号。シンボルはこの
信号の前縁でモデム内クロックと同期する。基地局にお
いては、全てのスロットは同一のマスタＴＸ ＣＬＫを
有する。これによって、基地局からの信号は全て同時に
送出される。加入者局においては、ＴＸ ＣＬＫはＣＣ
Ｕからの情報に基づきモデムが微小距離遅延分だけオフ
セットされる。 ＲＸ ＣＬＫ（ライン６３）：１６ＫＨｚクロックは、
受信信号から抽出される（加入者局においては常時、基
地局においては制御スロット捕捉時のみ）。このクロッ
クは受信シンボルをＣＣＵにクロック・アウトし、ＣＣ
Ｕにシンボル・タイミングを付与する。 ＲＸ ＤＡＴＡ（ライン６４）：ＲＸ ＣＬＫによって
クロックされた４ビット受信シンボル。 ＭＯＤ ＢＵＳ（５１）：モデムからの状態およびデー
タ情報。 ＭＯＤ ＳＯＭＦ（ライン６１）：ＳＴＩＭＵから基地
局内のＣＣＵへの被転送ＳＯＭＦ。 ＡＭ ＳＴＲＯＢＥ（ライン６５）：このラインで高レ
ベルから低レベルへの変化が起こると、加入者装置にお
ける無線制御チャンネル（ＲＣＣ）捕捉時ＣＣＵへの粗
フレーム・マーカとなる。これは、ＲＸ ＴＭＳ３２０
がＡＭ ＨＯＬＥのおよその位置を判定したときに起動
されるワンショット・ラインである（なお、ＡＭ ＨＯ
ＬＥとは、後述のとおり基地局からのＲＣＣ送信の初め
の１６シンボル分の長さの出力零の期間をいう）。 モデムから各ＲＦユニット（ＲＦＵ）へ ＲＦ ＲＸ ＢＵＳ（６６）：モデムとＲＦ ＲＸユニ
ットとの間の８ビットのバス。このバスは、ＡＧＣおよ
び周波数選択情報をＲＦＵ受信部に伝達する。モデムは
送出すべきＡＧＣ値を制御し、ＣＣＵ周波数選択情報を
転送する。周波数選択情報はＭＯＤ ＢＵＳ ５１を通
ってモデムに供給される。調整モードの期間中は、モデ
ムはＲＦ ＲＸ周波数の選択を制御する。 ＲＦ ＴＸ ＢＵＳ（６７）：モデムとＲＦＵ送信部と
の間の８ビットのバス。このバスは、ＴＸ電力レベルお
よび周波数選択情報を変調部に伝達する。モデムはこれ
らの情報とは関係がなく、これらの情報は単にＲＦＵ送
信部に伝達される。 ＲＸ ８０ＭＨｚ ＲＥＦ（ライン５９ａ）：ＲＦＵ受
信部へのＥＣＬ ８０ＭＨｚ基準クロック。 ＲＸ ８０ＭＨｚ ＲＥＦ（ライン５９ｂ）：ＲＦＵ送
信部へのＥＣＬ ８０ＭＨｚ基準クロック。 ＴＸ ＥＮ（ライン６８）：ＲＦ送信をイネーブルする
ためのＲＦＵ受信部へのライン。 ＲＸ ＥＮ（ライン６９）：ＲＦ受信をイネーブルする
ためのＲＦＵ受信部へのライン。 ＡＧＣ ＷＲ（ライン７０）：ＡＧＣデータをＲＦＵ受
信部にラッチするための書込みストローブ。 ＲＸＦＲＥＱ ＷＲ（ライン７１）：ＲＦＵ受信部への
周波数書込みのための書込みストローブ。 ＲＸＦＲＥＱ ＲＤ（ライン７１ａ）：ＲＦＵ受信部か
ら受信周波数を読み出すための読取りストローブ。 ＰＷＲ ＷＲ（ライン７２）：電力情報をＲＦＵ送信部
にラッチするための書込みストローブ。 ＰＷＲ ＲＤ（ライン７３）：ＲＦＵ送信部から電力情
報を読み出すための読取りストローブ。 ＴＸＦＲＥＱ ＲＤ（ライン７４）：ＲＦＵ送信部から
送信周波数を読み出すための読取りストローブ。 ＴＸＦＲＥＱ ＷＲ（ライン７５）：ＲＦＵ送信部への
周波数書込みのための書込みストローブ。 ＩＦ ＴＸ（ライン７６）：周波数がＩＦ周波数である
ＲＦＵへの送信信号。 ＡＧＣ ＲＤ（ライン７７）：ＲＦＵ受信部からのＡＧ
Ｃデータを読み出すための読取りストローブ。 モデムからシステム・タイミングユニット（ＳＴＩＭ
Ｉ）へ ＶＣＸＯ ＦＤＢＫ（ライン７８）：周波数トラッキン
グのための制御情報を含むＶＣＸＯへの１０ビットのデ
ータ・バス。 ＶＣＸＯ ＷＲ（ライン７９）：ＶＣＸＯ ＢＵＳをＶ
ＣＸＯにラッチするＶＣＸＯ回路への書込みパルス。 モデムの変調部は、１６レベルＰＳＫ変調でＣＣＵから
ＴＸ ＤＡＴＡライン５０経由で供給されてきたシンボ
ル系列を送信する。この送信において、モデムは、前記
シンボル系列の変調レベル、すなわちＰＳＫ相数を感知
しない。上記入力制御ラインはモデムとＣＣＵとの間の
８ビットＭＯＤ ＢＵＳ ５１をどのレジスタで駆動す
るかを選択するようにモデム内で復号される。モデムが
ＣＣＵからのライン上のＲＸ ＳＯＳ信号を受信する
と、スロット受信に関する制御信号が有効化される。こ
のラインは入来スロットの復調を開始するために、マイ
クロプロセッサ１７に割込みをかける。この時点でＲＦ
Ｕ受信部はライン６９からのＲＸ ＥＮ信号によりイネ
ーブルされる。各スロットの終了ごとに、状態情報はレ
ジスタ２３で更新されＣＣＵの読取りに備える。加入者
局においては、ＣＣＵはモデムに指令を発して基地局か
らのＲＣＣ信号を捕捉させることができる。ＲＣＣ信号
の主たる捕捉用特徴は８シンボル分の長さのＡＭ ＨＯ
ＬＥである。ソフトウェアにより、モデムはＣＣＵの選
択した周波数を走査してＡＭ ＨＯＬＥをサーチする。
すなわち、マイクロプロセッサ１７がＣＣＵの選択した
周波数を走査してＡＭ ＨＯＬＥをサーチする。ＡＭ
ＨＯＬＥがその周波数に存在する場合は、マイクロプロ
セッサ１７はそれにキーイン（ｋｅｙ ｉｎ）する。マ
イクロプロセッサ１７がＡＭ ＨＯＬＥの存在を確認し
た後、ＣＣＵに対して、（１）ＲＣＣ信号を捕捉したこ
と、および（２）ＡＭ ＳＴＯＲＯＢＥはおよそフレー
ム・マーカ開始点にあることを表す。この時点から、加
入者局のＣＣＵは０〜３シンボル長のウィンドウでＲＸ
データ・ストリーム内のユニーク・ワードが検出される
と、そのフレーム・カウンタとスロット・カウンタとを
調整してそれらを基地局のシステム・フレームに合わせ
ることができる。モデムとＲＦＵ受信部との間のインタ
ーフェースは、ＲＦＵにおける周波数選択およびＡＧＣ
レベルの制御を可能にする。ＣＣＵは周波数選択を制御
しＣＣＵのコマンドをモデムに送る。モデムはこの情報
をＲＸ ＲＦ ＢＵＳ ６６によりＲＦＵに送る。この
バス６６はさらにＲＦＵ受信部におけるＡＧＣレベルの
制御にも使用される。これらのＡＧＣ値は各シンボル周
期ごとに更新されＲＦＵ受信部に伝達される。ＣＣＵモ
デム・インタフェースを図１Ａおよび図１Ｂに示してあ
る。送信インタフェースのタイミング図を図６に示す。
これらのインタフェースは低速であるので標準ＴＴＬハ
ードウェア・インタフェースで十分である。モデムから
ＣＣＵに１６ＫＨｚシンボル・クロックを供給する。制
御情報／状態情報の授受のために８ビットバスが設けて
ある。制御情報はＣＣＵから非同期インタフェース・レ
ジスタ２３経由でモデムに供給される。これらのレジス
タの内容は、ライン５６のストローブＴＸ ＳＯＳ信号
がモデムに受信された時点で有効化され、スロットの転
送開始を示す。ＣＣＵはモデムに下記の制御情報、すな
わち（１）休止モード、（２）送信音声チャンネル、
（３）送信制御チャンネル、（４）調整モード・ループ
バック、（５）ＴＸ ＣＬＫ微小シンボル遅延、（６）
ＲＦ／ＴＸ電力レベル、および（７）ＲＦ／ＴＸ周波数
選択を供給する。ＲＦ周波数選択はＲＸ周波数レジスタ
２７に記憶される。ＣＣＵはＭＯＤ ＢＵＳ ５１から
バッファ制御装置３４を経てＲＦ ＴＸＢＵＳ ６７に
至るＲＦ ＴＸ装置との直接インタフェースを有する。
復号されたアドレスは、ＴＸ電力およびＴＸ周波数情報
をラッチするための書込みストローブとしてＲＦＵに供
給される。モデムは、ＲＦＵへのＡＧＣ更新のためＲＦ
ＲＸバス６６を制御できなければならない。したがっ
て、モデムは各ＲＸスロットの開始時点においてＲＦ周
波数情報をレジスタ２７からＲＦユニットに伝達する。
この値はＣＣＵによってレジスタ２７にラッチされる。
また、モデムはＣＣＵの介入なしに調整モード期間中に
ＲＦ周波数そのものを変えることができる。モデムの変
調部は全部ハードウェアで構成されていて何ら調整を要
しない。並列４ビットのＰＳＫシンボルの系列は毎秒１
６Ｋシンボルの速度でＴＸ ＤＡＴＡライン５０にＣＣ
Ｕから供給される。これらシンボルはＤＰＳＫ変換ＲＯ
Ｍ１０によりＧｒａｙ符号を伴ってＤＰＳＫ変換され、
その結果生じた波形は、有害な振幅歪または群遅延歪の
ない優れた干渉特性の波形を得るためにＦＩＲフィルタ
１２によって整形される。使用帯域に近接する近傍周波
数帯（５０〜１００ＫＨｚの範囲内）には強度の干渉信
号（電力密度が信号の３０〜４０ｄＢ以上）がないとの
前提のもとにＦＩＲフィルタ１２による波形成形を行う
（耐干渉性、振幅／群遅延歪耐性の確保）。中心周波数
２００ＫＨｚの帯域フィルタ１４は送信信号が振幅歪ま
たは群遅延歪を受けないように広帯域ＩＦ濾波処理（１
００ＫＨｚ）を行い、ディジタル濾波処理およびベース
・バンドでのＤ／Ａ変換に伴う全ての高調波を除去す
る。上記ディジタル濾波処理はベースバンドで固定係数
ＦＩＲディジタルフィルタ１２で行う。ＦＩＲフィルタ
は正確な直線位相特性を有するフィルタの設計を容易に
する点において有利である。とくに、音声データ処理お
よび音声データ伝送では非直線位相に起因する有害な周
波数分散を抑止するために直線位相フィルタが必要であ
り、この用途にはＦＩＲフィルタが最適である。このＦ
ＩＲフィルタ１２は、上記４ビットシンボルのシンボル
系列の中の互いに連続した６個のシンボルの各々を後述
のとおりシンボル期間Ｔ（１／１６ＫＨｚ＝６２．５マ
イクロ秒）につき５０回の割合でサンプルしてシンボル
サンプル値の列を生じ、それらシンボルサンプル値とそ
れらサンプル値対応のフィルタ係数との乗算でそれぞれ
得られた積を互いに加算してフィルタ出力を生ずる６シ
ンボル長のオーバーサンプリング利用ＦＩＲフィルタで
ある。周知の通り、６シンボル長のディジタルフィルタ
の出力Ｙは現時点の一つのシンボルとそれに先行する五
つのシンボルとに基づいて得られる。すなわち、互いに
相異なるフィルタ係数をｈｉ−ｇ、それらフィルタ係数
に対応する６個のシンボルサンプル値をＸｉでそれぞれ
表すと、各シンボルサンプル値対応のフィルタ出力サン
プル値Ｙｉは Ｙｉ＝Ｘｉｈ０＋Ｘｉ−１ｈ１＋・・・＋Ｘｉ−５ｈ５ ・・・・・・（ 式ａ） で与えられる。したがって上記フィルタ出力サンプル値
Ｙｉ１個の算出には六つの個別の乗算とそれら乗算の結
果の加算とを行わなければならない。しかも、上記オー
バーサンプリング利用のために各シンボルあたりのシン
ボルサンプル値の数を大きく設定する必要があるので、
この演算の演算量は著しく大きくなり、ＦＩＲディジタ
ルフィルタの小型化および製造コスト削減を妨げる。と
くに、この発明のモデムを採用する基地局および加入者
局の小型化および低廉化の阻害要因となる。したがっ
て、この発明におけるＦＩＲフィルタ１２は上記演算を
ごく単純な回路で等価的に達成できるように構成してあ
る。すなわち、有限シンボル長演算に基づくＦＩＲフィ
ルタの近似的線型性を利用し、上記６シンボル長を前半
分と後半分の二つの部分に分けて演算 Ｘｉｈｊ＋Ｘｉ−３ｈｋ ・・・・・・（式ｂ） を繰り返すことによって等価的に前記式（ａ）の出力を
得るように構成してある。図３を参照すると、このＦＩ
Ｒフィルタ１２は互いに直列に配置した第１および第２
の３段並列４ビットシフトレジスタ８２および８３と、
並列４ビットでシンボル長Ｔのシンボルの系列をライン
８０経由で一対の並列４個組固定接点の一方に受け並列
４個組可動接点を第１のシフトレジスタ８２の第１段に
接続した第１のスイッチ８７と、シフトレジスタ８２の
最終段すなわち第３段の出力を並列４個組固定接点の一
方に受け並列４個組可動接点を第２のシフトレジスタ８
３の第１段に接続した第２のスイッチ８８と、上記固定
フィルタ係数を予め格納し後述のシンボルサンプル値と
それらフィルタ係数との乗算結果を出力するＲＯＭ８１
と、シフトレジスタ８２および８３の各々の三つのレジ
スタ段の各々の四つの並列出力を二つは直接に残りの二
つは後述のＩ／Ｑ成分切換スイッチ経由でＲＯＭ８１の
入力に導く並列出力線組と、タイミング信号および制御
信号発生装置３８（図１Ａ）からのタイミング信号をラ
イン８４経由で受けてＲＯＭ８１に予め格納ずみの前記
フィルタ係数を後述のタイミングで読み出しシフトレジ
スタ８２および８３からのシンボル値との乗算を可能に
するアドレスカウンタ８５とを備える。第１および第２
のスイッチ８７および８８の可動接点はライン８６経由
で供給される周期Ｔのシフトレジスタ駆動パルスにより
周期Ｔごとに図の上側固定接点に連動式に駆動され、そ
れによって周期および時間幅Ｔの入力シンボルを１シン
ボルずつシフトレジスタ８２に格納するとともに、既格
納シンボルを図３に向かって右に（ただし、シフトレジ
スタ８２の最終段からはシフトレジスタ８３の第１段
へ）シフトさせる。このようにしてシフトレジスタ８２
および８３のレジスタ段にそれぞれ格納された６個のシ
ンボルはそれらレジスタ段に期間Ｔにわたりそれぞれ留
まり、次の入来シンボルにより図面に向かって右に１段
それぞれシフトし１シンボルずつ更新されていく。一
方、シフトレジスタ８２の三つのレジスタ段の各々の上
記並列出力線組は、上述のとおり、ＲＯＭ８１の入力側
の三つの入力端子組にそれぞれ接続されており、ＲＯＭ
８１はこれら入力端子組を組単位で走査（すなわちサン
プリング）して、ＲＯＭ８１内部にシンボルサンプル値
を次々に取り込むことができる。同様に、シフトレジス
タ８３の三つのレジスタ段の各々の並列出力線組もＲＯ
Ｍ８１の入力側の上記とは別の三つの入力端子組にそれ
ぞれ接続されており、ＲＯＭ８１はこれら入力端子組を
組単位で走査してＲＯＭ８１内部にシンボルサンプル値
を順次取り込むことができる。図３は図示の簡略化のた
めにシフトレジスタ８２および８３の各々の最終段とＲ
ＯＭ８１との間の並列出力線組のみを示している。ライ
ン８０から上述のとおりシフトレジスタ８２に取り込ま
れるシンボル系列のシンボルの各々はＤＰＳＫ変換ＲＯ
Ｍ１０においてＧｒａｙ符号化されている。すなわち、
ＤＰＳＫ変換ＲＯＭ１０の出力シンボル系列は隣接コー
ド間のＨａｍｍｉｎｇ距離を１ビットに保ってあり、こ
れによって、周知の通り、シンボル伝送に誤りがあった
場合でもその誤りを１ビットに抑えることができる。図
２を参照すると、上記Ｇｒａｙ符号化における１６レベ
ルＤＰＳＫの位相角度と４ビットコードワードとの対応
関係が、同相（Ｉ）成分軸Ｉと直交位相（Ｑ）成分軸Ｑ
との区画するＩＱ平面に示してある。このＩＱ平面にお
いて、Ｑで示した位相角度はＱＰＳＫでＤＰＳＫシンボ
ルがとりうる位相、Ｂで示した位相角度はＢＰＳＫシン
ボルがとりうる位相である。Ｇｒａｙ符号化において
は、Ｑ軸を対称軸としてこの軸の両側の互いに対称の位
置にある一対の点（１）および（１’）は同じＱ座標値
Ｑ１を有する。同様に、Ｉ軸を対称軸としてその軸の両
側の互いに対称の位置にある一対の点（１’）および
（２’）は同じＩ座標値Ｉ２を有する。上記の点（１）
および（１’）にそれぞれ対応するコード値０００１お
よび０１０１は最上位から２番目の第２位ビット以外は
互いに等しい。したがって、点（１）または（１’）の
Ｑ座標値だけを演算の対象とする場合は上記第２位ビッ
トを無視してほかの３ビットを取り出せばよい。同様
に、点（１’）および（２’）にそれぞれ対応するコー
ド値０１０１および１１０１は最上位ビット以外は互い
に等しい。したがって点（１’）または（２’）のＩ座
標値だけを演算の対象にする場合は最上位ビットを無視
してほかの３ビットを取り出せばよい。Ｇｒａｙ符号の
この性質を利用してこの実施例は上記演算を簡略化する
とともに、Ｉ成分／Ｑ成分の同一チャンネル演算を達成
する。すなわち、シフトレジスタ８２および８３の各々
の三つのレジスタ段の出力をＲＯＭ８１に導く上記並列
出力線組の各々は、図３においてシフトレジスタ８２お
よび８３の各々とＲＯＭ８１との間の並列出力線組に示
すとおり、上記第２位ビットおよび最上位ビット対応の
出力線を選択するＩ／Ｑ切換スイッチを含み、可動接点
が図３に図示の位置にあるときＱ座標値をＲＯＭ８１に
取り込み、可動接点が図の下側の固定接点に切り換えら
れた状態でＩ座標値をＲＯＭ８１に取り込む（なお、下
位２ビット対応の二つの出力線は直接にＲＯＭ８１に接
続されている）。これらＩ／Ｑ切換スイッチは後述のカ
ウンタ８５の６本の出力線の図に向かっ右端の出力線Ｉ
Ｑからのタイミングパルスに応答して切り換えられる。
ＲＯＭ８１の読出しおよびそれと同期した上記シフトレ
ジスタ８２および８３の出力線組の走査によるシンボル
サンプル値取込みはアドレスカウンタ８５の５ビット出
力、すなわちＲＯＭ８１内の２５（＜３２）の互いに異
なるアドレスを定義できるアドレス出力による制御の下
に行われる。すなわち、図４に示すとおり、第１のシフ
トレジスタ８２に格納中の３個のシンボルと第２のシフ
トレジスタ８３に格納中の３個のシンボルとが期間Ｔに
わたり６個のレジスタ段にそれぞれ留まっている間に、
ＲＯＭ８１によるこれらシフトレジスタ出力線組の上記
走査はパルス幅１／２５Ｔのサンプリングパルスで、図
４のｈ０（シフトレジスタ８３についてはｈ２５、以下
同じ）、ｈ１７（ｈ４２）、ｈ９（ｈ３４）、ｈ１（ｈ
２６）、ｈ１８（ｈ４３）、ｈ１０（ｈ３５）、・・・
・ｈ２４（ｈ４９）、ｈ１６（ｈ４１）、ｈ
８（ｈ３３）、・・・のタイミングと順序で行われ、そ
の走査、すなわちサンプリングと同期してＲＯＭ８１か
ら予め格納済みの対応フィルタ係数（図４のｈ０、
ｈ１、・・・ｈ４９はそれらフィルタ係数のアナログ対
応値の概略的表示である）を読み出す。すなわち、シフ
トレジスタ８２および８３の各々の第１段、第２段およ
び最終段に期間Ｔにわたりそれぞれ格納されている三つ
のシンボルは、図４に示すとおり、これら二つのレジス
タ８２および８３の間で同期関係を保ってＲＯＭ８１に
サンプリングされ、このサンプリングと同期して、ＲＯ
Ｍ８１に予め格納済みのフィルタ係数の読み出しが行わ
れ両者の乗算が行われる。ＲＯＭ８１による上記３個ず
つのシフトレジスタ格納シンボル値のサンプリング（上
述のとおりサンプリングパルス幅は１／２５Ｔ）は実際
には前半（幅１／５０Ｔ）と後半（幅１／５０Ｔ）から
なり、前半にはＩ成分値、後半にはＱ成分値対応のフィ
ルタ係数がＲＯＭ８１内で読み出されそれぞれ対応の時
間幅のシンボルサンプル値と乗算される。上記前半およ
び後半対応のＩ／Ｑ切換は上記アドレスカウンタ８５の
右端の出力パルスＩＱによって行う。すなわち、シフト
レジスタ８２および８３の出力の上記Ｉ／Ｑ切換スイッ
チの切換動作と同期して上記サンプリングのＩ／Ｑ切換
を行う。上述のとおり、シフトレジスタ８２および８３
の６個のレジスタ段からＲＯＭ８１へのシンボルサンプ
ル値のＲＯＭ８１への取り込みおよびこれと同期したＲ
ＯＭ８１内の対応フィルタ係数の読み出し並びに乗算
は、シンボル６個ずつを二つのシフトレジスタ８２およ
び８３に分割した形でこれらシフトレジスタ間の同期関
係を保って周期１／５０Ｔで行う。すなわち、シフトレ
ジスタ８２の一つのレジスタ段からの並列３ビットシン
ボルサンプル値と読み出された対応フィルタ係数との乗
算、およびシフトレジスタ８３の対応レジスタ段からの
並列３ビットシンボルサンプル値と読み出された対応フ
ィルタ係数との上記乗算と同期した乗算は１／５０Ｔ周
期で並行して行われ、したがって、上記式（ｂ）の二つ
の乗算をシフトレジスタ８２および８３の一対の対応レ
ジスタ段とＲＯＭ８１との組合せにより達成できる。式
（ｂ）の二つの乗算が同時に行われ、それら乗算結果の
和、すなわち式（ｂ）の演算結果を表す出力が並列１０
ビットのディジタルデータの形でＲＯＭ８１から出力さ
れる。この演算結果は式（ｂ）の乗算２項を含むにすぎ
ないが、シフトレジスタ８２および８３は３対のレジス
タ段を備えるのでこれら３対のレジスタ段中のシンボル
値の上記サンプリングの一巡ごとに乗算６項が式（ｂ）
により得られ、ＦＩＲフィルタの有限シンボル長演算に
基づく近似的線型性により、等価的に式（ａ）の演算が
達成できる。なお、上述のとおり、この演算結果、すな
わちＲＯＭ８１の出力である並列１０ビットディジタル
データの繰り返し周波数は８００ＫＨｚ（１６ＫＨｚ×
５０）である。このＦＩＲフィルタ１２からのディジタ
ル出力、すなわちＲＯＭ８１からの上記ディジタルデー
タ列はＤ／Ａ１３においてアナログ信号に変換される。
上記ディジタルデータ列はＲＯＭ８１における上記演
算、すなわちＩ成分およびＱ成分と各対応フィルタ係数
との幅１／５０Ｔごとの乗算およびそれら乗算結果の加
算によりＩ成分データおよびＱ成分データを等長時間ず
つ交互に含む。このＤ／Ａ１３からの出力信号はその中
心周波数が２００ＫＨｚにありその帯域幅は約３２ＫＨ
ｚである。この信号は混合処理前にｎｘ１３３ＫＨｚの
混合成分を除去するために、帯域フィルタ１４、すなわ
ち２００ＫＨｚのスペクトルを極度に小さい通過帯域減
衰（減衰リップルは０．１ｄＢ以下）および群遅延変化
（１．５マイクロ秒以下）で通過させる帯域フィルタ１
４によって帯域濾波される。上記Ｄ／Ａ１３からの２０
０ＫＨｚの出力とＩＦ周波数２０ＭＨｚとを乗算するこ
とにより、ミキサ１５は上記交互に含まれるＩ成分およ
びＱ成分をＩＦ周波数２０ＭＨｚの変調出力に含める。
このようにして、２０ＭＨｚ ＩＦ信号に対してＩ成分
およびＱ成分を互いに共通の経路経由で変調信号成分と
する。したがって後述の復調部にあるようなＤ／Ａから
のＩ／Ｑサンプルに乗算するための個別のＳＩＮ（Ｉ
Ｆ）／ＣＯＳ（ＩＦ）発生回路を必要としない。これは
さらにベースバンドからミキサ１５の出力へかけてのミ
キサ１５内におけるアイソレーションを不要にする。な
お、送信電力を伴わないシンボルを表すためにＮＵＬＬ
シンボルをＦＩＲフィルタ１２に注入することができ
る。これらのシンボルは調整モードにおいて「インパル
ス」をＦＩＲフィルタ１２に入力するのに使用される。
これらのＮＵＬＬは無線制御チャンネル（ＲＣＣ）で必
要なＡＭ ＨＯＬＥＳおよびガードバンドを出力するた
めにも用いられる。バッファ減衰装置４７は、タイミン
グ信号および制御信号発生器３８からのライン９４の２
０．００ＭＨｚの中間周波数において差動的にＥＣＬレ
ベル信号を受け取り、この信号をミキサ１５へのライン
９５に供給される局部発振信号としての３５０ｍＶピー
ク・ピーク値信号に変換する。別の電圧分圧器（図示せ
ず）がミキサ１５に対する＋７．５ＶＤＣバイアスを供
給する。ミキサ１５はＭＣ １４９６アクティブ・ミキ
サである。このミキサはライン９１からのＩ成分および
Ｑ成分波形を２０．２０ＭＨｚのＩＦ信号、すなわち他
の全てのミキサ出力とともにライン９２に供給されるＩ
Ｆ信号に周波数変換する。３次相互変調積は４０ｄＢ以
上の減衰を受ける。ミキサ１５は搬送波入力ポートに関
してはハイ・レベルで動作し、変調信号入力ポートに関
してはロウ・レベルで動作する。これにより搬送波二重
差動増幅器の飽和スイッチング動作および変調差動増幅
器の線型動作をもたらす。２０．００ＭＨｚの搬送波は
ＲＦＵ内の２０．２０ＭＨｚのクリスタル・フィルタに
よって除去されるので、搬送波無電力出力ＮＵＬＬは生
じない。電流源は２ｍＡの電流を供給するように設定さ
れている。４７０オームのエミッタ縮退抵抗器（図示せ
ず）が変調信号入力を１ボルト・ピークの線型動作範囲
に維持するため設けられている。ＲＦ増幅器１６は、ミ
キサ同調回路とＲＦユニットとの干渉を避けるとともに
５０オームの出力インピーダンスをもたらすためにエミ
ッタ・フォロワ・バッファを有する。浮遊静電容量、装
置出力静電容量、およびミキサ入力を弱めるエミッタ・
フォロワの静電容量の悪影響を除去するため、最大利得
に同調可能な並列同調回路をミキサ出力に使用してあ
る。モデムの出力において５０オームで−１０ｄＢが必
要であるので、ミキサの総合利得は１０ｄＢでなければ
ならない。ミキサ出力タンク回路には可変インダクタで
はなく固定インダクタを使用することができる。ＲＦ増
幅器１６はミキサ１５の出力からのライン９２の信号を
増幅し、増幅された信号をＩＦ−ＴＸライン７６を通し
てＲＦＵに供給する。休止モードの間は、基地局モデム
の変調部は、ＣＣＵによって与えられる休止パターンを
転送する。加入者局においては、モデムは半二重伝送を
行うので、加入者局自身が送信中であるスロット期間を
除き全てのスロット期間中、ＣＣＵはモデムを受信モー
ドに設定する。これによって、加入者局モデムの復調部
はＡＧＣの監視が可能になり、基地局からのバースト信
号による不意打ちを受けないようにする。休止モード
は、全てのスロットでなく少なくとも１つのスロットが
使用されている周波数が存在する場合に使用される。空
きスロットは休止パターンで充填される。周波数が全然
変換されない場合は、変調部は不使用状態となる。モデ
ムの復調部を参照すると、ミキサ２１はＩＦ−ＲＸライ
ン５８にＲＦＵから受信された２０．００ＭＨｚ−３０
ｄＢの信号に対して５０オームの入力インピーダンスを
呈する。ミキサ２１の基本的機能はＲＦＵからのＩＦ信
号をベースバンドにダウンコンバートするとともに３０
〜３５ｄＢだけ増幅することである。定常信号が２０．
００ＭＨｚでライン２２に供給されている。ライン２２
のこの定常信号は、ＣＯＳ／ＳＩＮ ＩＦ発生器４３か
らの時間多重化されたＳＩＮ／ＣＯＳ／−ＳＩＮ／−Ｃ
ＯＳ信号である。モデルＭＣ １４９６アクティブ・ミ
キサ２１は、ライン２２への局部発信器入力信号をハイ
・レベルにし、ライン５８への被変調信号をロウ・レベ
ルにして使用している。ベースバンドのライン９７のミ
キサ出力は、差動増幅器である増幅器２０に差動的にＡ
Ｃ結合されている。ミキサ２１からの容量結合と差動増
幅器２０の入力抵抗器とによって高域フィルタが形成さ
れ、この高域フィルタの遮断周波数は約１Ｈｚである。
バッファ装置４８はＥＣＬレベル２０．００ＭＨｚ発生
器４３とミキサ２１との間のインタフェースを形成す
る。バッファ装置４８は搬送波入力を飽和スイッチング
に引き込むための３５０ｍＶピーク・ピーク値信号をも
たらすとともにこの入力に対し＋７．５ＶＤＣのバイア
スを付与する。ＩＦ ＳＩＮ／ＣＯＳ発生器４３は図５
に示してある。この発生器４３は、タイミング信号およ
び制御信号発生器３８からのライン９８の４ＩＦタイミ
ング信号に応答して被追跡ＩＦ周波数の４倍で動作する
ＥＣＬ部品を有している。図５を参照すると、２つのフ
リップ・フロップ９９、１００は４分周カウンタとして
作用し、その出力の各々は互いに９０度位相がずれてい
る。４Ｘ１マルチプレクサ（ＭＵＸ）１０１はＳＩＮ、
ＣＯＳ、−ＳＩＮ、−ＣＯＳ出力の切換を行う。ＭＵＸ
１０１の出力はもう一つのＤフリップフロップ１０２に
よって再クロックされミキサ２１へのライン１０３に出
力される。この回路は前記４つの成分間に正確に９０度
の位相シフトをもたらす。この単一の時間多重化したチ
ャンネルはＩおよびＱ成分を正確に等しい利得で入力す
ることを確実にしている。復調部のタイミング図は図６
に示してある。モデムはＣＣＵにシンボル当たり４個の
データ・ビットと１６ＫＨｚシンボル・クロックとを送
る。アドレス・ラインおよび８ビットバスは前記二つの
装置間の状態／制御入替えを行う。増幅器２０はミキサ
からの差動出力を受け入れ、これを約２５ｄＢ増幅す
る。増幅器２０はＡＣ結合の±１０ボルト・ピーク・ピ
ーク値信号をほとんど歪の無い状態でＡ／Ｄコンバータ
１９に供給する。ＴＲＷ１２ビットＡ／Ｄコンバータで
あるＡ／Ｄ１９は差動増幅器２０からのベースバンド・
スペクトルをマイクロプロセッサ１７による処理のため
ディジタル・データに変換する。サンプル速度は１シン
ボルにつき４回である（６４ＫＨｚ）。通常動作中は、
ディジタル処理はＴＭＳ ３２０マイクロプロセッサ１
７によって行われる。マイクロプロセッサ１７は、４Ｋ
ＲＯＭ４６の構成する４Ｋバイト・メモリを用いて２０
ＭＨｚで作動する。ポート・アドレス・ピンは、復調部
とＣＣＵまたは特殊ダイバシティ・コンバイナ回路との
間のＩ／Ｏレジスタにアドレスするために使われる。マ
イクロプロセッサ１７は、６４ＫＨｚのサンプリング速
度でミキサ２１からのＩ／Ｑデータを受ける。このＩ／
Ｑデータは、変調部における処理と同様に一つの周波数
チャンネルに時間多重化されている。マイクロプロセッ
サ１７は波形の濾波処理および復調処理を行う。マイク
ロプロセッサ１７は次に、受信したシンボルをバス１０
４によりデータ・ラッチ３７に出力し、このデータ・ラ
ッチ３７は１６ＫＨｚの速度でライン６３のＲＸ ＣＬ
Ｋ信号のパルスとともにＲＸＤＡＴＡライン６４経由で
ＣＣＵに対してこのシンボルを送る。受信機の状態は状
態レジスタ２４に格納され、Ｉ／Ｑサンプルはレジスタ
２９およびＱレジスタ３０に格納される。ＣＣＵは、Ｉ
／Ｑサンプルが外部ダイバシティ・コンバイナ回路に必
要な場合は状態を読み取ることになる。制御／状態イン
タフェースおよびその機能について次に述べる。基地局
モデムの操作は固定ＲＦ周波数に割り当てられている。
基地局における通信は全二重化伝送である。したがって
モデムの変調部および復調部は同時に動作している。モ
デムも制御周波数チャンネルに割り当てられている場合
は、そのモデムは、割当て制御スロット期間中にＲＣＣ
形式の情報の送受信を行うのみである。基地局において
は、ＳＴＩＭＵ４９にあるＯＣＸＯは固定されてシステ
ムのマスタ・クロックとして作動する。したがって、受
信に際しての周波数のずれは発生しない。基地局モデム
からの全ての送信はライン６０および６２のマスタＴＸ
ＣＬＫ（１６ＫＨｚ）信号によってタイミングがとら
れている。基地局モデム内の微小遅延発生器４０は、基
地局ＣＣＵに、ライン６０のマスタＴＸ ＣＬＫとの間
のシンボル時間端数部分を生ずる。この情報は次に、加
入者局の信号が基地局で全ての他のスロットに同期して
受信されるように加入者局からの送信に遅れを与えるた
めに、無線制御チャンネル経由で加入者装置に送出され
る。加入者局モデムにおけるすべての動作は、受信した
伝送内容からタイミング信号および制御信号発生器３８
によって回復された受信クロック（ＲＸ ＣＬＫ）信号
から抽出される。この信号は加入者局のマスタ・クロッ
クとして作用する。送信クロック遅延回路３９からＣＣ
Ｕへのライン６２のＴＸ ＣＬＫ信号は、基地局におけ
るようなマスタ・クロックではない。この信号はライン
６３のＲＸＣＬＫ信号から抽出される送信クロック遅延
回路３９により遅延を受ける。このような遅延の持続時
間は、加入者局のＣＣＵ、微小遅延（ＳＵＢ）レジスタ
２８によって供給され、このレジスタ２８から送信クロ
ック遅延回路３９によって読み出される。加入者局のＣ
ＣＵはこの遅延を無線制御チャンネルを経て基地局のＣ
ＣＵから受ける。この遅延は基地局と加入者局との間の
距離によって定まる。加入者局のＣＣＵはこの微小時間
情報をＭＯＤ ＢＵＳ５０を通してモデムの微小遅延
（ＳＵＢ）レジスタ２８に供給する。モデム自体はこの
微小遅延を送信クロック遅延回路３９経由で取り込む。
ＣＣＵは正確なシンボル数だけ遅延を受けているモデム
にライン５６のＴＸ ＳＯＳ信号を挿入することによっ
て整数シンボル遅延の処理を行う。この処理によって、
互いに異なる距離にあるすべての加入者局から基地局へ
の着信信号を同期整合させる。モデム・システム内には
多くの遅延源が存在し、システムのタイミングに著しい
影響を及ぼす。これらの遅延源としては、アナログ・フ
ィルタ遅延、伝搬遅延、ＦＩＲフィルタ１２の処理遅延
等が含まれる。これらの遅延はＴＸとＲＸのフレームを
相互にスキューさせるもので、綿密な考慮を払わなけれ
ばならない。変調部から復調部への遅延経路をその推定
遅延値を付して次に示す。 Ｔｔａ： ＴＸアナログ遅延。約０．５５Ｔ Ｔｔｒ： ＲＦユニット内のＴＸとＲＸとの間の伝送遅
延。約１．９Ｔ Ｔｄ： 伝搬遅延。最大１．２Ｔ（片道） Ｔｒａ： ＲＸアナログ遅延。約５．７７Ｔ Ｔｈ： Ａ／Ｄ変換前のＲＸアナログ濾波出力のサン
プリング中の時間。約０．０３Ｔ Ｔｃ： Ａ／Ｄ変換時間。約０．２２Ｔ Ｔｆ１、Ｔｆ２： ＲＸ ＦＩＲ“ウィンドウ”。時刻
ｔ＝０におけるピークを受信するため、フィルタはｔ＝
−Ｔｆ１においてサンプリング処理を開始し、Ｔｆ
１（約３．５Ｔ）、Ｔｆ２（約３．２５Ｔ）まで持続し
なければならない。 Ｔｏ： “ピーク”とＴＭＳ出力との間の処理遅延。約
４．５Ｔ Ｔｗ： ＴＸ波形の長さ６Ｔ Ｔｃｒｔ： ＲＸとＴＸ（加入者）との間の補償遅延、
最遠加入者局に対して最小、最近接加入者局に対して最
大。 ＳＢｎ： 最近接加入者局。 ＳＢｆ： 最遠加入者局。 基地局内のＴＸ ＳＯＳと基地局における最初の受信ア
ナログ・シンボル・“ピーク”との間の遅延時間は＋
７．４シンボルである。したがってＴＸスロットとＲＸ
スロットとの間にはスキューが存在する。入来位相を正
しく復号するためには、モデムは“ピーク”の到着より
も約３．５シンボル長だけ前にサンプリング処理を開始
しなければならない。したがって、ＴＸ ＳＯＳとＲＸ
サンプリングの開始点との間のスキューは約４シンボル
の長さになる。基地局においては、ＲＸスロットの開始
はＴＸスロットの開始後約４Ｔの時点で起こる。受信さ
れる最初の“ピーク”を検出するための最初のアナログ
・サンプルの取込み時点をＲＸスロットの開始点と定義
している。最遠加入者局のモデムは、基地局のモデムの
ＲＸスロットの開始４Ｔ前にそのＴＸスロットを開始す
る。他の加入者局はそのＴＸスロットの開始を遅延させ
ることができる。加入者ＲＦ電話システム全体について
みると、距離に起因する往復送信遅延は０〜３シンボル
長の範囲のいろいろの値で発生する。したがって、基地
局における受信通話を同期状態にするため、加入者局は
その送信クロックを抽出受信クロック（ＲＸ ＣＬＫ）
に対して０〜３シンボル時間シフトすることが可能でな
ければならない。時間遅延は基地局において計算され、
制御チャンネルによって送出され、ＣＣＵによって解読
される。ＣＣＵはＴＸ ＣＬＫを遅延させるため微小遅
延定数を加入者局のモデムに付与する。微小遅延は微小
遅延（ＳＵＢ）レジスタ２８に書き込まれる８ビットの
値である。整数シンボル遅延はＣＣＵによって制御され
る。ライン５６のストローブＴＸＳＯＳ信号は、基地局
から受信された距離値にしたがって０、１、または２シ
ンボル長だけ遅延して発生する。どのスロットを受信す
るときも、モデムはスロットの捕捉によって周波数同期
化を実施し、追跡を続ける。加入者局においては、ＶＣ
ＸＯはＶＣＸＯインタフェース４１内のＤ／Ａ経由でマ
イクロプロセッサ１７の直接制御下にある。マイクロプ
ロセッサ１７の周波数捕捉および追跡アルゴリズムは、
同期を維持するために必要なＶＣＸＯの変更を計算す
る。どのスロットを受信するときも、マイクロプロセッ
サ１７は被受信データ・ストリームのビット同期パター
ンについてビット同期化を実施する。アルゴリズムはビ
ット追跡ループを成す。マイクロプロセッサ１７は８０
ＭＨｚ ＶＣＸＯまたはＯＣＸＯの可変周波数分周器に
対して制御力を有する（制御スロット復調時のみ）。ビ
ット追跡ループ内部において、マイクロプロセッサ１７
はビット同期化を達成するために周波数分周を変更す
る。音声チャンネルの受信時は分周値は１６ＫＨｚの
０．１％のステップ・サイズを有するが、制御スロット
時は分周値は＋／−５０％ほどまで大きく変化させるこ
とができる。フレーム同期化は、基地局と加入者局とで
は互いに完全に異なる方法で処理される。基地局におい
ては、マスタＳＯＭＦ（モデム・フレームの開始）信号
がモデムを経由してＣＣＵへのライン６１に転送され
る。これは基地局からのすべての送信に使用されるマス
タＳＯＭＦ信号である。この信号およびライン６０のマ
スタ・システム・シンボル・クロック信号（１６ＫＨ
ｚ）から、ＣＣＵはすべてのスロットおよびフレーム・
タイミングを導き出すことができる。初期捕捉の間、加
入者局においては、マイクロプロセッサ１７はＲＣＣ中
のＡＭ ＨＯＬＥを探索する。ＡＭ ＨＯＬＥが検出さ
れると、マイクロプロセッサ１７は２、３のフレームに
ついてＡＭ ＨＯＬＥをカウントし、タイミング信号お
よび制御信号発生器３８にＡＭ ＳＴＲＯＢＥ／マーカ
をＡＭ ＨＯＬＥのフレーム位置でＣＣＵへのライン６
５に供給させる。ＣＣＵはこのストローブ・マーカを使
用し、正確なフレーム同期を得るためにＣＣＵソフトウ
ェアによって変更可能な初期フレーム・マーカ・カウン
タをセット・アップする（ウィンドウイング）。これは
また、ＡＭ ＨＯＬＥが検出されかつＲＣＣが捕捉され
たことを表す。スロット同期化はＣＣＵの制御下にあ
る。ライン５６の信号ＴＸ ＳＯＳおよびライン５７の
信号ＲＸ ＳＯＳは、スロットの送信または受信を開始
するためのタイミング信号および制御信号発生器３８へ
のコマンドである。これらの信号は、ライン６２のＴＸ
ＣＬＫ信号にそれぞれ同期している。モデムの復調部
は、制御ワード・レジスタ３１のＲＸ制御ワードのビッ
ト７にしたがってオフライン・モードまたはオンライン
・モードのいずれかで動作する。復調部を一方のモード
から他方のモードに切り換えるには、ＣＣＵはＭＯＤＲ
ＥＳＥＴを送出し、ＭＯＤ ＢＵＳ ５０を経由してＲ
Ｘワード・レジスタ３１に所要コマンドを書込み、次に
ＨＯＤ ＲＥＳＥＴ信号を無効化する。オフライン・モ
ードにおいては、マイクロプロセッサの外部メモリはＲ
ＯＭ４５からの２Ｋワード、ＲＡＭ４４からの２Ｋワー
ドで構成される。ＣＣＵは、モデムが自己試験および調
整ルーチンを実行するように、モデムの非送信または非
受信時に、モデムにこの信号を立上げ後および各所定時
間数ごとに入力するようにコマンドを発する。自己試験
ルーチンは、ＲＯＭ４５，４６，内部ＲＡＭおよび外部
ＲＡＭ４４、およびＣＣＵへのインタフェースを試験す
る。このルーチンは、試験結果を状態レジスタ２４を通
してＣＣＵに送出する。調整ルーチンは、復調部に調整
信号を送出することとマイクロプロセッサ１７に包含さ
れているＦＩＲフィルタの係数を計算することとを含
む。このルーチンは、モデムの非データ送信時または非
データ受信時に、各所定の長さの時間ごとにオフライン
で実施される。オンライン・モードにおいては、モデム
は制御ワード・レジスタ３１のＲＸ部制御ワードにした
がって、制御チャンネルまたは音声スロットのいずれか
から信号を受信する。オンライン・ソフトウェアは以下
のルーチンを実行する。初期化ルーチンは、立上げ時ま
たはリセット信号の受信後、マイクロプロセッサ１７に
よって実施される。このルーチンはレジスタ３１の制御
ワードを読取り、この制御ワードにしたがって他のルー
チンの呼出しを行う。このルーチンは、ＣＣＵがモデム
に対しライン５４にＭＯＤ ＲＥＳＥＴ信号を、かつオ
ンライン・モード入力のため制御レジスタ３１に対して
ＭＯＤ ＢＵＳ ５０によりコマンドを送出したときに
起動される。このルーチンは、オンラインＰＲＯＭにつ
いてのチェックサム試験を実行し、パラメータを初期化
し、制御ワード・レジスタ３１を読取り、そして適切な
ルーチンに分岐する。周波数捕捉ルーチンは、加入者局
ＶＣＸＯ周波数を基地局のクリスタル周波数に同期させ
るように、制御チャンネル受信時に、加入者局のモデム
のみで実行される。送信、受信、およびＩＦ周波数は加
入者局のＶＣＸＯまたは基地局のＯＣＸＯから抽出され
るので、このルーチンはすべての周波数を同期状態す
る。このルーチンは加入者局のモデムにおいてのみ使用
される。このルーチンは復調部が制御チャンネル周波数
に設定されている場合にＣＣＵからのコマンドにより起
動される。このルーチンの機能は、ＶＣＸＯ周波数を基
地局のＯＣＸＯの周波数に同期させることにある。この
同期処理は、基地局からの送信が行われていない短時間
のＡＭ ＨＯＬＥを先ず探索することに始まる。この探
索後、基地局は未変調搬送波信号を送信する。この波形
を受信すると、ＩＦミクサの出力はＶＣＸＯと基地局の
クリスタル発振器の周波数との差に比例する周波数を有
する別の正弦波波形となる。モデム・ソフトウェアはあ
る時間間隔でＩおよびＱチャンネルをサンプルし、フェ
ーズ・ロック・ループ機能を行う、すなわち、各時間間
隔に対する位相の変化を判定し、この位相変化を低域フ
ィルタに導き、これを修正ワードとしてＶＣＸＯに送出
する。モデムは、この位相変化があるレベル以下になっ
たとき、周波数の捕捉が達成さたと判断する。ＡＭ Ｈ
ＯＬＥがある時間内に検出されない場合は、モデムはＣ
ＣＵにエラー・メッセージを送出し受信機が制御チャン
ネルに同調していないことを示す。このルーチンは初期
化ルーチンによって呼出され、状態レジスタ２４からＣ
ＣＵへ状態ワード、すなわち周波数捕捉が達成されたか
否かを示す状態ワードを送出する。初期化ルーチンによ
って呼出しを受けた場合、周波数捕捉ルーチンはＡＭ
ＨＯＬＥ探索のためＩおよびＱチャンネルをサンプル
し、同時にＡＧＣループの形成を行う。所定のサンプル
数の期間内にＡＭ ＨＯＬＥが検出されない場合は、こ
のルーチンはこの情報を状態レジスタ２４経由でＣＣＵ
に伝達する。ＣＣＵは別の可能性のあるＲＣＣ周波数に
切換え、周波数捕捉ルーチンを再起動する。ＡＭ ＨＯ
ＬＥの検出後、このルーチンは未変調搬送波の送信期間
中フェーズ・ロック・ループを提供する。このループに
おいて、ＩサンプルおよびＱサンプルが抽出され、サン
プル出力信号の位相角が計算される。計算された位相角
は直前の位相角から減算され、減算結果は低域濾波さ
れ、制御ワードとしてＶＣＸＯに送出される。信号の振
幅を使用してループ期間中にＡＧＣも計算される。指定
された持続時間の終わりに位相のずれが所定の量以下で
ある場合はモデムは状態レジスタ２４に“１”を設定
し、位相のずれがこの量より依然として大である場合は
状態レジスタ２４に“２”を設定する。後者の場合、周
波数捕捉ルーチンは１スロット以上にわたり再起動可能
である。ビット同期化ルーチンは、ＲＣＣの受信時およ
び周波数捕捉ルーチンの完了後、加入者局モデムと基地
局モデムの両者で実行できる。加入者局モデムでは、そ
の出力は１６ＫＨｚシンボル・クロックを基地局の送信
への同期のために使用する。基地局のモデムにおいて
は、上記出力は基地局のモデム・クロックとの同期性を
得るために加入者局送信に組み入れられるべき微小遅延
を決定するために使用される。スロット受信ルーチン
は、モデムがデータ受信可能状態になったとき、すなわ
ち周波数同期およびビット同期が達成された後に呼出さ
れる。このルーチンの主要機能は、（ａ）シンボル受信
ルーチン（後述）のためのパラメータの初期化、（ｂ）
最初のシンボルがサンプルされたときのシンボル受信ル
ーチンの起動、および（ｃ）スロットのすべてのシンボ
ルの受信後のリンク品質その他の情報の判定、である。
このルーチンは、各受信スロットの開始時に初期化ルー
チンによって呼出される。このルーチンの主要機能は、
シンポル受信ルーチンのためのパラメータを初期化する
ことである。このタスクの完了後、このルーチンはスロ
ット中の最初のシンボルのすべてのサンプルがＦＩＦＯ
スタック１８に記録されるまで待ち、その後シンボル受
信ルーチンに分岐する。このルーチンの処理タスクは下
記のとおりである。 １．制御ワード・レジスタ３１から変調レベルＭＬを読
取ること、ここにＭＬの値は２、４、または１６であり
得る。 ２．下記の式で与えられる半シンボル値を計算するこ
と。 ３．復調された位目からＬＳＢを切り捨てるために使用
するＭＡＳＫを計算すること。ＭＡＳＫはＭＬおよび復
調された位相を表すために使用されるビット数に依存す
る、すなわち２ｎが２２．５度の位相角を表すとする
と、 ＭＡＳＫ＝８×２ｎ （ＭＬ＝２の場合） ＝１２×２ｎ （ＭＬ＝４の場合） ＝１５×２ｎ （ＭＬ＝１６の場合） ４．ＡＧＣレジスタ２６からこのスロットに対する直前
のＡＧＣを読取り、これを送出すること（基地局の場合
のみ）。 ５．最初のシンボルに対するサンプリングの終了まで待
ち、その後シンボル受信ルーチンに分岐すること。およ
び ６．前記スロットのすべてのシンボル受信後、リンク品
質レジスタ２５からＣＣＵに送出すること。シンボル受
信ルーチンは、データ受信時にシンボル周期ごとに一度
起動され、その機能は、（ａ）シンボルについてＩおよ
びＱサンプルを読取ること、（ｂ）このＩおよびＱサン
プルを濾波すること、（ｃ）送信シンボルを判定しこれ
をＣＣＵに送出すること、（ｄ）ＶＣＸＯを入来信号に
同期させるためフェーズ・ロック・ループを実行するこ
と、（ｅ）ビット追跡アルゴリズムを実行すること、
（ｆ）ＡＧＣを計算すること、および（ｇ）リンク品質
計算のための情報を累算することである。このルーチン
は、１つのシンボルからの４つのサンプル値がすべて外
部ＦＩＦＯスタック１８に記憶されたときにシンボルご
とに一度起動される。このルーチンはこのサンプル値を
メモリに読込み、これを処理して送信シンボルを判定す
る。また、信号振幅からＡＧＣを計算する。受信シンボ
ルと送信シンボルとの間のずれはＡＧＣ、リンク品質、
および追跡アルゴリズムに使用される。このモジュール
の実行時間は１シンボル幅すなわち６２．５マイクロ秒
より短い。ある特定のシンボルに対するＩおよびＱサン
プルの受信およびメモリ格納の後、このルーチンは以下
のタスクを実行する。 １．受信されたサンプルのＦＩＲ濾波処理（ＦＩＲフィ
ルタ係数は以下に説明する調整ルーチンによって決定さ
れる）。 ２．信号レベルを判定し、それをＡＧＣに使用するこ
と。 ３．受信された位相角を判定し、直前の位相角を減算
し、減算結果を丸め、丸められた結果をＧｒａｙ符号化
し、符号化結果をＣＣＵに送出すること。 ４．ビット追跡アルゴリズムを実行すること。（この出
力はすべてのシンボルに関して累算され、スロットの終
了時に送出される。これは、加入者ＲＸクロックを基地
局の送信に同期させるために使用される。） ５．ＶＣＸＯを基地局の発振器に同期させるためにフェ
ーズ・ロック・ループを実行すること。（この出力はス
ロットの終了時にＶＣＸＯに送出される、これは加入者
局のみで使用。）および、リンク品質のためのデータ累
算とスロットの終了時におけるリンク品質レジスタ２５
経由のＣＣＵへの情報送出。モデムが必要とする内部ク
ロック信号は、ライン５９のマスタ８０ＭＨｚクロック
信号からタイミング信号および制御信号発生器３８によ
り発生する。モデムはライン６０マスタ１６ＫＨｚクロ
ック信号を送信のためのＴＸ ＣＬＫとして使用する。
このため、基地局からの転送はすべて相互に同期してい
る。加入者局のクロック信号は、加入者局タイミング装
置のマスタ８０ＭＨｚ ＶＣＸＯから抽出される。この
ＶＣＸＯはモデムからのライン７８のＶＣＸＯ ＦＤＢ
Ｋ信号によって制御されている。ライン７８のＶＣＸＯ
ＦＤＢＫ信号から、すべての受信および送信クロック
は計算されている。タイミング信号および制御信号発生
器３８はつぎに入力データ・ストリームから抽出された
ライン６３の１６ＫＨｚ ＲＸ ＣＬＫ信号をＣＣＵに
供給する。ＣＣＵはそれ自体で制御チャンネル内のユニ
ーク・ワードを検出し、ユニーク・ワードおよびライン
６３のＲＸ ＣＬＫ信号からフレームおよびスロット・
マーカを決定することができる。ライン６５のＡＭ Ｓ
ＴＲＯＢＥ信号は、マイクロプロセッサ１７によって復
調された信号からタイミング信号および制御信号発生器
３８によって導き出され、ユニーク・ワードを得るため
に探索すべき所をＣＣＵに知らせる。加入者局において
は、マイクロプロセッサ１７がビットおよび周波数追跡
パラメータを計算し、ＶＣＸＯ ＦＤＢＸ信号およびＶ
ＣＸＯ ＷＲ信号をＳＴＩＭＵ４９に出力することによ
ってタイミングを調整する。周波数を調整するために、
マイクロプロセッサ１７はＶＣＸＯに電圧を供給するＶ
ＣＸＯインタフェース４１内のＤ／Ａコンバータに出力
する。このＶＣＸＯ周波数は５で分周され１６ＭＨｚに
なる。この１６ＭＨｚクロックは再び５で分周され３．
２ＭＨｚクロックを発生させる。タイミング信号および
制御信号発生器３８は、これを４で分周しＴＸ ＦＩＲ
フィルタ１２に必要な８００ＫＨｚクロック信号を生ず
る。サンプル・タイム発生器４２は、３．２ＭＨｚクロ
ック信号を５０で分周し６４ＫＨｚサンプル・クロック
信号を発生させる。サンプル・タイム発生器４２はマイ
クロプロセッサ１７の制御下にあり制御チャンネル捕捉
時に遅延を発生させる。これにより高速捕捉のための±
１６ＫＨｚクロック幅の大幅な飛越しを可能にする。自
己適応調整モードは、経時変化または温度変化によるす
べてのアナログ・フィルタの劣化の修正のために、マイ
クロプロセッサ１７に格納ずみの復調部ディジタルＦＩ
Ｒフィルタのフィルタ係数の調整にモデムが入るループ
バック状態である。この解析は、送信部データをＲＦユ
ニット経由でループバックさせかつモデムの復調部に既
知の符号パターンを受信することによって行われる。前
記係数は５制約ラグランジュ方式によって最適化され
る。五つの制約項とは、（１）受信されたデータ・スト
リーム、（２）０．０５Ｔだけ遅延を受けたデータ・ス
トリーム、（３）０．０５Ｔだけ進められたデータ・ス
トリーム、（４）隣接上位チャンネルからのデータ・ス
トリーム、（５）隣接下位チャンネルからのデータ・ス
トリームである。調整モードの間、マイクロプロセッサ
１７は、その調整モードの期間だけイネーブルされるＦ
ＩＦＯスタック３６からのライン１０６の一連の３２シ
ンボル長の調整パターンを変調部のＦＩＲフィルタ１２
に供給する。時間進みおよび時間遅れは２つのストリー
ムを０．０５Ｔだけスキューさせる。ＣＣＵは、制御ワ
ード・レジスタ３１からのライン１０７の制御信号に応
答して調整モード切換装置１１を作動させることによっ
て、モデムを調整モードに設定しモデムの変調部にＦＩ
ＦＯスタック３６からの特殊調整パターンを読み取らせ
る。復調部も試験の所要に応じて進みないし遅れを受け
る。処理を完了すると、モデムは係数が計算されたとい
う状態メッセージをＣＣＵに送出する。この時点で、Ｃ
ＣＵはＲＦＵにループバックを確立し、戻りデータを読
み取り、そのデータの有効性を試験することを命じつ
つ、モデムを正常動作に設定しかつ設定パターンを書き
込むことによってモデムを試験する。調整モードは、Ｃ
ＣＵが適切な制御レジスタ・ビットを設定しかつライン
５４のＭＯＤ ＲＥＳＥＴ信号をモデムに送出すること
によって始動する。これによりマイクロプロセッサ１７
をＲＯＭの４Ｋ使用およびＲＡＭのＯ−Ｋ使用からＲＯ
Ｍ ４５の２Ｋ使用およびＲＡＭ ４４の２Ｋ使用に再
構成する。この２ＫＲＯＭ ４５は調整モード・アルゴ
リズムを保持し、２Ｋ ＲＡＭ ４４はフィルタ係数の
計算時にスクラッチパッドメモリとして作用する。一つ
のアルゴリズムは隣接チャンネル特性を計算する。隣接
チャンネル干渉を判定するため、モデムの変調部は受信
周波数から２５ＫＨｚ離れた周波数で送信可能でなけれ
ばならない。このことはＣＣＵがモデムの状態レジスタ
を読み取ることによって達成される。状態レジスタ２４
内の情報は、ＣＣＵにモデムの指示どおりＲＦＵ受信部
内の周波数を変更するように指令する。マイクロプロセ
ッサ１７は調整ルーチンを実行する。調整ルーチンの機
能は、マイクロプロセッサ１７内のＦＩＲフィルタ係数
を計算することである。変調部はループバック・モード
において起動し、あるシンボル系列を送出する。このシ
ンボル系列は、以下の５種類の異なるモードでＲＦＵ経
由で復調部に転送される。（１）正常モード、（２）進
みタイミング・モード、（３）遅れタイミング・モー
ド、および（４および５）隣接上位および下位チャンネ
ルモード。最後の二つのモードにおいては、ＡＧＣの設
定は２３ｄＢだけ増大させる。復調部は入力波形のサン
プルを使用して位数２８の正の定眼対称マトリックスＡ
を生成する。さらに、２８ワードのベクトルＶが入力サ
ンプルから生成される。係数ベクトルＣは次式によって
与えられる。 Ｃ＝Ａ−１・Ｖ ・・・・・・・・・（式２） Ｂ＝Ａ−１（ｇｉｖｅｎ Ａ）の計算にあるアルゴリズ
ムを使用する。丸めの誤差によりＢの値は正確でないの
で、反復方法を用いて一層正確なＣを計算する。この計
算は２８位数の複素ＦＩＲフィルタ係数を生じる。変調
部は調整モードにおいて起動し、５つの同様な系列対を
転送する。これらの対の各々は以下の２つの糸列で構成
されている。（ａ）９個のＮＵＬＬシンボル、１個の
“１”シンボル、および２２個のＮＵＬＬシンボルから
成るＩ系列、（ｂ）９個のＮＵＬＬシンボル、１個の
“ｊ”シンボル、および２２個のＮＵＬＬシンボルから
成るＱ系列。上記“１”はいかなるシンボルでも差し支
えない。また、“ｊ”は“１”と９０度異なるシンボル
である。復調部の処理タスクは、（１）正常モードにお
ける信号ピークが最大値の５０〜７０％になるようにＡ
ＧＣを調節すること（第４および第５のモードに関して
は、ＡＧＣを２３ｄＢだけ増大させる）、（２）入力サ
ンプルを読み込み記憶すること（各系列とも最初の３２
個のサンプルを捨て次の６４個のサンプルを記憶す
る）、（３）マトリックスＡ（２８、２８）を構築する
ことである。正常モード（第１のモード）においては下
記の処理が行われる。 Ａ（Ｉ，Ｊ）＝Ａ（Ｉ，Ｊ）＋ΣＸ（４Ｎ−１）・（４Ｎ−Ｊ） ・・・・・・（式３） この加算は次式を満足するすべてのＮについて行われ
る。 ０≦４Ｎ−Ｉ＜６４および０≦４Ｎ−Ｊ＜６４ ・・・・・・（式４） 上記進みモードおよび遅れモード（上記第２および第３
のモード）に関しては、Ｎ＝８から得られた項が加算さ
れないことを除き上記と同一処理が行われる。第４およ
び第５のモードにおいては（上位および下位の隣接チャ
ンネルに関する伝送）下記の処理が行われる。 Ａ（Ｉ，Ｊ）＝Ａ（Ｉ，Ｊ）＋ΣＸ（２Ｎ−Ｉ）・（２Ｎ−Ｊ） ・・・・・・（式５） この加算は次式を満足するすべてのＮについて行われ
る。 ０≦２Ｎ−Ｉ＜６４および ０≦２Ｎ−Ｊ＜６４ ・・・・・・（式６） 調整モードにおける復調部のその他の処理タスクは下記
のとおりである。（４）最初の系列対のサンプルからベ
クトルＶ（１：２８）を生成すること。 ａ．Ｉ｛Ｖ（Ｉ）｝＝Ｘ（３２−Ｉ） ・・・・・・（式７） ここにＸは第１の（Ｉ）系列のサンプルである、および ｂ．Ｑ｛Ｖ（Ｉ）｝＝Ｘ（３２−Ｉ） ・・・・・・（式８） ここにＸは第２の（Ｑ）系列のサンプルである、および
（５）ＡｘＣ−Ｖ＝０を解くことにより係数ベクトルＣ
を求めること。これは先ずＡの逆元であるＢを求めるこ
とによって行われる。丸めの誤差により、Ｂは正確でな
い公算がある。正確なＣを求める解法に下記の反復法を
使用する。 Ｃ０＝ＢｘＶ ・・・・・・（式９） Ｃｎ＋１＝Ｃｎ−ｂｘＢ（ＡｘＣｎ−Ｖ） ・・・・・・（式１０） ここにｂは１より小である所定値。
【図面の簡単な説明】
【図１Ａ】および
【図１Ｂ】 互いに継ぎ合わせた状態で本発明のモデム
の好ましい実施態様を示すブロック図。 【図２】 ビット・ストリームのシンボルをＧｒａｙ符
号化する際の一連の信号を示す図。 【図３】 前記モデムの変調部のＦＩＲディジタルフィ
ルタのブロック図。 【図４】 前記モデムの変調部のＦＩＲディジタルフィ
ルタの内部におけるシンボルとそれらシンボルの各々に
乗算されるべきフィルタ係数読出し値との時間関係を示
す図。 【図５】 前記モデムの復調部のＳＩＮ／ＣＯＳ ＩＦ
発生器のブロック図。 【図６】 前記モデムの動作に関する制御信号、タイミ
ング信号およびデータ信号の時間関係を示す図。 【符号の説明】 １０ 差動ＰＳＫ変換用固定記憶装置 １１ 調整モード切換装置 １２ ＦＩＲディジタル・フィルタ １３ Ｄ／Ａ変換器 １４ 帯域フィルタ １５ ミキサ １６ ＲＦ増幅器 １７ マイクロプロセッサ １８ ＦＩＦＯスタック １９ Ａ／Ｄ変換器 ２０ 増幅器 ２１ ミキサ ２２ ライン ２３ インタフェースレジスタおよびバス制御装置 ２４ 状態レジスタ ２５ リンクＱレジスタ ２６ ＡＧＣレジスタ ２７ ＲＸ周波数レジスタ ２８ 微小遅延レジスタ ２９ 同相Ｉレジスタ ３０ 直角位相Ｑレジスタ ３１ 制御ワードレジスタ ３２ 微小遅延（ＢＳ）レジスタ ３４ バッファ制御装置 ３５ 読取り／書込みデコーダ ３６ ＦＩＦＯスタック ３７ データ・ラッチ ３８ 内部タイミング信号および制御信号発生器 ３９ 送信クロック遅延装置 ４０ 微小遅延発生器 ４１ ＶＣＸＯインタフェース装置 ４２ サンプル・タイム発生器 ４３ ＣＯＳ／ＳＩＮ ＩＦ信号発生器 ４４ ＲＡＭ ４５ ＲＯＭ ４６ ＲＯＭ ４７ バッファ／減衰器 ４８ バッファ装置 ４９ システム・タイミング装置
の好ましい実施態様を示すブロック図。 【図２】 ビット・ストリームのシンボルをＧｒａｙ符
号化する際の一連の信号を示す図。 【図３】 前記モデムの変調部のＦＩＲディジタルフィ
ルタのブロック図。 【図４】 前記モデムの変調部のＦＩＲディジタルフィ
ルタの内部におけるシンボルとそれらシンボルの各々に
乗算されるべきフィルタ係数読出し値との時間関係を示
す図。 【図５】 前記モデムの復調部のＳＩＮ／ＣＯＳ ＩＦ
発生器のブロック図。 【図６】 前記モデムの動作に関する制御信号、タイミ
ング信号およびデータ信号の時間関係を示す図。 【符号の説明】 １０ 差動ＰＳＫ変換用固定記憶装置 １１ 調整モード切換装置 １２ ＦＩＲディジタル・フィルタ １３ Ｄ／Ａ変換器 １４ 帯域フィルタ １５ ミキサ １６ ＲＦ増幅器 １７ マイクロプロセッサ １８ ＦＩＦＯスタック １９ Ａ／Ｄ変換器 ２０ 増幅器 ２１ ミキサ ２２ ライン ２３ インタフェースレジスタおよびバス制御装置 ２４ 状態レジスタ ２５ リンクＱレジスタ ２６ ＡＧＣレジスタ ２７ ＲＸ周波数レジスタ ２８ 微小遅延レジスタ ２９ 同相Ｉレジスタ ３０ 直角位相Ｑレジスタ ３１ 制御ワードレジスタ ３２ 微小遅延（ＢＳ）レジスタ ３４ バッファ制御装置 ３５ 読取り／書込みデコーダ ３６ ＦＩＦＯスタック ３７ データ・ラッチ ３８ 内部タイミング信号および制御信号発生器 ３９ 送信クロック遅延装置 ４０ 微小遅延発生器 ４１ ＶＣＸＯインタフェース装置 ４２ サンプル・タイム発生器 ４３ ＣＯＳ／ＳＩＮ ＩＦ信号発生器 ４４ ＲＡＭ ４５ ＲＯＭ ４６ ＲＯＭ ４７ バッファ／減衰器 ４８ バッファ装置 ４９ システム・タイミング装置
フロントページの続き
(72)発明者 モシェ イエフシュア
イスラエル共和国 キリアット ヤム
29000 ピー．オー．ボックス 1046
(56)参考文献 特開 昭57−141165（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
H04L 27/00 - 27/38
Claims (1)
- (57)【特許請求の範囲】 １．互いに連続した所定数ビットの各々でシンボルを定
義するビット・ストリームを所定中間周波数（ＩＦ）で
位相変調中間周波数（ＩＦ）信号に変換する信号変換シ
ステムであって、 前記シンボルを差動ＰＳＫ（ＤＰＳＫ）符号にしたがっ
て変換する変換手段を含み前記シンボルの各々を位相変
調する位相変調手段と、前記変換手段により変換 されたシンボルをデジタル的に
濾波し、単一の言号経路経由で時間的に互いにずれた同
相（Ｉ）成分および直交位相（Ｑ）成分を含むフィルタ
出力を生ずるフィルタ手段であって、逐次的に互いに重
なり合った関係で複数個の前記変換されたシンボルを同
時的に濾波するフィルタ手段と、 前記フィルタ出力をアナログ信号に変換して被変調信号
を生ずる手段と、 前記被変調信号を一つの定常信号発生器からの所定の周
波数の定常信号と乗算し、変調出力信号、すなわち前記
所定周波数近傍に集中し前記位相変調されたシンボルの
値にしたがってその所定周波数から偏移する変調周波数
を有する変調出力信号を供給する乗算手段と受信した位
相変調信号をその基になったビット・ストリームに変換
する復調手段とを含む信号変換システム。 ２．前記フィルタ手段が有限時間インパルス・レスポン
ス（ＦＩＲ）ディジタルフィルタを含む請求項１記載の
信号変換システム。 ３．前記ＦＩＲディジタルフィルタが、変換されたシン
ボルの各々を所定回サンプルし、互いに連続した同時的
サンプルを、アナログ信号への変換時に前記被変調信号
を生ずる前記フィルタ出力を供給するように所定の系列
パターンにしたがって互いに関連づける請求項２記載の
信号変換システム。 ４．前記ＦＩＲディジタルフィルタが、前記同時的にサ
ンプルした前記変換されたシンボルの組合せのデジタル
値にしたがって前記フィルタ出力を生ずる固定記憶装置
（ＲＯＭ）を含む請求項２記載の信号変換システム。 ５．受信した位相変調ＩＦ信号をその基になったビット
・ストリームに変換する復調手段であって、 前記受信した位相変調ＩＦ信号を前記位相変調ＩＦ信号
の発生に用いた定常信号と同一周波数の定常信号と混合
して受信アナログ信号を生ずる混合手段と、 前記受信アナログ信号を受信デジタル信号に変換する手
段と、 前記受信ディジタル信号をデジタル的にフィルタ処理し
て位相変調シンボルを生ずるＦＩＲディジタルフィルタ
と、 前記受信位相変調シンボルを、前記受信位相変調ＩＦ信
号の基になったビット・ストリーム対応の受信ビット・
ストリームに変換する手段とを含む復調手段をさらに含
む請求項１記載の信号変換システム。 ６．前記復調手段において、前記ＦＩＲディジタルフィ
ルタが、前記受信ディジタル信号のフィルタ処理を行う
マイクロプロセッサを含み、前記マイクロプロセッサが
前記受信ディジタル信号の前記フィルタ処理用のＦＩＲ
フィルタ係数記憶用のメモリを含む請求項５記載の信号
変換システム。 ７．所定シンボルの系列を前記マイクロプロセッサに供
給する手段と、 前記混合手段の生ずる前記位相変調ＩＦ信号を前記復調
手段に供給する手段と、 前記マイクロプロセッサに含まれ、前記マイクロプロセ
ッサ内の前記メモリに格納された前記ＦＩＲフィルタ係
数を前記受信位相変調シンボルが前記所定のシンボルの
前記系列に対応するまで調節する手段とをさらに含む請
求項６記載の信号変換システム。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/713,923 | 1985-03-20 | ||
| US06/713,923 US4644561A (en) | 1985-03-20 | 1985-03-20 | Modem for RF subscriber telephone system |
| IDP98103487A ID20298A (id) | 1985-03-20 | 1987-02-12 | MODEM UNTUK SISTEM TELEPON PELANGGAN R.F. (Pecahan dari P-003023) |
| CA000584023A CA1324642C (en) | 1985-03-20 | 1988-11-24 | Modem for rf subscriber telephone system |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61039330A Division JP2543342B2 (ja) | 1985-03-20 | 1986-02-26 | Ｒｆ加入者電話システム用モデム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265379A JPH08265379A (ja) | 1996-10-11 |
| JP2926311B2 true JP2926311B2 (ja) | 1999-07-28 |
Family
ID=32600504
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61039330A Expired - Lifetime JP2543342B2 (ja) | 1985-03-20 | 1986-02-26 | Ｒｆ加入者電話システム用モデム |
| JP7348918A Expired - Lifetime JP2926311B2 (ja) | 1985-03-20 | 1995-12-08 | 無線加入者電話システム用の信号変換システム |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61039330A Expired - Lifetime JP2543342B2 (ja) | 1985-03-20 | 1986-02-26 | Ｒｆ加入者電話システム用モデム |
Country Status (26)
| Country | Link |
|---|---|
| US (2) | US4644561A (ja) |
| JP (2) | JP2543342B2 (ja) |
| KR (1) | KR910000740B1 (ja) |
| CN (1) | CN1004532B (ja) |
| AT (1) | AT408169B (ja) |
| AU (2) | AU581249B2 (ja) |
| BE (1) | BE903986A (ja) |
| BR (1) | BR8505597A (ja) |
| CA (2) | CA1234873A (ja) |
| CH (1) | CH668675A5 (ja) |
| DE (1) | DE3609394C2 (ja) |
| DK (1) | DK174787B1 (ja) |
| FI (1) | FI86237C (ja) |
| FR (1) | FR2579392B1 (ja) |
| GB (1) | GB2174274B (ja) |
| HK (1) | HK96089A (ja) |
| ID (1) | ID20298A (ja) |
| IE (1) | IE56779B1 (ja) |
| IL (1) | IL76617A (ja) |
| IN (1) | IN165182B (ja) |
| IT (1) | IT1191293B (ja) |
| MX (1) | MX161796A (ja) |
| NL (1) | NL192908C (ja) |
| NO (1) | NO179929C (ja) |
| SE (1) | SE463491B (ja) |
| SG (1) | SG65189G (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685535B2 (ja) * | 1985-10-26 | 1994-10-26 | 日本電気株式会社 | ４相位相変調符号化装置 |
| US4825448A (en) * | 1986-08-07 | 1989-04-25 | International Mobile Machines Corporation | Subscriber unit for wireless digital telephone system |
| US4797900A (en) * | 1987-08-31 | 1989-01-10 | Universal Data Systems, Inc. | Modem with improved clock control and method therefor |
| GB2209648B (en) * | 1987-09-10 | 1991-10-23 | Ncr Co | Modem communication system having main and secondary channels |
| GB2212699B (en) * | 1987-11-16 | 1992-01-08 | Ncr Co | Multipoint data modem communication system |
| US4935927A (en) * | 1987-11-20 | 1990-06-19 | International Mobile Machines Corporation | Base station emulator |
| GB8800739D0 (en) * | 1988-01-13 | 1988-02-10 | Ncr Co | Multipoint modem system having fast synchronization |
| GB8800740D0 (en) * | 1988-01-13 | 1988-02-10 | Ncr Co | Data modem receiver |
| GB8805767D0 (en) * | 1988-03-10 | 1988-04-07 | Ncr Co | Phase perturbation compensation system |
| US4953197A (en) * | 1988-12-08 | 1990-08-28 | International Mobile Machines Corporation | Combination spatial diversity system |
| GB2266646B (en) * | 1989-08-14 | 1994-06-29 | Interdigital Tech Corp | A finite impulse response (FIR) chip for use in a subscriber unit for a wireless digital telephone system |
| US5146473A (en) | 1989-08-14 | 1992-09-08 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
| US5008900A (en) * | 1989-08-14 | 1991-04-16 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
| US5140613A (en) * | 1990-05-25 | 1992-08-18 | Hewlett-Packard Company | Baseband modulation system with improved ROM-based digital filter |
| US5239167A (en) * | 1991-04-30 | 1993-08-24 | Ludwig Kipp | Checkout system |
| US5311545A (en) * | 1991-06-17 | 1994-05-10 | Hughes Aircraft Company | Modem for fading digital channels affected by multipath |
| CH684860A5 (de) * | 1992-04-23 | 1995-01-13 | Haeni Prolectron Ag | Verfahren und Schaltungsanordnung zur Uebertragung von binären Datenfolgen. |
| US5276706A (en) * | 1992-05-20 | 1994-01-04 | Hughes Aircraft Company | System and method for minimizing frequency offsets between digital communication stations |
| JP2937624B2 (ja) * | 1992-05-29 | 1999-08-23 | 日本電気株式会社 | ディジタル化直交変調用集積回路とその検査方法 |
| WO1994013094A1 (fr) * | 1992-11-25 | 1994-06-09 | France-Telecom | Procede de mise en communication automatique en duplex ou semi-duplex de deux equipements a travers une ligne telephonique |
| US7082106B2 (en) | 1993-01-08 | 2006-07-25 | Multi-Tech Systems, Inc. | Computer-based multi-media communications system and method |
| JP2643762B2 (ja) * | 1993-04-12 | 1997-08-20 | 日本電気株式会社 | ディジタル化直交変調器 |
| US5530702A (en) * | 1994-05-31 | 1996-06-25 | Ludwig Kipp | System for storage and communication of information |
| US5511067A (en) * | 1994-06-17 | 1996-04-23 | Qualcomm Incorporated | Layered channel element in a base station modem for a CDMA cellular communication system |
| US5548541A (en) * | 1994-08-08 | 1996-08-20 | Interstate Electronics Corporation | Finite impulse response filter for modulator in digital data transmission system |
| US5633893A (en) * | 1994-09-29 | 1997-05-27 | Ericsson Inc. | Digital modulation method with controlled envelope variation |
| AU705213B2 (en) * | 1995-06-06 | 1999-05-20 | Terion, Inc. | Determining propagating and clear frequency in wireless data communications network |
| US5589844A (en) * | 1995-06-06 | 1996-12-31 | Flash Comm, Inc. | Automatic antenna tuner for low-cost mobile radio |
| US5765112A (en) * | 1995-06-06 | 1998-06-09 | Flash Comm. Inc. | Low cost wide area network for data communication using outbound message specifying inbound message time and frequency |
| US5734963A (en) * | 1995-06-06 | 1998-03-31 | Flash Comm, Inc. | Remote initiated messaging apparatus and method in a two way wireless data communications network |
| US5572551A (en) * | 1995-09-01 | 1996-11-05 | Motorola, Inc. | Carrier loop acquisition for staggered phase shift keying |
| US5790784A (en) * | 1995-12-11 | 1998-08-04 | Delco Electronics Corporation | Network for time synchronizing a digital information processing system with received digital information |
| JPH1117755A (ja) * | 1997-06-25 | 1999-01-22 | Futaba Corp | 位相判定回路 |
| US6625208B2 (en) * | 1998-09-25 | 2003-09-23 | Intel Corporation | Modem using batch processing of signal samples |
| US6502138B2 (en) * | 1998-09-25 | 2002-12-31 | Intel Corporation | Modem with code execution adapted to symbol rate |
| US6490628B2 (en) * | 1998-09-25 | 2002-12-03 | Intel Corporation | Modem using a digital signal processor and a signal based command set |
| US6661848B1 (en) | 1998-09-25 | 2003-12-09 | Intel Corporation | Integrated audio and modem device |
| DE19946722A1 (de) * | 1999-09-29 | 2001-04-05 | Infineon Technologies Ag | Einrichtung und Verfahren zur spektralen Formung eines Sendesignals in einem Funksender |
| US6907096B1 (en) * | 2000-09-29 | 2005-06-14 | Intel Corporation | Data recovery method and apparatus |
| EP1537709B1 (en) * | 2002-08-28 | 2018-02-14 | Nxp B.V. | Method for generating a digital i/q signal in a tdma transmitter and corresponding modulator |
| DE602004013425T2 (de) * | 2004-05-28 | 2009-06-04 | Research In Motion Ltd., Waterloo | System und Verfahren zur Einstellung eines Audiosignals |
| DE102004047398B3 (de) * | 2004-09-29 | 2006-02-16 | Infineon Technologies Ag | Gemeinsamer Detektor für Taktphase und Trägerphase |
| US7227484B2 (en) * | 2005-06-29 | 2007-06-05 | Nxp, B.V. | Startup apparatus and technique for a wireless system that uses time domain isolation |
| CN106789787B (zh) * | 2016-12-14 | 2019-08-30 | 南京理工大学 | 一种pcm/dpsk/fm调制解调模块及方法 |
| RU2762287C1 (ru) * | 2021-04-15 | 2021-12-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Самарский государственный технический университет" | Цифровой модулятор для преобразователя частоты |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US452311A (en) * | 1891-05-12 | Piermie linham | ||
| US3204029A (en) * | 1962-02-21 | 1965-08-31 | Acf Ind Inc | High speed synchronous digital data transmission |
| NL6612366A (ja) * | 1966-09-01 | 1968-03-04 | ||
| GB1156279A (en) * | 1967-12-20 | 1969-06-25 | Standard Telephones Cables Ltd | Data Transmission Terminal |
| US3796956A (en) * | 1970-12-23 | 1974-03-12 | Fujitsu Ltd | Block synchronization system of multinary codes |
| US3845412A (en) * | 1973-10-12 | 1974-10-29 | Microwave Ass Inc | Digital modulate/demodulate system |
| GB1505342A (en) * | 1973-12-05 | 1978-03-30 | Post Office | Encoders |
| US4049909A (en) * | 1975-10-29 | 1977-09-20 | Bell Telephone Laboratories, Incorporated | Digital modulator |
| DE2643095A1 (de) * | 1976-09-24 | 1978-03-30 | Siemens Ag | Impulserzeugungs-schaltungsanordnung |
| US4087752A (en) * | 1977-04-25 | 1978-05-02 | Rockwell International Corporation | Digital communications tree searching detection |
| US4190802A (en) * | 1978-08-17 | 1980-02-26 | Motorola, Inc. | Digital demodulator for phase shift keyed signals |
| US4253067A (en) * | 1978-12-11 | 1981-02-24 | Rockwell International Corporation | Baseband differentially phase encoded radio signal detector |
| US4268727A (en) * | 1979-03-14 | 1981-05-19 | International Telephone And Telegraph Corporation | Adaptive digital echo cancellation circuit |
| US4263670A (en) * | 1979-05-11 | 1981-04-21 | Universal Data Systems, Inc. | Microprocessor data modem |
| US4358853A (en) * | 1981-01-22 | 1982-11-09 | Codex Corporation | Digital modem transmitter |
| US4425665A (en) * | 1981-09-24 | 1984-01-10 | Advanced Micro Devices, Inc. | FSK Voiceband modem using digital filters |
| FR2526617A1 (fr) * | 1982-05-10 | 1983-11-10 | Sintra Alcatel Sa | Systeme de transmission synchrone de donnees a l'aide d'une porteuse modulee d'amplitude d'enveloppe constante |
| CA1191905A (en) * | 1982-06-30 | 1985-08-13 | Canadian Patents And Development Limited/Societe Canadienne Des Brevets Et D'exploitation Limitee | Spread spectrum modem |
| US4523311A (en) * | 1983-04-11 | 1985-06-11 | At&T Bell Laboratories | Simultaneous transmission of speech and data over an analog channel |
| JPS601943A (ja) * | 1983-06-17 | 1985-01-08 | Kokusai Denshin Denwa Co Ltd <Kdd> | 複数の位相偏移変調波を同時に一括して得る変調器 |
| NL8400676A (nl) * | 1984-03-02 | 1985-10-01 | Philips Nv | Data transmissie systeem. |
| US4575858A (en) * | 1984-04-17 | 1986-03-11 | Dow Joanne B | PSK modulation by temporarily increasing frequency to achieve phase change |
| US4562415A (en) * | 1984-06-22 | 1985-12-31 | Motorola, Inc. | Universal ultra-precision PSK modulator with time multiplexed modes of varying modulation types |
-
1985
- 1985-03-20 US US06/713,923 patent/US4644561A/en not_active Expired - Lifetime
- 1985-09-20 DK DK198504270A patent/DK174787B1/da not_active IP Right Cessation
- 1985-09-23 AU AU47676/85A patent/AU581249B2/en not_active Expired
- 1985-10-09 IL IL76617A patent/IL76617A/xx not_active IP Right Cessation
- 1985-10-09 SE SE8504663A patent/SE463491B/sv not_active IP Right Cessation
- 1985-10-15 IN IN852/DEL/85A patent/IN165182B/en unknown
- 1985-10-16 GB GB8525463A patent/GB2174274B/en not_active Expired
- 1985-10-23 CA CA000493682A patent/CA1234873A/en not_active Expired
- 1985-11-04 IE IE2730/85A patent/IE56779B1/en not_active IP Right Cessation
- 1985-11-04 KR KR1019850008217A patent/KR910000740B1/ko not_active IP Right Cessation
- 1985-11-07 BR BR8505597A patent/BR8505597A/pt not_active IP Right Cessation
- 1985-11-18 NO NO854602A patent/NO179929C/no unknown
- 1985-12-10 NL NL8503399A patent/NL192908C/nl not_active IP Right Cessation
- 1985-12-26 FR FR8519244A patent/FR2579392B1/fr not_active Expired - Lifetime
- 1985-12-30 CH CH5546/85A patent/CH668675A5/fr not_active IP Right Cessation
- 1985-12-30 FI FI855174A patent/FI86237C/fi not_active IP Right Cessation
- 1985-12-31 AT AT0378285A patent/AT408169B/de not_active IP Right Cessation
-
1986
- 1986-01-04 CN CN86100014.5A patent/CN1004532B/zh not_active Expired
- 1986-01-06 BE BE0/216097A patent/BE903986A/fr not_active IP Right Cessation
- 1986-02-26 JP JP61039330A patent/JP2543342B2/ja not_active Expired - Lifetime
- 1986-03-17 IT IT47780/86A patent/IT1191293B/it active
- 1986-03-20 DE DE3609394A patent/DE3609394C2/de not_active Expired - Lifetime
- 1986-05-20 MX MX1940A patent/MX161796A/es unknown
- 1986-11-24 US US06/920,230 patent/US4764940A/en not_active Expired - Lifetime
-
1987
- 1987-02-12 ID IDP98103487A patent/ID20298A/id unknown
-
1988
- 1988-08-29 AU AU21624/88A patent/AU588512B2/en not_active Expired
- 1988-11-24 CA CA000584023A patent/CA1324642C/en not_active Expired - Lifetime
-
1989
- 1989-09-20 SG SG651/89A patent/SG65189G/en unknown
- 1989-11-30 HK HK960/89A patent/HK96089A/xx not_active IP Right Cessation
-
1995
- 1995-12-08 JP JP7348918A patent/JP2926311B2/ja not_active Expired - Lifetime
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2926311B2 (ja) | 無線加入者電話システム用の信号変換システム | |
| US5768269A (en) | Apparatus and method for establishing frame synchronization in distributed digital data communication systems | |
| US5793759A (en) | Apparatus and method for digital data transmission over video cable using orthogonal cyclic codes | |
| US6154456A (en) | Apparatus and method for digital data transmission using orthogonal codes | |
| EP1123610B1 (en) | Digital variable symbol rate modulation | |
| EP0407673B1 (en) | Process of synchronizing a receiving modem after a training on data | |
| GB2194711A (en) | Subscriber unit for a wireless digital telephone system | |
| JPH09153882A (ja) | 直交周波数分割多重信号伝送方式、送信装置及び受信装置 | |
| JP2889987B2 (ja) | 信号サンプリング装置 | |
| JP2001292188A (ja) | 無線通信装置及びその無線周波数補正方式 | |
| JP3454623B2 (ja) | π／４シフトＱＰＳＫ直交変調装置 | |
| US5067141A (en) | Interpolator for varying a signal sampling rate | |
| JPH084277B2 (ja) | デジタル通信システム | |
| JP3246842B2 (ja) | 無線装置 | |
| JP3177569B2 (ja) | 無線装置 | |
| JP4178668B2 (ja) | ディジタル復調装置 | |
| US5708683A (en) | Symbol rate conversion method for CDPD demodulator | |
| JP3531821B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| NL194631C (nl) | Abonnee-eenheid voor het verwerken van communicatiesignalen in een draadloos telecommunicatiesysteem. | |
| CA1303687C (en) | Subscriber unit for wireless digital telephone system | |
| JPH0590896A (ja) | オーバーサンプリングトランスバーサル等化器 | |
| JPH11205404A (ja) | デジタル復調器に使用されるクロック再生装置及び方法 | |
| IE67263B1 (en) | An interpolator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |