JPH1117755A - 位相判定回路 - Google Patents
位相判定回路Info
- Publication number
- JPH1117755A JPH1117755A JP9168920A JP16892097A JPH1117755A JP H1117755 A JPH1117755 A JP H1117755A JP 9168920 A JP9168920 A JP 9168920A JP 16892097 A JP16892097 A JP 16892097A JP H1117755 A JPH1117755 A JP H1117755A
- Authority
- JP
- Japan
- Prior art keywords
- data
- quadrant
- input signal
- phase
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000010363 phase shift Effects 0.000 abstract description 20
- 230000000295 complement effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】ルックアップテーブルを構成するＲＯＭの記憶
容量を低減する。 【解決手段】入力信号Ｓの属する象限を象限判定部３０
１で判定し、その象限データ３０３に基づいて、入力信
号ＳのＩ成分およびＱ成分のディジタル信号からなるア
ドレスデータをアドレス変換部３０４において変換す
る。この変換されたアドレスデータによりＲＯＭルック
アップテーブル３０６から位相角データを読み出すこと
により、ＲＯＭルックアップテーブル３０６を構成する
ＲＯＭの記憶容量を低減することができる。例えば、Ｑ
ＰＳＫの場合は１／８とすることができる。
容量を低減する。 【解決手段】入力信号Ｓの属する象限を象限判定部３０
１で判定し、その象限データ３０３に基づいて、入力信
号ＳのＩ成分およびＱ成分のディジタル信号からなるア
ドレスデータをアドレス変換部３０４において変換す
る。この変換されたアドレスデータによりＲＯＭルック
アップテーブル３０６から位相角データを読み出すこと
により、ＲＯＭルックアップテーブル３０６を構成する
ＲＯＭの記憶容量を低減することができる。例えば、Ｑ
ＰＳＫの場合は１／８とすることができる。
Description
【０００１】
【発明が属する技術分野】本発明は、入力信号の位相を
検出する装置に関するものであり、特にＱＰＳＫ（４相
位相シフトキーイング）変調された信号の復調装置に適
用して好適なものである。
検出する装置に関するものであり、特にＱＰＳＫ（４相
位相シフトキーイング）変調された信号の復調装置に適
用して好適なものである。
【０００２】
【従来の技術】ＰＳＫ（位相シフトキーイング）変調方
式は、ディジタル符号に応じて搬送波の位相を離散的に
変化させる変調方式であり、誤り率が低いと共に占有周
波数帯域幅が狭いことが知られている。このため、衛星
通信等で広く用いられている変調方式である。ＰＳＫ変
調方式における基本的な変調方式は、２相ＰＳＫ（ＢＰ
ＳＫ）であり、ＢＰＳＫでは”１”、”０”の２値デー
タに対して、それぞれ、「０」、「π」の位相データが
割り当てられる。すなわち、ＢＰＳＫにおいては、伝送
すべきデータが”１”の場合は、搬送波は移相されるこ
となく伝送され、伝送すべきデータが”０”の場合は、
搬送波はπだけ移相されて伝送されるようになる。
式は、ディジタル符号に応じて搬送波の位相を離散的に
変化させる変調方式であり、誤り率が低いと共に占有周
波数帯域幅が狭いことが知られている。このため、衛星
通信等で広く用いられている変調方式である。ＰＳＫ変
調方式における基本的な変調方式は、２相ＰＳＫ（ＢＰ
ＳＫ）であり、ＢＰＳＫでは”１”、”０”の２値デー
タに対して、それぞれ、「０」、「π」の位相データが
割り当てられる。すなわち、ＢＰＳＫにおいては、伝送
すべきデータが”１”の場合は、搬送波は移相されるこ
となく伝送され、伝送すべきデータが”０”の場合は、
搬送波はπだけ移相されて伝送されるようになる。
【０００３】また、４相ＰＳＫ（ＱＰＳＫ）も広く用い
られているＰＳＫ変調方式であり、ＱＰＳＫでは２ビッ
トのデータの４つの組み合わせに対して、例えば
「０」，「π／２」，「π」，「３π／２」の４つの移
相データが割り当てられる。すなわち、ＱＰＳＫにおい
ては、伝送すべき２ビットのデータが（００）の場合
は、搬送波は移相されることなくそのまま伝送され、伝
送すべき２ビットのデータが（０１）の場合は、搬送波
はπ／２移相されて伝送され、伝送すべき２ビットのデ
ータが（１１）の場合は、搬送波はπ移相されて伝送さ
れ、伝送すべき２ビットのデータが（１０）の場合は、
搬送波は３π／２移相されて伝送される。この伝送すべ
き２ビットのデータに対応する信号点配置を図６に示
す。
られているＰＳＫ変調方式であり、ＱＰＳＫでは２ビッ
トのデータの４つの組み合わせに対して、例えば
「０」，「π／２」，「π」，「３π／２」の４つの移
相データが割り当てられる。すなわち、ＱＰＳＫにおい
ては、伝送すべき２ビットのデータが（００）の場合
は、搬送波は移相されることなくそのまま伝送され、伝
送すべき２ビットのデータが（０１）の場合は、搬送波
はπ／２移相されて伝送され、伝送すべき２ビットのデ
ータが（１１）の場合は、搬送波はπ移相されて伝送さ
れ、伝送すべき２ビットのデータが（１０）の場合は、
搬送波は３π／２移相されて伝送される。この伝送すべ
き２ビットのデータに対応する信号点配置を図６に示
す。
【０００４】このようにＱＰＳＫされた信号を復調する
復調装置の構成の一例を図７に示す。図７において、受
信されたＱＰＳＫ信号は入力信号Ｓとしてミキサ（ＭＩ
Ｘ）２０４に供給され、局部発振器（ＯＳＣ）２０２か
ら供給されている局部発振信号と混合される。この局部
発振信号は入力信号Ｓの搬送波に同期した信号とされて
おり、ミキサ２０４からはミキサ２０４に供給されてい
る２つの信号の和と差の周波数の信号が出力される。そ
して、差の信号成分だけがローパスフィルタ（ＬＰＦ）
２０６により抽出されて、入力信号ＳのＩ成分としてア
ナログ／ディジタル変換器（Ａ／Ｄ）２１０に入力され
る。
復調装置の構成の一例を図７に示す。図７において、受
信されたＱＰＳＫ信号は入力信号Ｓとしてミキサ（ＭＩ
Ｘ）２０４に供給され、局部発振器（ＯＳＣ）２０２か
ら供給されている局部発振信号と混合される。この局部
発振信号は入力信号Ｓの搬送波に同期した信号とされて
おり、ミキサ２０４からはミキサ２０４に供給されてい
る２つの信号の和と差の周波数の信号が出力される。そ
して、差の信号成分だけがローパスフィルタ（ＬＰＦ）
２０６により抽出されて、入力信号ＳのＩ成分としてア
ナログ／ディジタル変換器（Ａ／Ｄ）２１０に入力され
る。
【０００５】また、入力信号Ｓはミキサ（ＭＩＸ）２０
５にも供給されるが、ミキサ２０５には局部発振器（Ｏ
ＳＣ）２０２により発生された局部発振信号がπ／２移
相器２０３によりπ／２移相されて供給されている。し
たがって、ミキサ２０５からは入力信号Ｓとπ／２移相
された局部発振信号との和と差の周波数の信号が出力さ
れる。そして、差の信号成分だけがローパスフィルタ
（ＬＰＦ）２０７により抽出されて、入力信号ＳのＱ成
分としてアナログ／ディジタル変換器（Ａ／Ｄ）２１１
に入力される。
５にも供給されるが、ミキサ２０５には局部発振器（Ｏ
ＳＣ）２０２により発生された局部発振信号がπ／２移
相器２０３によりπ／２移相されて供給されている。し
たがって、ミキサ２０５からは入力信号Ｓとπ／２移相
された局部発振信号との和と差の周波数の信号が出力さ
れる。そして、差の信号成分だけがローパスフィルタ
（ＬＰＦ）２０７により抽出されて、入力信号ＳのＱ成
分としてアナログ／ディジタル変換器（Ａ／Ｄ）２１１
に入力される。
【０００６】Ａ／Ｄ２１０およびＡ／Ｄ２１１でディジ
タル信号に変換されたＩ成分２１２とＱ成分２１３と
は、アドレス信号としてＲＯＭルックアップテーブル２
１４に供給される。この際のＩ成分２１２とＱ成分２１
３とは、例えば８ビットのディジタル信号とされる。Ｒ
ＯＭルックアップテーブル２１４には、移相角データが
格納されており、Ｉ成分２１２とＱ成分２１３をアドレ
スとして読み出された入力信号Ｓの位相角θが、ＲＯＭ
ルックアップテーブル２１４から出力される。この出力
２１５は、位相判定部２１６に供給されて、位相角θに
応じた２ビットのデータ（Ｘ、Ｙ）が出力される。これ
により、ＱＰＳＫされた入力信号Ｓを復調することがで
きる。
タル信号に変換されたＩ成分２１２とＱ成分２１３と
は、アドレス信号としてＲＯＭルックアップテーブル２
１４に供給される。この際のＩ成分２１２とＱ成分２１
３とは、例えば８ビットのディジタル信号とされる。Ｒ
ＯＭルックアップテーブル２１４には、移相角データが
格納されており、Ｉ成分２１２とＱ成分２１３をアドレ
スとして読み出された入力信号Ｓの位相角θが、ＲＯＭ
ルックアップテーブル２１４から出力される。この出力
２１５は、位相判定部２１６に供給されて、位相角θに
応じた２ビットのデータ（Ｘ、Ｙ）が出力される。これ
により、ＱＰＳＫされた入力信号Ｓを復調することがで
きる。
【０００７】例えば、図６に示すような入力信号Ｓが入
力された際には、ＲＯＭルックアップテーブル２１４か
ら、位相角θのデータが読み出されて位相判定部２１６
に入力され、位相判定部２１６から（０，０）の復調デ
ータが出力されるようになる。なお、ＲＯＭルックアッ
プテーブル２１４には０〜２πの位相角データが格納さ
れている。
力された際には、ＲＯＭルックアップテーブル２１４か
ら、位相角θのデータが読み出されて位相判定部２１６
に入力され、位相判定部２１６から（０，０）の復調デ
ータが出力されるようになる。なお、ＲＯＭルックアッ
プテーブル２１４には０〜２πの位相角データが格納さ
れている。
【０００８】
【発明が解決しようとする課題】ＱＰＳＫにおいては、
２ビットのデータを一シンボルにより伝送することがで
きるため、変調速度を上げることなく狭い伝送周波数帯
域にて高速の情報伝送が可能である。ところで、ＲＯＭ
ルックアップテーブル２１４を参照するアドレスをそれ
ぞれ８ビットとし、ＲＯＭルックアップテーブルから読
み出される位相角データを８ビットとすると、ＲＯＭル
ックアップテーブル２１４を構成するＲＯＭには、６４
ｋワードの記憶容量を有させる必要がある。しかしなが
ら、ＲＯＭルックアップテーブル２１４を構成するＲＯ
Ｍは、復調ＩＣ内部に備えさせることが一般的であるた
め、６４ｋワードのＲＯＭとすると、その実装面積が増
大し、復調ＩＣチップの単価を上昇させてしまうという
問題点があった。
２ビットのデータを一シンボルにより伝送することがで
きるため、変調速度を上げることなく狭い伝送周波数帯
域にて高速の情報伝送が可能である。ところで、ＲＯＭ
ルックアップテーブル２１４を参照するアドレスをそれ
ぞれ８ビットとし、ＲＯＭルックアップテーブルから読
み出される位相角データを８ビットとすると、ＲＯＭル
ックアップテーブル２１４を構成するＲＯＭには、６４
ｋワードの記憶容量を有させる必要がある。しかしなが
ら、ＲＯＭルックアップテーブル２１４を構成するＲＯ
Ｍは、復調ＩＣ内部に備えさせることが一般的であるた
め、６４ｋワードのＲＯＭとすると、その実装面積が増
大し、復調ＩＣチップの単価を上昇させてしまうという
問題点があった。
【０００９】そこで、本発明は、ＲＯＭルックアップテ
ーブルを構成するＲＯＭを復調ＩＣ内部に備えさせるよ
うにしても、復調ＩＣチップの単価を上昇させることの
ない位相判定回路を提供することを目的としている。
ーブルを構成するＲＯＭを復調ＩＣ内部に備えさせるよ
うにしても、復調ＩＣチップの単価を上昇させることの
ない位相判定回路を提供することを目的としている。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の位相判定回路は、入力信号のＩ成分とＱ成
分とから当該入力信号が属する象限を検出して、検出さ
れた象限を示す象限データを出力する象限判定手段と、
前記入力信号のＩ成分とＱ成分とをアドレスデータとし
て、基準位相に対する前記入力信号の位相角データを読
み出すルックアップテーブルと、前記アドレスデータ
を、前記象限データに応じて変換するアドレス変換手段
と、前記ルックアップテーブルから読み出された前記位
相角データを、前記象限データに応じて補正する位相角
データ補正手段とを備え、前記ルックアップテーブルに
は、前記象限判定手段において判定される象限における
基本単位象限に対応した位相角データのみが格納されて
おり、前記基本単位象限に対応するアドレスデータとな
るように前記アドレス変換手段によりアドレスデータが
変換されると共に、前記ルックアップテーブルから読み
出された位相角データを、前記入力信号が属する象限の
位相角データに対応するように、前記位相角補正手段に
より補正するようにしている。
に、本発明の位相判定回路は、入力信号のＩ成分とＱ成
分とから当該入力信号が属する象限を検出して、検出さ
れた象限を示す象限データを出力する象限判定手段と、
前記入力信号のＩ成分とＱ成分とをアドレスデータとし
て、基準位相に対する前記入力信号の位相角データを読
み出すルックアップテーブルと、前記アドレスデータ
を、前記象限データに応じて変換するアドレス変換手段
と、前記ルックアップテーブルから読み出された前記位
相角データを、前記象限データに応じて補正する位相角
データ補正手段とを備え、前記ルックアップテーブルに
は、前記象限判定手段において判定される象限における
基本単位象限に対応した位相角データのみが格納されて
おり、前記基本単位象限に対応するアドレスデータとな
るように前記アドレス変換手段によりアドレスデータが
変換されると共に、前記ルックアップテーブルから読み
出された位相角データを、前記入力信号が属する象限の
位相角データに対応するように、前記位相角補正手段に
より補正するようにしている。
【００１１】また、上記位相判定回路において、前記象
限データは、８象限の内のいずれかの象限に属するかを
示している象限データとされていてもよい。さらに、前
記入力信号が４相ＰＳＫ変調された信号とされており、
前記補正された位相角データから２ビットのデータを復
調するようにされていてもよい。
限データは、８象限の内のいずれかの象限に属するかを
示している象限データとされていてもよい。さらに、前
記入力信号が４相ＰＳＫ変調された信号とされており、
前記補正された位相角データから２ビットのデータを復
調するようにされていてもよい。
【００１２】このような本発明によれば、象限数を８象
限とした場合には、ルックアップテーブルの記憶容量を
従来の１／８とすることができ、本発明を復調ＩＣ内部
に組み込むようにしても、そのチップ面積を縮小するこ
とができることから、チップ単価を低廉とすることがで
きる。
限とした場合には、ルックアップテーブルの記憶容量を
従来の１／８とすることができ、本発明を復調ＩＣ内部
に組み込むようにしても、そのチップ面積を縮小するこ
とができることから、チップ単価を低廉とすることがで
きる。
【００１３】
【発明の実施の形態】本発明の位相判定装置の実施の形
態の構成例を示すブロック図を図１に示す。図１におい
て、受信されたＱＰＳＫ信号２０１は入力信号Ｓとして
ミキサ（ＭＩＸ）２０４に供給され、局部発振器（ＯＳ
Ｃ）２０２により発生された局部発振信号と混合され
る。この局部発振信号は入力信号Ｓの搬送波に同期した
信号とされており、ミキサ２０４からはミキサ２０４に
供給されている２つの信号の和と差の周波数の信号が出
力される。そして、差の信号成分だけがローパスフィル
タ（ＬＰＦ）２０６により抽出されて、入力信号ＳのＩ
成分２０８としてアナログ／ディジタル変換器（Ａ／
Ｄ）２１０に入力される。
態の構成例を示すブロック図を図１に示す。図１におい
て、受信されたＱＰＳＫ信号２０１は入力信号Ｓとして
ミキサ（ＭＩＸ）２０４に供給され、局部発振器（ＯＳ
Ｃ）２０２により発生された局部発振信号と混合され
る。この局部発振信号は入力信号Ｓの搬送波に同期した
信号とされており、ミキサ２０４からはミキサ２０４に
供給されている２つの信号の和と差の周波数の信号が出
力される。そして、差の信号成分だけがローパスフィル
タ（ＬＰＦ）２０６により抽出されて、入力信号ＳのＩ
成分２０８としてアナログ／ディジタル変換器（Ａ／
Ｄ）２１０に入力される。
【００１４】また、入力信号Ｓはミキサ（ＭＩＸ）２０
５にも供給されるが、ミキサ２０５には局部発振器（Ｏ
ＳＣ）２０２により発生された局部発振信号がπ／２移
相器２０３によりπ／２移相されて供給されている。し
たがって、ミキサ２０５からは入力信号Ｓとπ／２移相
された局部発振信号との和と差の周波数の信号が出力さ
れる。そして、差の信号成分だけがローパスフィルタ
（ＬＰＦ）２０７により抽出されて、入力信号ＳのＱ成
分２０９としてアナログ／ディジタル変換器（Ａ／Ｄ）
２１１に入力される。
５にも供給されるが、ミキサ２０５には局部発振器（Ｏ
ＳＣ）２０２により発生された局部発振信号がπ／２移
相器２０３によりπ／２移相されて供給されている。し
たがって、ミキサ２０５からは入力信号Ｓとπ／２移相
された局部発振信号との和と差の周波数の信号が出力さ
れる。そして、差の信号成分だけがローパスフィルタ
（ＬＰＦ）２０７により抽出されて、入力信号ＳのＱ成
分２０９としてアナログ／ディジタル変換器（Ａ／Ｄ）
２１１に入力される。
【００１５】Ａ／Ｄ２１０およびＡ／Ｄ２１１において
ディジタル信号に変換されたＩ成分２１２とＱ成分２１
３とは、象限判定部３０１に供給されて、Ｉ成分２１２
とＱ成分２１３とから、入力信号Ｓが属する象限が判定
される。この象限は、例えば図２に示すように８象限と
され、象限判定部３０１からは第１象限〜第８象限
のいずれかを示す象限データ３０３が出力される。した
がって、象限を示す象限データ３０３は３ビットでよい
ことになる。なお、象限判定部３０１においては、ディ
ジタル信号に変換されたＩ成分２１２とＱ成分２１３と
の上位ビットの大小と、その符号ビットとにより入力信
号Ｓが属している象限を判定するようにしている。
ディジタル信号に変換されたＩ成分２１２とＱ成分２１
３とは、象限判定部３０１に供給されて、Ｉ成分２１２
とＱ成分２１３とから、入力信号Ｓが属する象限が判定
される。この象限は、例えば図２に示すように８象限と
され、象限判定部３０１からは第１象限〜第８象限
のいずれかを示す象限データ３０３が出力される。した
がって、象限を示す象限データ３０３は３ビットでよい
ことになる。なお、象限判定部３０１においては、ディ
ジタル信号に変換されたＩ成分２１２とＱ成分２１３と
の上位ビットの大小と、その符号ビットとにより入力信
号Ｓが属している象限を判定するようにしている。
【００１６】また、Ｉ成分２１２とＱ成分２１３とは、
例えば８ビットのディジタル信号とされ、それぞれ８ビ
ットのＩ成分２１２とＱ成分２１３とが合成され、１６
ビットとされてそのまま象限判定部３０１から出力され
る。そして、Ｉ成分２１２とＱ成分２１３とからなる１
６ビットのデータがアドレスデータとされてＲＯＭルッ
クアップテーブル３０６に供給され、このアドレスデー
タに対応する位相角データθｄがＲＯＭルックアップテ
ーブル３０６から読み出されるようになる。
例えば８ビットのディジタル信号とされ、それぞれ８ビ
ットのＩ成分２１２とＱ成分２１３とが合成され、１６
ビットとされてそのまま象限判定部３０１から出力され
る。そして、Ｉ成分２１２とＱ成分２１３とからなる１
６ビットのデータがアドレスデータとされてＲＯＭルッ
クアップテーブル３０６に供給され、このアドレスデー
タに対応する位相角データθｄがＲＯＭルックアップテ
ーブル３０６から読み出されるようになる。
【００１７】この際に、ＲＯＭルックアップテーブル３
０６には、第１象限に対応する図３に示す０°〜４５
°の３角形の領域の位相角データのみが格納されてい
る。このため、ＲＯＭルックアップテーブル３０６を構
成するＲＯＭの記憶容量は、従来に比して１／８の記憶
容量とすることができる。なお、図３に示すメモリマッ
プにおいて横軸はＩ成分のアドレスデータＡＤXとさ
れ、縦軸はＱ成分のアドレスデータＡＤYとされる。ま
た、この場合のＩ成分によるアドレスデータ範囲は、Ａ
／Ｄ２１０，Ａ／Ｄ２１１の出力ビット数がそれぞれ８
ビットの場合は、”１０００００００”〜”１１１１１
１１１”とされ、Ｑ成分によるアドレスデータ範囲も同
様に、”１０００００００”〜”１１１１１１１１”と
される。
０６には、第１象限に対応する図３に示す０°〜４５
°の３角形の領域の位相角データのみが格納されてい
る。このため、ＲＯＭルックアップテーブル３０６を構
成するＲＯＭの記憶容量は、従来に比して１／８の記憶
容量とすることができる。なお、図３に示すメモリマッ
プにおいて横軸はＩ成分のアドレスデータＡＤXとさ
れ、縦軸はＱ成分のアドレスデータＡＤYとされる。ま
た、この場合のＩ成分によるアドレスデータ範囲は、Ａ
／Ｄ２１０，Ａ／Ｄ２１１の出力ビット数がそれぞれ８
ビットの場合は、”１０００００００”〜”１１１１１
１１１”とされ、Ｑ成分によるアドレスデータ範囲も同
様に、”１０００００００”〜”１１１１１１１１”と
される。
【００１８】したがって、このアドレス範囲に含まれな
いアドレス範囲の象限、あるいはＲＯＭルックアップテ
ーブル３０６に位相角データが格納されていない第２象
限に、入力信号Ｓが属していると象限判定部３０１に
より判定された場合は、Ｉ成分２１２とＱ成分２１３と
からなる１６ビットのアドレスデータを、仮想的に第１
象限のアドレス範囲に属するよう変換する必要があ
る。このアドレス変換を行うのが、アドレス変換部３０
４とされており、アドレス変換部３０４には象限判定部
３０１から３ビットの象限データ３０３が供給されてい
る。
いアドレス範囲の象限、あるいはＲＯＭルックアップテ
ーブル３０６に位相角データが格納されていない第２象
限に、入力信号Ｓが属していると象限判定部３０１に
より判定された場合は、Ｉ成分２１２とＱ成分２１３と
からなる１６ビットのアドレスデータを、仮想的に第１
象限のアドレス範囲に属するよう変換する必要があ
る。このアドレス変換を行うのが、アドレス変換部３０
４とされており、アドレス変換部３０４には象限判定部
３０１から３ビットの象限データ３０３が供給されてい
る。
【００１９】アドレス変換部３０４は、象限データ３０
３に基づいて１６ビットのアドレスデータのアドレス変
換を行っているが、象限データ３０３が、図２に斜線を
施して示す第２象限に属している場合には、Ｉ成分に
よるアドレスデータ２１２とＱ成分によるアドレスデー
タ２１３とを入れ替えて１６ビットのアドレスデータ３
０５とするアドレス変換が行われる。また、第３象限
に属している場合には、Ｉ成分によるアドレスデータ２
１２の２の補数が演算され、２の補数とされたＩ成分の
アドレスデータ２１２とＱ成分によるアドレスデータ２
１３とを入れ替えて１６ビットのアドレスデータ３０５
とするアドレス変換が行われる。
３に基づいて１６ビットのアドレスデータのアドレス変
換を行っているが、象限データ３０３が、図２に斜線を
施して示す第２象限に属している場合には、Ｉ成分に
よるアドレスデータ２１２とＱ成分によるアドレスデー
タ２１３とを入れ替えて１６ビットのアドレスデータ３
０５とするアドレス変換が行われる。また、第３象限
に属している場合には、Ｉ成分によるアドレスデータ２
１２の２の補数が演算され、２の補数とされたＩ成分の
アドレスデータ２１２とＱ成分によるアドレスデータ２
１３とを入れ替えて１６ビットのアドレスデータ３０５
とするアドレス変換が行われる。
【００２０】さらに、入力信号Ｓが第４象限に属して
いる場合には、Ｉ成分によるアドレスデータ２１２の２
の補数が演算され、２の補数とされたＩ成分のアドレス
データ２１２とＱ成分によるアドレスデータ２１３とか
らなる１６ビットのアドレスデータ３０５とするアドレ
ス変換が行われる。さらにまた、入力信号Ｓが第５象限
に属している場合には、Ｉ成分によるアドレスデータ
２１２の２の補数が演算されると共に、Ｑ成分によるア
ドレスデータ２１３の２の補数が演算され、２の補数と
されたＩ成分のアドレスデータ２１２と、２の補数とさ
れたＱ成分によるアドレスデータ２１３とからなる１６
ビットのアドレスデータ３０５とするアドレス変換が行
われる。
いる場合には、Ｉ成分によるアドレスデータ２１２の２
の補数が演算され、２の補数とされたＩ成分のアドレス
データ２１２とＱ成分によるアドレスデータ２１３とか
らなる１６ビットのアドレスデータ３０５とするアドレ
ス変換が行われる。さらにまた、入力信号Ｓが第５象限
に属している場合には、Ｉ成分によるアドレスデータ
２１２の２の補数が演算されると共に、Ｑ成分によるア
ドレスデータ２１３の２の補数が演算され、２の補数と
されたＩ成分のアドレスデータ２１２と、２の補数とさ
れたＱ成分によるアドレスデータ２１３とからなる１６
ビットのアドレスデータ３０５とするアドレス変換が行
われる。
【００２１】さらにまた、入力信号Ｓが第６象限に属
する場合は、Ｉ成分によるアドレスデータ２１２の２の
補数が演算されると共に、Ｑ成分によるアドレスデータ
２１３の２の補数が演算され、２の補数とされたＩ成分
のアドレスデータ２１２と、２の補数とされたＱ成分に
よるアドレスデータ２１３とを入れ替えて１６ビットの
アドレスデータ３０５とするアドレス変換が行われる。
さらにまた、入力信号Ｓが第７象限に属する場合は、
Ｑ成分によるアドレスデータ２１３の２の補数が演算さ
れ、Ｉ成分のアドレスデータ２１２と、２の補数とされ
たＱ成分によるアドレスデータ２１３とを入れ替えて１
６ビットのアドレスデータ３０５とするアドレス変換が
行われる。さらにまた、入力信号Ｓが第８象限に属す
る場合は、Ｑ成分によるアドレスデータ２１３の２の補
数が演算され、Ｉ成分のアドレスデータ２１２と、２の
補数とされたＱ成分によるアドレスデータ２１３とから
なる１６ビットのアドレスデータ３０５とするアドレス
変換が行われる。
する場合は、Ｉ成分によるアドレスデータ２１２の２の
補数が演算されると共に、Ｑ成分によるアドレスデータ
２１３の２の補数が演算され、２の補数とされたＩ成分
のアドレスデータ２１２と、２の補数とされたＱ成分に
よるアドレスデータ２１３とを入れ替えて１６ビットの
アドレスデータ３０５とするアドレス変換が行われる。
さらにまた、入力信号Ｓが第７象限に属する場合は、
Ｑ成分によるアドレスデータ２１３の２の補数が演算さ
れ、Ｉ成分のアドレスデータ２１２と、２の補数とされ
たＱ成分によるアドレスデータ２１３とを入れ替えて１
６ビットのアドレスデータ３０５とするアドレス変換が
行われる。さらにまた、入力信号Ｓが第８象限に属す
る場合は、Ｑ成分によるアドレスデータ２１３の２の補
数が演算され、Ｉ成分のアドレスデータ２１２と、２の
補数とされたＱ成分によるアドレスデータ２１３とから
なる１６ビットのアドレスデータ３０５とするアドレス
変換が行われる。
【００２２】このようにして入力信号Ｓがいずれの象限
に属しているかによらず、１６ビットのアドレスデータ
３０２は第１象限のアドレス範囲のアドレスデータ３
０５にアドレス変換されるようになる。そして、この１
６ビットのアドレスデータ３０５によりＲＯＭルックア
ップテーブル３０６から、アドレスデータ３０５に応じ
た移相角データθｄが読み出されるようになる。この移
相角データθｄは、例えば８ビットで表されるが、図３
に示すようにアナログ的に表現すれば０°〜４５°の第
１象限の範囲の位相角データとされる。
に属しているかによらず、１６ビットのアドレスデータ
３０２は第１象限のアドレス範囲のアドレスデータ３
０５にアドレス変換されるようになる。そして、この１
６ビットのアドレスデータ３０５によりＲＯＭルックア
ップテーブル３０６から、アドレスデータ３０５に応じ
た移相角データθｄが読み出されるようになる。この移
相角データθｄは、例えば８ビットで表されるが、図３
に示すようにアナログ的に表現すれば０°〜４５°の第
１象限の範囲の位相角データとされる。
【００２３】ＲＯＭルックアップテーブル３０６から読
み出された移相角データθｄは、位相角データ補正部３
０８に供給されて、象限判定部３０１から供給された３
ビットの象限データに基づいて、移相角データθｄが補
正される。この補正態様を図４に示す。すなわち、入力
信号Ｓが第１象限に属している場合には移相角データ
θｄは補正されることなくそのまま補正移相角データθ
として出力され、入力信号Ｓが第２象限に属している
場合には（９０−θｄ）の演算が行われ、その演算結果
が補正移相角データθとして出力される。さらに、入力
信号Ｓが第３象限に属している場合には（９０＋θ
ｄ）の演算が行われ、その演算結果が補正移相角データ
θとして出力される。
み出された移相角データθｄは、位相角データ補正部３
０８に供給されて、象限判定部３０１から供給された３
ビットの象限データに基づいて、移相角データθｄが補
正される。この補正態様を図４に示す。すなわち、入力
信号Ｓが第１象限に属している場合には移相角データ
θｄは補正されることなくそのまま補正移相角データθ
として出力され、入力信号Ｓが第２象限に属している
場合には（９０−θｄ）の演算が行われ、その演算結果
が補正移相角データθとして出力される。さらに、入力
信号Ｓが第３象限に属している場合には（９０＋θ
ｄ）の演算が行われ、その演算結果が補正移相角データ
θとして出力される。
【００２４】さらにまた、入力信号Ｓが第４象限に属
している場合には（１８０−θｄ）の演算が行われ、そ
の演算結果が補正移相角データθとして出力され、入力
信号Ｓが第５象限に属している場合には（１８０＋θ
ｄ）の演算が行われ、その演算結果が補正移相角データ
θとして出力される。さらにまた、入力信号Ｓが第６象
限に属している場合には（２７０−θｄ）の演算が行
われ、その演算結果が補正移相角データθとして出力さ
れ、入力信号Ｓが第７象限に属している場合には（２
７０＋θｄ）の演算が行われ、その演算結果が補正移相
角データθとして出力される。
している場合には（１８０−θｄ）の演算が行われ、そ
の演算結果が補正移相角データθとして出力され、入力
信号Ｓが第５象限に属している場合には（１８０＋θ
ｄ）の演算が行われ、その演算結果が補正移相角データ
θとして出力される。さらにまた、入力信号Ｓが第６象
限に属している場合には（２７０−θｄ）の演算が行
われ、その演算結果が補正移相角データθとして出力さ
れ、入力信号Ｓが第７象限に属している場合には（２
７０＋θｄ）の演算が行われ、その演算結果が補正移相
角データθとして出力される。
【００２５】さらにまた、入力信号Ｓが第８象限に属
している場合には（３６０−θｄ）の演算が行われ、そ
の演算結果が補正移相角データθとして出力される。こ
れにより、従来より１／８とされた記憶容量のＲＯＭか
らなるＲＯＭルックアップテーブル３０６としても、０
°〜３６０°の補正移相角データθを得ることができる
ようになる。そして、補正移相角データθは、位相判定
部３１０に供給されて、補正位相角データθに応じた２
ビットのデータ（Ｘ、Ｙ）が出力される。これにより、
ＱＰＳＫされた入力信号Ｓを復調することができる。
している場合には（３６０−θｄ）の演算が行われ、そ
の演算結果が補正移相角データθとして出力される。こ
れにより、従来より１／８とされた記憶容量のＲＯＭか
らなるＲＯＭルックアップテーブル３０６としても、０
°〜３６０°の補正移相角データθを得ることができる
ようになる。そして、補正移相角データθは、位相判定
部３１０に供給されて、補正位相角データθに応じた２
ビットのデータ（Ｘ、Ｙ）が出力される。これにより、
ＱＰＳＫされた入力信号Ｓを復調することができる。
【００２６】ところで、図３に示されるように、ＲＯＭ
ルックアップテーブル３０６を構成するＲＯＭの記憶容
量は１／８とされるものの、Ｉ成分のアドレス数は８ビ
ットとされると共に、Ｑ成分のアドレス数も８ビットと
されている。これにより、アドレス可能範囲は、ＲＯＭ
ルックアップテーブル３０６の容量の倍の容量をアドレ
ス可能なことがわかる。すなわち、冗長性を有したアド
レス数とされており、このため復調ＩＣに位相判定回路
を備えさせた際に、冗長性を有するアドレス数のために
チップ面積が若干増大してしまうことになる。
ルックアップテーブル３０６を構成するＲＯＭの記憶容
量は１／８とされるものの、Ｉ成分のアドレス数は８ビ
ットとされると共に、Ｑ成分のアドレス数も８ビットと
されている。これにより、アドレス可能範囲は、ＲＯＭ
ルックアップテーブル３０６の容量の倍の容量をアドレ
ス可能なことがわかる。すなわち、冗長性を有したアド
レス数とされており、このため復調ＩＣに位相判定回路
を備えさせた際に、冗長性を有するアドレス数のために
チップ面積が若干増大してしまうことになる。
【００２７】そこで、本発明の位相判定回路の実施の形
態の変形例においては、アドレス数の冗長性を除去する
ようにして、チップ面積の増大を防止している。この原
理を図５を参照して説明する。図５はＲＯＭルックアッ
プテーブル３０６のメモリマップを示す図であり、横軸
のアドレスデータＡＤXがＩ成分からなるアドレスデー
タとされ、縦軸のアドレスデータＡＤYがＱ成分からな
るアドレスデータとされている。そして、横軸のアドレ
スデータＡＤXが図示する最大アドレスデータＡＤXMの
１／２とされた折り返しアドレスデータＡＤXL以上とさ
れ、かつ、縦軸のアドレスデータＡＤYが図示する最大
アドレスデータＡＤYMの１／２とされた折り返しアドレ
スデータＡＤYL以上とされている領域で示す範囲を、
領域として折り返すようにする。
態の変形例においては、アドレス数の冗長性を除去する
ようにして、チップ面積の増大を防止している。この原
理を図５を参照して説明する。図５はＲＯＭルックアッ
プテーブル３０６のメモリマップを示す図であり、横軸
のアドレスデータＡＤXがＩ成分からなるアドレスデー
タとされ、縦軸のアドレスデータＡＤYがＱ成分からな
るアドレスデータとされている。そして、横軸のアドレ
スデータＡＤXが図示する最大アドレスデータＡＤXMの
１／２とされた折り返しアドレスデータＡＤXL以上とさ
れ、かつ、縦軸のアドレスデータＡＤYが図示する最大
アドレスデータＡＤYMの１／２とされた折り返しアドレ
スデータＡＤYL以上とされている領域で示す範囲を、
領域として折り返すようにする。
【００２８】すると、メモリマップ上のアドレス範囲
は、横軸のアドレスデータＡＤXの範囲は不変である
が、縦軸のアドレスデータＡＤYの範囲は折り返しアド
レスデータＡＤYL以下の１／２とすることができる。従
って、縦軸のアドレスデータＡＤYのビット数を半減す
ることができる。この場合のＲＯＭルックアップテーブ
ル３０６を構成するＲＯＭのアドレス領域は、図５に斜
線を付して示す長方形の領域とされ、当該ＲＯＭの記憶
容量を１／８とすることができると共に、縦軸のアドレ
スデータであるＱ成分のアドレスデータのビット数を半
減することができるようになる。
は、横軸のアドレスデータＡＤXの範囲は不変である
が、縦軸のアドレスデータＡＤYの範囲は折り返しアド
レスデータＡＤYL以下の１／２とすることができる。従
って、縦軸のアドレスデータＡＤYのビット数を半減す
ることができる。この場合のＲＯＭルックアップテーブ
ル３０６を構成するＲＯＭのアドレス領域は、図５に斜
線を付して示す長方形の領域とされ、当該ＲＯＭの記憶
容量を１／８とすることができると共に、縦軸のアドレ
スデータであるＱ成分のアドレスデータのビット数を半
減することができるようになる。
【００２９】このような、位相判定回路においては、横
軸のアドレスデータＡＤXが折り返しアドレスデータＡ
ＤXL以上、かつ、縦軸のアドレスデータＡＤYが折り返
しアドレスデータＡＤYL以上であることを検出する折り
返し検出手段を設け、折り返し検出手段により、この条
件が満たされたアドレスデータが検出された際に、横軸
のアドレスデータＡＤXをその最上位ビット（ＭＳＢ）
を除いて反転すると共に、縦軸のアドレスデータＡＤY
をその最上位ビット（ＭＳＢ）を除いて反転するように
すればよい。なお、最上位ビットを除くのは、最上位ビ
ットが符号（サイン）ビットであるからである。
軸のアドレスデータＡＤXが折り返しアドレスデータＡ
ＤXL以上、かつ、縦軸のアドレスデータＡＤYが折り返
しアドレスデータＡＤYL以上であることを検出する折り
返し検出手段を設け、折り返し検出手段により、この条
件が満たされたアドレスデータが検出された際に、横軸
のアドレスデータＡＤXをその最上位ビット（ＭＳＢ）
を除いて反転すると共に、縦軸のアドレスデータＡＤY
をその最上位ビット（ＭＳＢ）を除いて反転するように
すればよい。なお、最上位ビットを除くのは、最上位ビ
ットが符号（サイン）ビットであるからである。
【００３０】なお、上記の説明においてはＰＳＫとして
説明したが、本発明はＰＳＫに適用することができるだ
けでなく、直交振幅変調方式（ＱＡＭ）における位相判
定回路としても適用することができる。ただし、ＱＡＭ
に適用する際にはＲＯＭルックアップテーブル３０６か
ら振幅の絶対値データも出力するようにし、振幅の絶対
値データと位相角データとから元のデータを復調するよ
うにする。
説明したが、本発明はＰＳＫに適用することができるだ
けでなく、直交振幅変調方式（ＱＡＭ）における位相判
定回路としても適用することができる。ただし、ＱＡＭ
に適用する際にはＲＯＭルックアップテーブル３０６か
ら振幅の絶対値データも出力するようにし、振幅の絶対
値データと位相角データとから元のデータを復調するよ
うにする。
【００３１】
【発明の効果】本発明は以上のように構成されているの
で、象限数を８象限とした場合には、ルックアップテー
ブルの記憶容量を従来の１／８とすることができ、本発
明を復調ＩＣ内部に組み込むようにしても、そのチップ
面積を縮小することができることから、チップ単価を低
廉とすることができる。さらに、ＲＯＭルックアップテ
ーブルの領域の一部を折り返すようにすることにより、
アドレス本数を半減することができ、よりチップ面積を
縮小することができるようになる。
で、象限数を８象限とした場合には、ルックアップテー
ブルの記憶容量を従来の１／８とすることができ、本発
明を復調ＩＣ内部に組み込むようにしても、そのチップ
面積を縮小することができることから、チップ単価を低
廉とすることができる。さらに、ＲＯＭルックアップテ
ーブルの領域の一部を折り返すようにすることにより、
アドレス本数を半減することができ、よりチップ面積を
縮小することができるようになる。
【図１】本発明の位相判定回路の実施の形態の構成例を
示すブロック図である。
示すブロック図である。
【図２】ＱＰＳＫの信号点配置と象限の関係を示す図で
ある。
ある。
【図３】本発明におけるＲＯＭルックアップテーブルの
メモリマップを示す図である。
メモリマップを示す図である。
【図４】本発明における位相データ補正部の補正内容を
示す図である。
示す図である。
【図５】本発明の実施の形態の変形例の原理を説明する
ためのメモリマップを示す図である。
ためのメモリマップを示す図である。
【図６】ＱＰＳＫの信号点配置を示す図である。
【図７】従来のＱＰＳＫ復調回路の構成を示すブロック
図である。
図である。
２０１ 入力信号 ２０２ 局部発振器 ２０３ π／２移相器 ２０４、２０５ ミキサ ２０６，２０７ ＬＰＦ ２０８ Ｉ成分 ２０９ Ｑ成分 ２１０，２１１ Ａ／Ｄ変換器 ３０１ 象限判定部 ３０４ アドレス変換部 ３０６ ルックアップテーブル ３０８ 移相角データ補正部 ３１０ 位相判定部
Claims (3)
- 【請求項１】 入力信号のＩ成分とＱ成分とから当該入
力信号が属する象限を検出して、検出された象限を示す
象限データを出力する象限判定手段と、 前記入力信号のＩ成分とＱ成分とをアドレスデータとし
て、基準位相に対する前記入力信号の位相角データを読
み出すルックアップテーブルと、 前記アドレスデータを、前記象限データに応じて変換す
るアドレス変換手段と、 前記ルックアップテーブルから読み出された前記位相角
データを、前記象限データに応じて補正する位相角デー
タ補正手段とを備え、 前記ルックアップテーブルには、前記象限判定手段にお
いて判定される象限における基本単位象限に対応した位
相角データのみが格納されており、前記基本単位象限に
対応するアドレスデータとなるように前記アドレス変換
手段によりアドレスデータが変換されると共に、前記ル
ックアップテーブルから読み出された位相角データを、
前記入力信号が属する象限の位相角データに対応するよ
うに、前記位相角補正手段により補正するようにしたこ
とを特徴とする位相判定回路。 - 【請求項２】 前記象限データは、８象限の内のいずれ
かの象限に属するかを示している象限データとされてい
ることを特徴とする請求項１記載の位相判定回路。 - 【請求項３】 前記入力信号が４相ＰＳＫ変調された信
号とされており、前記補正された位相角データから２ビ
ットのデータを復調するようにされていることを特徴と
する請求項１あるいは請求項２記載の位相判定回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9168920A JPH1117755A (ja) | 1997-06-25 | 1997-06-25 | 位相判定回路 |
| TW087109972A TW391112B (en) | 1997-06-25 | 1998-06-22 | Phase decision circuit |
| DE19828159A DE19828159B4 (de) | 1997-06-25 | 1998-06-24 | Phasenauswahlschaltung |
| US09/104,167 US6100755A (en) | 1997-06-25 | 1998-06-25 | Phase decision circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9168920A JPH1117755A (ja) | 1997-06-25 | 1997-06-25 | 位相判定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117755A true JPH1117755A (ja) | 1999-01-22 |
Family
ID=15877014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9168920A Withdrawn JPH1117755A (ja) | 1997-06-25 | 1997-06-25 | 位相判定回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6100755A (ja) |
| JP (1) | JPH1117755A (ja) |
| DE (1) | DE19828159B4 (ja) |
| TW (1) | TW391112B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8239914B2 (en) * | 2004-07-22 | 2012-08-07 | Broadcom Corporation | Highly integrated single chip set-top box |
| US7760833B1 (en) * | 2005-02-17 | 2010-07-20 | Analog Devices, Inc. | Quadrature demodulation with phase shift |
| CN102369706B (zh) * | 2010-09-02 | 2013-10-09 | 华为技术有限公司 | 相位偏移和抖动补偿器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4644561A (en) * | 1985-03-20 | 1987-02-17 | International Mobile Machines Corp. | Modem for RF subscriber telephone system |
| GB8916623D0 (en) * | 1989-07-20 | 1989-09-06 | Ncr Co | Spread spectrum signal demodulator |
| JPH05135807A (ja) * | 1991-11-14 | 1993-06-01 | Meidensha Corp | 積層電池の製造方法 |
| JP3131055B2 (ja) * | 1992-12-15 | 2001-01-31 | 富士通株式会社 | データ通信用モデムのタイミング位相判定装置及び方法 |
| KR0132872B1 (ko) * | 1993-09-08 | 1998-04-21 | 김광호 | 디지탈 주파수복조기 |
| US5533060A (en) * | 1993-12-16 | 1996-07-02 | Satellite Communication Laboratory Co., Ltd. | Multi-phase PSK signal decoder including phase display generator with phase correcting feedback |
-
1997
- 1997-06-25 JP JP9168920A patent/JPH1117755A/ja not_active Withdrawn
-
1998
- 1998-06-22 TW TW087109972A patent/TW391112B/zh not_active IP Right Cessation
- 1998-06-24 DE DE19828159A patent/DE19828159B4/de not_active Expired - Fee Related
- 1998-06-25 US US09/104,167 patent/US6100755A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6100755A (en) | 2000-08-08 |
| DE19828159A1 (de) | 1999-01-07 |
| DE19828159B4 (de) | 2005-07-07 |
| TW391112B (en) | 2000-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3169714B2 (ja) | ディジタル無線変調器 | |
| US6160855A (en) | Digital modulation method and digital communication system | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| US4674105A (en) | Digital signal processor | |
| US5363410A (en) | Modulation circuit for a digital radio communications apparatus using a phase shifted DQPSK modulation system | |
| US5956374A (en) | Jitter suppressing circuit | |
| JPH1117755A (ja) | 位相判定回路 | |
| US5535244A (en) | Digital modulating/demodulating apparatus and a digital demodulating apparatus | |
| FI94818C (fi) | Menetelmä digitaalisesti moduloidun signaalin demoduloimiseksi sekä demodulaattori | |
| WO1997020417A1 (fr) | Demodulateur numerique | |
| CA2291021C (en) | Absolute phasing circuit | |
| US5432483A (en) | Digital quadrature modulator and method for testing the same | |
| JPH1056486A (ja) | 復調装置 | |
| JP3097075B2 (ja) | 一定振幅変調器 | |
| US6157686A (en) | Diversity apparatus with improved ability of reproducing carrier wave in synchronous detection | |
| US5418819A (en) | Transmitting apparatus and receiving apparatus based on phase modulation method | |
| EP0822689B1 (en) | Carrier recovery in a PSK receiver | |
| JP4082169B2 (ja) | 振幅位相変換器及び振幅位相変換方法 | |
| JP3250612B2 (ja) | ディジタル振幅制限増幅回路と方法およびデジタル復調器 | |
| JP3948907B2 (ja) | 位相検出装置 | |
| JP3086488B2 (ja) | デジタル位相変調器 | |
| JP2002094592A (ja) | ディジタル復調装置 | |
| JPH08163191A (ja) | 直交変調装置及びその制御方法 | |
| JPH06268701A (ja) | 位相偏移変調信号の復調方法及び復調回路 | |
| JPH0614068A (ja) | 複素角度変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |