JP2850008B2 - ビデオ装置用高電圧電源 - Google Patents
ビデオ装置用高電圧電源Info
- Publication number
- JP2850008B2 JP2850008B2 JP63267031A JP26703188A JP2850008B2 JP 2850008 B2 JP2850008 B2 JP 2850008B2 JP 63267031 A JP63267031 A JP 63267031A JP 26703188 A JP26703188 A JP 26703188A JP 2850008 B2 JP2850008 B2 JP 2850008B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- flyback
- phase
- circuit
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔発明の分野〕 この発明は高電圧安定化機能を有するテレビジヨン装
置用電源に関するものである。
置用電源に関するものである。
テレビジヨン受像機回路やモニタ回路においては、ア
ルタ加速電位、即ち、映像管用の高電圧は水平出力フラ
イバツク変成器の高電圧巻線に生成されるリトレースパ
ルス電圧を整流することによつて取出すのが普通であ
る。リトレースパルス電圧はフライバツク変成器の１次
巻線を介して高電圧巻線に結合されている水平偏向回路
出力段により生成される。この水平偏向回路出力段は水
平偏向巻線とリトレースキヤパシタ、及びダンパダイオ
ードと水平出力トランジスタを有するトレーススイツチ
とを備えている。
ルタ加速電位、即ち、映像管用の高電圧は水平出力フラ
イバツク変成器の高電圧巻線に生成されるリトレースパ
ルス電圧を整流することによつて取出すのが普通であ
る。リトレースパルス電圧はフライバツク変成器の１次
巻線を介して高電圧巻線に結合されている水平偏向回路
出力段により生成される。この水平偏向回路出力段は水
平偏向巻線とリトレースキヤパシタ、及びダンパダイオ
ードと水平出力トランジスタを有するトレーススイツチ
とを備えている。
一般的なテレビジヨン受像機回路においては、ラスタ
の寸法はアルタ加速電位の平方根に反比例する。高電圧
回路はある大きさの電源（ソース）インピーダンスを呈
するから、アルタ端子から引出される負荷電流が増える
と、アルタ加速電位が減少する。ビーム電流の変動に基
づくアルタ電圧の変動は主としてフライバツク変成器の
高電圧巻線と１次巻線との間の漏洩インダクタンスが原
因で生じる。アルタ電圧の変動は受像機の動作を劣化さ
せることになる。この動作の低下は高ビーム電流時の集
束度の低下、ラスタ寸法の変動、最大明るさの低下とな
つて現われる。
の寸法はアルタ加速電位の平方根に反比例する。高電圧
回路はある大きさの電源（ソース）インピーダンスを呈
するから、アルタ端子から引出される負荷電流が増える
と、アルタ加速電位が減少する。ビーム電流の変動に基
づくアルタ電圧の変動は主としてフライバツク変成器の
高電圧巻線と１次巻線との間の漏洩インダクタンスが原
因で生じる。アルタ電圧の変動は受像機の動作を劣化さ
せることになる。この動作の低下は高ビーム電流時の集
束度の低下、ラスタ寸法の変動、最大明るさの低下とな
つて現われる。
ある従来装置においては、ビーム電流に応じた電圧降
下が現われる抵抗を通して付勢電圧を供給することによ
つて、ラスタ幅の変動の補償を行つている。この抵抗は
フライバツク変成器の１次巻線に結合されている。この
ような構成によつてラスタ幅補償が可能なのは、ラスタ
幅の変動は、１次巻線の両端間に印加される偏向電流の
振幅を決定する付勢電圧の変動に正比例するが、高電圧
リトレースパルスの変動に対しては、その平方根にしか
比例しないということによる。困つたことには、このよ
うな構成においては、上記の抵抗の両端間の電圧降下は
高ビーム電流時に高電圧をさらに低下させてしまい、そ
の結果、集束電圧及びアルタ電圧が最適レベルからはず
れてしまう。
下が現われる抵抗を通して付勢電圧を供給することによ
つて、ラスタ幅の変動の補償を行つている。この抵抗は
フライバツク変成器の１次巻線に結合されている。この
ような構成によつてラスタ幅補償が可能なのは、ラスタ
幅の変動は、１次巻線の両端間に印加される偏向電流の
振幅を決定する付勢電圧の変動に正比例するが、高電圧
リトレースパルスの変動に対しては、その平方根にしか
比例しないということによる。困つたことには、このよ
うな構成においては、上記の抵抗の両端間の電圧降下は
高ビーム電流時に高電圧をさらに低下させてしまい、そ
の結果、集束電圧及びアルタ電圧が最適レベルからはず
れてしまう。
例えば、高い解像度と高い精細度とを持つた非常に大
きな映像管が出現したことにより、ビーム電流または明
るさの全範囲にわたつて、より良好な表示性能を得るた
めに、より安定した、即ち、より充分に調整されたアル
タ電圧を得ることが望まれる。さらに、Ｘ線放射の限界
を考慮して、低ビート電流で高輝度を達成し、その結
果、良好なスポツトサイズを達成するために、最大許容
値までアルタ電圧を調整できるようにすることが望まれ
る。
きな映像管が出現したことにより、ビーム電流または明
るさの全範囲にわたつて、より良好な表示性能を得るた
めに、より安定した、即ち、より充分に調整されたアル
タ電圧を得ることが望まれる。さらに、Ｘ線放射の限界
を考慮して、低ビート電流で高輝度を達成し、その結
果、良好なスポツトサイズを達成するために、最大許容
値までアルタ電圧を調整できるようにすることが望まれ
る。
本発明のビデオ装置用高電圧電源は、偏向周波数に関
係した周波数の入力信号の信号源（90）と、フライバッ
ク共振回路（79）と、第１のフライバック電圧（V2）を
発生させる第１のスイッチング手段（Q1）と、第２の共
振回路（78）と、第２のフライバック電圧（V3）を発生
させる第２のスイッチング手段（Q2）と、第２のフライ
バック電圧（V3）の位相を変化させる制御信号（V17）
を発生する制御回路（103）と、第２のフライバック電
圧（V3）の位相の変化を制限する制御手段（Q12、Q13）
と、を具えている。その第１のスイッチング手段（Q1）
は、入力信号に応答し、フライバック共振回路に結合さ
れていて、フライバック変成器（T1）の高電圧巻線（W
2）の両端間に現われる周期的共振性の第１のフライバ
ック電圧（V2）を発生させる。その第２のスイッチング
手段（Q2）は、制御信号（V17）に応答し、第２の共振
回路（78）に結合されていて、第１のフライバック電圧
の位相に対して制御可能な位相を持った周期的共振性の
第２のフライバック電圧を高電圧巻線の第１の端子
（Ｂ）に発生させる。その第２のフライバック電圧は、
第２のフライバック電圧の位相に応じて変化する振幅を
持った高電圧パルス（VSUM）が高電圧巻線の第２の端子
（101a）に生成されるように、第１のフライバック電圧
に直列に印加される。その制御回路（103）は、高電圧
パルス（VSUM）の振幅を表す信号（VU）を受入れるよう
に結合され且つ第２のスイッチング手段（Q2）の制御端
子に結合されていて、第１のフライバック電圧（V2）の
位相に対する第２のフライバック電圧（V3）の位相を高
電圧パルスの振幅の関数の形で変化させるための制御信
号（V17）を発生し、通常は負帰還ループとして動作
し、第１のフライバック電圧（V2）の位相に対する第２
のフライバック電圧（V3）の位相が所定の範囲内にある
ときには潜在的に正帰還ループとして機能し得るもので
ある。また、その制限手段（Q12,Q13）は、制御回路（1
03）に結合されていて、第１のフライバック電圧（V2）
の位相に対する第２のフライバック電圧（V3）の位相の
変化を制限して、制御回路（103）が正帰還ループとし
て機能するのを防止する。
係した周波数の入力信号の信号源（90）と、フライバッ
ク共振回路（79）と、第１のフライバック電圧（V2）を
発生させる第１のスイッチング手段（Q1）と、第２の共
振回路（78）と、第２のフライバック電圧（V3）を発生
させる第２のスイッチング手段（Q2）と、第２のフライ
バック電圧（V3）の位相を変化させる制御信号（V17）
を発生する制御回路（103）と、第２のフライバック電
圧（V3）の位相の変化を制限する制御手段（Q12、Q13）
と、を具えている。その第１のスイッチング手段（Q1）
は、入力信号に応答し、フライバック共振回路に結合さ
れていて、フライバック変成器（T1）の高電圧巻線（W
2）の両端間に現われる周期的共振性の第１のフライバ
ック電圧（V2）を発生させる。その第２のスイッチング
手段（Q2）は、制御信号（V17）に応答し、第２の共振
回路（78）に結合されていて、第１のフライバック電圧
の位相に対して制御可能な位相を持った周期的共振性の
第２のフライバック電圧を高電圧巻線の第１の端子
（Ｂ）に発生させる。その第２のフライバック電圧は、
第２のフライバック電圧の位相に応じて変化する振幅を
持った高電圧パルス（VSUM）が高電圧巻線の第２の端子
（101a）に生成されるように、第１のフライバック電圧
に直列に印加される。その制御回路（103）は、高電圧
パルス（VSUM）の振幅を表す信号（VU）を受入れるよう
に結合され且つ第２のスイッチング手段（Q2）の制御端
子に結合されていて、第１のフライバック電圧（V2）の
位相に対する第２のフライバック電圧（V3）の位相を高
電圧パルスの振幅の関数の形で変化させるための制御信
号（V17）を発生し、通常は負帰還ループとして動作
し、第１のフライバック電圧（V2）の位相に対する第２
のフライバック電圧（V3）の位相が所定の範囲内にある
ときには潜在的に正帰還ループとして機能し得るもので
ある。また、その制限手段（Q12,Q13）は、制御回路（1
03）に結合されていて、第１のフライバック電圧（V2）
の位相に対する第２のフライバック電圧（V3）の位相の
変化を制限して、制御回路（103）が正帰還ループとし
て機能するのを防止する。
第１図は水平偏向回路100と、この発明の一態様を実
施した安定化されたアルタ電圧Ｕを発生する高電圧安定
化回路102とを示している。第１図の回路は、例えば、1
10゜、27インチ、45AXカラー表示システム（図示せず）
と共に用いることができる。図を単純化するために、こ
の発明の説明に関係しない左右ラスタ補正、水平直線性
補正、回路素子の値などは第１図から省略してある。
施した安定化されたアルタ電圧Ｕを発生する高電圧安定
化回路102とを示している。第１図の回路は、例えば、1
10゜、27インチ、45AXカラー表示システム（図示せず）
と共に用いることができる。図を単純化するために、こ
の発明の説明に関係しない左右ラスタ補正、水平直線性
補正、回路素子の値などは第１図から省略してある。
高電圧安定化回路102は、スイツチング用ダーリント
ン接続トランジスタQ2、安定化リトレースキヤパシタC3
及び変成器T2の１次巻線Waを含む。変成器T2は２次巻線
Wbを含み、端子ＡとＢの間に安定化リトレース電圧、即
ち、フライバツク電圧V3を発生する。巻線Wbは端子Ｂに
おいて、フライバツク変成器T1の高電圧巻線W2と直列に
接続されている。
ン接続トランジスタQ2、安定化リトレースキヤパシタC3
及び変成器T2の１次巻線Waを含む。変成器T2は２次巻線
Wbを含み、端子ＡとＢの間に安定化リトレース電圧、即
ち、フライバツク電圧V3を発生する。巻線Wbは端子Ｂに
おいて、フライバツク変成器T1の高電圧巻線W2と直列に
接続されている。
水平発振器・駆動回路90からの水平周波数駆動信号に
応答する偏向回路100のスイツチングトランジスタQ1が
偏向リトレース回路、即ち、フライバツク共振回路79に
水平周波数リトレース電圧V1を発生させる。フライバツ
ク共振回路79は変成器T1の１次巻線W1を介して巻線W2に
結合されており、巻線W2に水平周波数のリトレース電
圧、即ち、フライバツク高電圧V2を発生させる。巻線W2
は、リトレース電圧V2とV3の和に従つてアルタ電圧Ｕを
発生する通常の電圧トリプラ（３倍器）に結合されてい
る。
応答する偏向回路100のスイツチングトランジスタQ1が
偏向リトレース回路、即ち、フライバツク共振回路79に
水平周波数リトレース電圧V1を発生させる。フライバツ
ク共振回路79は変成器T1の１次巻線W1を介して巻線W2に
結合されており、巻線W2に水平周波数のリトレース電
圧、即ち、フライバツク高電圧V2を発生させる。巻線W2
は、リトレース電圧V2とV3の和に従つてアルタ電圧Ｕを
発生する通常の電圧トリプラ（３倍器）に結合されてい
る。
回路102は、例えば、電源装置77から得られる電源電
圧Ｖ＋によつて付勢される。電源装置77は変成器T1の巻
線W3、抵抗R4、ダイオードD3を含んでいる。ダイオード
D3はトレース期間に導通する。電圧Ｖ＋は、また、例え
ば、垂直偏向回路（図示せず）も付勢する。
圧Ｖ＋によつて付勢される。電源装置77は変成器T1の巻
線W3、抵抗R4、ダイオードD3を含んでいる。ダイオード
D3はトレース期間に導通する。電圧Ｖ＋は、また、例え
ば、垂直偏向回路（図示せず）も付勢する。
ビーム電流サンプリング抵抗R2とそれに並列に接続さ
れたキヤパシタC2が巻線Wbの端子Ａとアース間に接続さ
れている。その結果、ビーム電流に依存する負の電圧V
BCが端子Ａにおける抵抗R2の両端間に生成され、この電
圧はビーム電流制限器（図示せず）への入力となる。端
子Ａにおける電圧VBCの電圧変動は、例えば、0Vと15Vの
間である。従つて、端子Ａにおける電圧VBCは安定化回
路102に対して評価しなければならないような影響は与
えず、従つて、以下の説明ではこれにふれることはな
い。
れたキヤパシタC2が巻線Wbの端子Ａとアース間に接続さ
れている。その結果、ビーム電流に依存する負の電圧V
BCが端子Ａにおける抵抗R2の両端間に生成され、この電
圧はビーム電流制限器（図示せず）への入力となる。端
子Ａにおける電圧VBCの電圧変動は、例えば、0Vと15Vの
間である。従つて、端子Ａにおける電圧VBCは安定化回
路102に対して評価しなければならないような影響は与
えず、従つて、以下の説明ではこれにふれることはな
い。
安定化回路102はエネルギフライホイールとして動作
する。トランジスタQ2が導通している時、増大するラン
プ電流i1が巻線Waを流れ、巻線Waにエネルギを蓄積す
る。トランジスタQ2がスイツチオフされると、蓄積され
たエネルギは安定化リトレースキヤパシタC3に転送さ
れ、キヤパシタC3及びこのキヤパシタC3と安定化リトレ
ース共振回路78を形成する巻線Waにリトレース電圧V4を
生成する。電圧V4は巻線Wbに変成器結合され、巻線Wbの
両端間に電圧V2と直列の電圧V3として現われる。
する。トランジスタQ2が導通している時、増大するラン
プ電流i1が巻線Waを流れ、巻線Waにエネルギを蓄積す
る。トランジスタQ2がスイツチオフされると、蓄積され
たエネルギは安定化リトレースキヤパシタC3に転送さ
れ、キヤパシタC3及びこのキヤパシタC3と安定化リトレ
ース共振回路78を形成する巻線Waにリトレース電圧V4を
生成する。電圧V4は巻線Wbに変成器結合され、巻線Wbの
両端間に電圧V2と直列の電圧V3として現われる。
安定化回路102の制御回路103は、トランジスタQ2のタ
ーンオフのタイミングを水平周波数fHで制御する、トラ
ンジスタQ1のベースドライブの位相に対して可変の位相
を御つたベースドライブを与える。この位相は、アルタ
電圧Ｕのレベルを表わすブリーダ抵抗R3を流れる電流i2
に従つて変化する。ブリーダ抵抗R3は映像管（図示せ
ず）に対して集束電圧とG2電圧とを供給する。アルタ電
圧Ｕを発生する電圧トリプラ101の入力端子101aのピー
ク電圧はリトレース電圧V2とV3の和のピーク値と実質的
に等しい。安定化電圧のピーク値は制御回路103によっ
て制御される。
ーンオフのタイミングを水平周波数fHで制御する、トラ
ンジスタQ1のベースドライブの位相に対して可変の位相
を御つたベースドライブを与える。この位相は、アルタ
電圧Ｕのレベルを表わすブリーダ抵抗R3を流れる電流i2
に従つて変化する。ブリーダ抵抗R3は映像管（図示せ
ず）に対して集束電圧とG2電圧とを供給する。アルタ電
圧Ｕを発生する電圧トリプラ101の入力端子101aのピー
ク電圧はリトレース電圧V2とV3の和のピーク値と実質的
に等しい。安定化電圧のピーク値は制御回路103によっ
て制御される。
この発明の他の態様に従うと、アルタ電圧Ｕは制御回
路103の負帰還ループによつて一定に維持される。制御
回路103は電圧V4の位相、従つて、安定化リトレース電
圧V3の位相を水平リトレース電圧V1と、従つて、同じく
リトレース電圧V2に対して変化させる。
路103の負帰還ループによつて一定に維持される。制御
回路103は電圧V4の位相、従つて、安定化リトレース電
圧V3の位相を水平リトレース電圧V1と、従つて、同じく
リトレース電圧V2に対して変化させる。
第２図ａ〜ｆ及び第３図ａ〜ｉは第１図の回路の動作
を説明するための波形を示す。第１図、第２図、第３図
を通して同じ信号及び番号は同様の機能あるいは素子を
示す。
を説明するための波形を示す。第１図、第２図、第３図
を通して同じ信号及び番号は同様の機能あるいは素子を
示す。
第２図ｂおよびｃはビーム電流の関数としての電圧V3
とV2の位相関係を示すものである。電圧V3の位相は、低
ビーム電流においては、時間taだけ電圧V2に対して進ん
でいる。この低ビーム電流は、例えば、平均して0.2mA
である。安定化リトレース電圧V3の高ビーム電流時にお
ける位相の進みtbは小さい。この高ビーム電流は、例え
ば、平均して1.2mAである。
とV2の位相関係を示すものである。電圧V3の位相は、低
ビーム電流においては、時間taだけ電圧V2に対して進ん
でいる。この低ビーム電流は、例えば、平均して0.2mA
である。安定化リトレース電圧V3の高ビーム電流時にお
ける位相の進みtbは小さい。この高ビーム電流は、例え
ば、平均して1.2mAである。
第２図ｄはリトレース電圧V2とV3の瞬時値の和を表わ
す波形である。低ビーム電流時では、電圧V3は電圧V2に
対して0.36KVを付加して、電圧トリプラ101の端子101a
に加えられる電圧VSUMを形成する。それに対し、高ビー
ム電流時に位相の進みが減少することにより、リトレー
ス電圧V3は0.96KVを電圧V2に加える。第２図ｃの電圧V3
の位相は、例えば、８ミリ秒の長さの期間t1〜t2で変調
される。
す波形である。低ビーム電流時では、電圧V3は電圧V2に
対して0.36KVを付加して、電圧トリプラ101の端子101a
に加えられる電圧VSUMを形成する。それに対し、高ビー
ム電流時に位相の進みが減少することにより、リトレー
ス電圧V3は0.96KVを電圧V2に加える。第２図ｃの電圧V3
の位相は、例えば、８ミリ秒の長さの期間t1〜t2で変調
される。
この発明の特徴の実施において、制御回路103は第２
図ｃのリトレース電圧V3の位相を、第１図の抵抗R3を流
れる電流i2がビーム電流が変化しても実質的に一定に維
持されるような形でシフトさせる。
図ｃのリトレース電圧V3の位相を、第１図の抵抗R3を流
れる電流i2がビーム電流が変化しても実質的に一定に維
持されるような形でシフトさせる。
ここで、この発明は、制御回路103と同じであるが、
電圧V2に対して進相ではなく位相が遅れた安定化リトレ
ース電圧V3を発生するような制御回路にも実施できるこ
とに注目すべきである。
電圧V2に対して進相ではなく位相が遅れた安定化リトレ
ース電圧V3を発生するような制御回路にも実施できるこ
とに注目すべきである。
第２図ｄにおいて、アルタ電圧Ｕのレベルは電圧V2と
V3の和のピークに対して相対的に示されている。第２図
ｄの電圧V2とV3の和の高ビーム電流時の包絡線はアルタ
電圧Ｕよりも高い。V2とV3の和の方が高くなるのは、第
１図の電圧トリプラ101中のダイオード（図示せず）の
両端間の電圧降下があるためで、これにより、リトレー
ス期間中のピーク電圧に平均化作用が与えられる。第１
図の巻線Waに結合される第２図ｆのピーク順方向電流i1
は、高ビーム電流時にはより多くのエネルギがアルタ電
圧Ｕの調整に必要となるために、高ビーム電流時により
高くなる。
V3の和のピークに対して相対的に示されている。第２図
ｄの電圧V2とV3の和の高ビーム電流時の包絡線はアルタ
電圧Ｕよりも高い。V2とV3の和の方が高くなるのは、第
１図の電圧トリプラ101中のダイオード（図示せず）の
両端間の電圧降下があるためで、これにより、リトレー
ス期間中のピーク電圧に平均化作用が与えられる。第１
図の巻線Waに結合される第２図ｆのピーク順方向電流i1
は、高ビーム電流時にはより多くのエネルギがアルタ電
圧Ｕの調整に必要となるために、高ビーム電流時により
高くなる。
回路102中では常にエネルギが循環している。従つ
て、表示ラスタが突然、暗からピークの白に変化する
と、既に回路中を循環しているエネルギが、トランジス
タQ2のターンオフ時点を直ちに遅くすることにより、急
速に巻線Wbに転送される。同様に、このエネルギの流れ
は、トランジスタQ2のターンオフ時点を直ちに早めるこ
とにより、非常に急速に中断させることができる。この
特徴によつて、表示装置（図示せず）の白窓（white wi
ndow）あるいは白バー応答を大きく改善することができ
る。
て、表示ラスタが突然、暗からピークの白に変化する
と、既に回路中を循環しているエネルギが、トランジス
タQ2のターンオフ時点を直ちに遅くすることにより、急
速に巻線Wbに転送される。同様に、このエネルギの流れ
は、トランジスタQ2のターンオフ時点を直ちに早めるこ
とにより、非常に急速に中断させることができる。この
特徴によつて、表示装置（図示せず）の白窓（white wi
ndow）あるいは白バー応答を大きく改善することができ
る。
アルタ電圧Ｕの変化の対応するビーム電流変化に対す
る割合は、通常、高電圧出力インピーダンスと呼ばれて
いる。この出力インピーダンスを測定するために、ビー
ム電流が、例えば、0.2mAから1.2mAに変化させられる。
次に、測定されたアルタ電圧Ｕの降下分がビーム電流の
変化分、この場合は、1mAで除される。
る割合は、通常、高電圧出力インピーダンスと呼ばれて
いる。この出力インピーダンスを測定するために、ビー
ム電流が、例えば、0.2mAから1.2mAに変化させられる。
次に、測定されたアルタ電圧Ｕの降下分がビーム電流の
変化分、この場合は、1mAで除される。
同じフライバツク変成器T1を用いているが、回路102
の如き構成は含まない通常の偏向回路においては、2KV
の電圧降下が測定されたが、これは、2MΩの出力インピ
ーダンスに相当する。これに対し、同じフライバツク変
成器T1を用いた第１図の回路においては、アルタ電圧Ｕ
の変化は200Vまで低下するという好ましい結果が得られ
た。これは、0.2MΩの出力インピーダンスに相当する。
この低い電源インピーダンスは、表示ラスタに対し目に
見える改善をもたらした。特に、高ビーム電流時の集
束、スポツトサイズ及び解像度が改善される。
の如き構成は含まない通常の偏向回路においては、2KV
の電圧降下が測定されたが、これは、2MΩの出力インピ
ーダンスに相当する。これに対し、同じフライバツク変
成器T1を用いた第１図の回路においては、アルタ電圧Ｕ
の変化は200Vまで低下するという好ましい結果が得られ
た。これは、0.2MΩの出力インピーダンスに相当する。
この低い電源インピーダンスは、表示ラスタに対し目に
見える改善をもたらした。特に、高ビーム電流時の集
束、スポツトサイズ及び解像度が改善される。
第１図の回路102はダイオードスプリツト型の構成で
使用されるフライバツク変成器と共に動作するようにも
できる。その場合は、電圧V2と同様の電圧は３倍高いも
のでなければならず、従つて、対応するフライバツク変
成器は所要のピーク電圧を得るためには巻回数が３倍の
巻線を必要とする。
使用されるフライバツク変成器と共に動作するようにも
できる。その場合は、電圧V2と同様の電圧は３倍高いも
のでなければならず、従つて、対応するフライバツク変
成器は所要のピーク電圧を得るためには巻回数が３倍の
巻線を必要とする。
電圧V4のリトレース期間、例えば、第３図ｇの時間t1
とt3の間の期間は、第２図ａの電圧V1または第３図ａの
電圧V12の偏向リトレース期間trよりも長くなるように
されている。例えば、偏向リトレース期間trは11.6μ秒
とすることができ、これは、44KHzのリトレース共振周
波数に相当する。一方、第３図ｇの電圧V4のリトレース
期間t1〜t3は16μ秒とすることができ、これは31KHzの
リトレース共振周波数に相当する。この構成により、電
圧V3を供給する第１図の巻線Wbの両端間には低い電源出
力インピーダンスが与えられることになり、従つて、電
圧V3の変化の率が電圧V2のそれよりも小さいので、調整
特性がより滑らか、あるいは、より緩やかになる。
とt3の間の期間は、第２図ａの電圧V1または第３図ａの
電圧V12の偏向リトレース期間trよりも長くなるように
されている。例えば、偏向リトレース期間trは11.6μ秒
とすることができ、これは、44KHzのリトレース共振周
波数に相当する。一方、第３図ｇの電圧V4のリトレース
期間t1〜t3は16μ秒とすることができ、これは31KHzの
リトレース共振周波数に相当する。この構成により、電
圧V3を供給する第１図の巻線Wbの両端間には低い電源出
力インピーダンスが与えられることになり、従つて、電
圧V3の変化の率が電圧V2のそれよりも小さいので、調整
特性がより滑らか、あるいは、より緩やかになる。
制御回路103において、ブリーダ抵抗R3は、共通ベー
ス増幅器として結合されたトランジスタQ10のエミツタ
に結合されている。トランジスタQ10のベースは、ダイ
オードD10を介して与えられる約＋12Vの直流電圧でバイ
アスされている。ダイオードD10はトランジスタQ10のエ
ミツタ・ベース接合電圧変動に対する温度補償を行う。
ス増幅器として結合されたトランジスタQ10のエミツタ
に結合されている。トランジスタQ10のベースは、ダイ
オードD10を介して与えられる約＋12Vの直流電圧でバイ
アスされている。ダイオードD10はトランジスタQ10のエ
ミツタ・ベース接合電圧変動に対する温度補償を行う。
アルタ電圧Ｕに比例する抵抗R3を流れる電流i2は第１
と第２の部分に分離される。電流i2の第１の部分はアル
タ電圧Ｕの変動には実質的に影響されず、抵抗R5、R6及
びR13を通り、巻線W4を経てアースに流れる。電流i2の
第２の部分はアルタ電圧Ｕと共に変化するもので、トラ
ンジスタQ10を流れて、比較器U1Aの反転入力端子と抵抗
R12の両端間とに電圧V11を発生させる。
と第２の部分に分離される。電流i2の第１の部分はアル
タ電圧Ｕの変動には実質的に影響されず、抵抗R5、R6及
びR13を通り、巻線W4を経てアースに流れる。電流i2の
第２の部分はアルタ電圧Ｕと共に変化するもので、トラ
ンジスタQ10を流れて、比較器U1Aの反転入力端子と抵抗
R12の両端間とに電圧V11を発生させる。
トランジスタQ10のベースを約＋12Vでバイアスするこ
とにより、抵抗R12を流れる電圧Ｕの変動と共に変動す
ることのない電流i2の部分を、誤差電圧の振幅を小さく
しなくても、小さくすることができる。従つて、抵抗R1
2は、低い平均直流値で高振幅の誤差電圧が得られるよ
うに、大きな値とすることができる。比較器U1Aの入力
電圧範囲内での動作には低い平均直流値が望ましい。
とにより、抵抗R12を流れる電圧Ｕの変動と共に変動す
ることのない電流i2の部分を、誤差電圧の振幅を小さく
しなくても、小さくすることができる。従つて、抵抗R1
2は、低い平均直流値で高振幅の誤差電圧が得られるよ
うに、大きな値とすることができる。比較器U1Aの入力
電圧範囲内での動作には低い平均直流値が望ましい。
アルタ電圧Ｕを制御する抵抗R6の調整により、比較器
U1Aの各入力端子における電圧V10及びV11が逆の方向、
即ち、差動的に変化する。抵抗R5、R6、及びR13を流れ
る電流が大きくなると、抵抗R12を流れる電流は小さく
なり、逆に、抵抗R5、R6、R13を流れる電流が減少すれ
ば、R12を流れる電流が大きくなる。電流i2のこの２つ
の電流路はブリーダ抵抗R3に直列に結合されたインピー
ダンスを形成する。抵抗R6は第３図ｂの電圧V10とV11に
所要の直流レベルが得られるように調整される。
U1Aの各入力端子における電圧V10及びV11が逆の方向、
即ち、差動的に変化する。抵抗R5、R6、及びR13を流れ
る電流が大きくなると、抵抗R12を流れる電流は小さく
なり、逆に、抵抗R5、R6、R13を流れる電流が減少すれ
ば、R12を流れる電流が大きくなる。電流i2のこの２つ
の電流路はブリーダ抵抗R3に直列に結合されたインピー
ダンスを形成する。抵抗R6は第３図ｂの電圧V10とV11に
所要の直流レベルが得られるように調整される。
第１図の変成器T1の巻線W4の両端間に現われる変調さ
れていないリトレース電圧V12は、キヤパシタC10の両端
間に、比較器U1Aの非反転入力端子に結合される一定振
幅を持つた電圧V10の水平鋸歯状電圧成分を発生させ
る。比較器U1Aは第１図の変調された電圧V13の第３図ｃ
に示す立下り縁55を生じさせる。電圧V10とV11の交差点
で生じる第３図ｃの縁55は第１図のトランジスタQ2のタ
ーンオフ時点を決定する。このトランジスタQ2のターン
オフ時点は第３図ｃの範囲t1〜t2内で変化させることが
できる。電圧V13の立下り縁55の時間、即ち、位相の変
調は、アルア電圧Ｕ及びビーム電流の変動の範囲に亘つ
て約100mVの電圧範囲内で変化する第３図ｂの誤差電圧V
11に従つて決まる。
れていないリトレース電圧V12は、キヤパシタC10の両端
間に、比較器U1Aの非反転入力端子に結合される一定振
幅を持つた電圧V10の水平鋸歯状電圧成分を発生させ
る。比較器U1Aは第１図の変調された電圧V13の第３図ｃ
に示す立下り縁55を生じさせる。電圧V10とV11の交差点
で生じる第３図ｃの縁55は第１図のトランジスタQ2のタ
ーンオフ時点を決定する。このトランジスタQ2のターン
オフ時点は第３図ｃの範囲t1〜t2内で変化させることが
できる。電圧V13の立下り縁55の時間、即ち、位相の変
調は、アルア電圧Ｕ及びビーム電流の変動の範囲に亘つ
て約100mVの電圧範囲内で変化する第３図ｂの誤差電圧V
11に従つて決まる。
変調をうけていない電圧V12に応答する第１図の比較
器U1Bが、第３図ｃの水平リトレースの終了点である時
間t4の直後まで、電圧V13を0Vに維持する。第１図の比
較器U1Bは抵抗R16を介して結合されるリトレース電圧V4
によつても制御される。比較器U1Bは第３図ｇのリトレ
ース電圧V4の後縁より前の時点でトランジスタQ2がター
ンオンされることがないようにする。
器U1Bが、第３図ｃの水平リトレースの終了点である時
間t4の直後まで、電圧V13を0Vに維持する。第１図の比
較器U1Bは抵抗R16を介して結合されるリトレース電圧V4
によつても制御される。比較器U1Bは第３図ｇのリトレ
ース電圧V4の後縁より前の時点でトランジスタQ2がター
ンオンされることがないようにする。
第１図の比較器U1CはキヤパシタC13の両端に発生する
水平鋸歯状波形によつて制御される。従つて、第３図ｄ
の電圧V14が第１図の比較器U1Cにより生成され、電圧V1
3と加算されて電圧V15を形成する。電圧V15は変調範囲
を制限して、第３図ｃ〜ｅの時間t5よりも早く生じない
ようにする。電圧V15は一定の直流閾値を決定する電圧V
16と、比較器U1Dで比較される。比較器U1Dは駆動トラン
ジスタQ11の動作を制御する。
水平鋸歯状波形によつて制御される。従つて、第３図ｄ
の電圧V14が第１図の比較器U1Cにより生成され、電圧V1
3と加算されて電圧V15を形成する。電圧V15は変調範囲
を制限して、第３図ｃ〜ｅの時間t5よりも早く生じない
ようにする。電圧V15は一定の直流閾値を決定する電圧V
16と、比較器U1Dで比較される。比較器U1Dは駆動トラン
ジスタQ11の動作を制御する。
ビーム電流が変化するとアルタ電圧Ｕが変化し、それ
に応じて、トランジスタQ10のコレクタ電流も変化す
る。その結果として、第３図ｃの電圧V13の立下り縁55
が時間変調を受けることになる。その結果、第１図のト
ランジスタQ11のターンオン時間も位相変調される。ト
ランジスタQ11がターンオンされると、トランジスタQ11
のコレクタにおける位相変調された電圧V17は、第３図
ｆの期間t1〜t2内に生じる制御可能な位相で０になる。
第１図のトランジスタQ11のターンオンの時点でトラン
ジスタQ2がターンオフされる。
に応じて、トランジスタQ10のコレクタ電流も変化す
る。その結果として、第３図ｃの電圧V13の立下り縁55
が時間変調を受けることになる。その結果、第１図のト
ランジスタQ11のターンオン時間も位相変調される。ト
ランジスタQ11がターンオンされると、トランジスタQ11
のコレクタにおける位相変調された電圧V17は、第３図
ｆの期間t1〜t2内に生じる制御可能な位相で０になる。
第１図のトランジスタQ11のターンオンの時点でトラン
ジスタQ2がターンオフされる。
この発明の別の態様では、トランジスタQ2のターンオ
フ時点によつて、第２図ｃの安定化リトレース電圧V3
の、第２図ｂのリトレース共振電圧のタイミング、即
ち、位相に対するタイミング（位相）を制御する。ビー
ム電流が変化すると、第２図ｄのリトレース電圧V2とV3
の和が、アルタ電圧Ｕを安定させる負帰還態様の位相変
化の結果として変化する。
フ時点によつて、第２図ｃの安定化リトレース電圧V3
の、第２図ｂのリトレース共振電圧のタイミング、即
ち、位相に対するタイミング（位相）を制御する。ビー
ム電流が変化すると、第２図ｄのリトレース電圧V2とV3
の和が、アルタ電圧Ｕを安定させる負帰還態様の位相変
化の結果として変化する。
第１図の駆動トランジスタQ11のコレクタの現われる
第３図ｆの電圧V17は、トランジスタQ2の導通期間中に
充電される第１図のキヤパシタC15によつて、第３図ｆ
の上向きランプ部分56を持つ。キヤパシタC15はトラン
ジスタQ2のカツトオフ時に、ダイオードD11及びトラン
ジスタQ11を通して放電される。
第３図ｆの電圧V17は、トランジスタQ2の導通期間中に
充電される第１図のキヤパシタC15によつて、第３図ｆ
の上向きランプ部分56を持つ。キヤパシタC15はトラン
ジスタQ2のカツトオフ時に、ダイオードD11及びトラン
ジスタQ11を通して放電される。
異常に高いビーム電流負荷を想定してみる。この場
合、リトレース電圧V4の後縁は第３図ｇの右方に遅延、
即ち、シフトして、第３図ａの電圧V12のトレース期間
と重なつてしまう。このような場合は、第３図ｇの電圧
V4のピークは第３図ａの電圧V12または第２図ｂの電圧V
2のピークとほぼ一致して生じる。その結果、通常は負
帰還ループとして動作する第１図の制御回路103は、こ
のような異常高ビーム負荷電流の下では、正帰還ループ
として動作して、ラツチを生じさせてしまう。このよう
なラツチを防止するために、トランジスタQ13が、第３
図ｉの期間t10〜t11のトランジスタQ12のターンオンに
よつてスイツチされてカツトオフとなる。
合、リトレース電圧V4の後縁は第３図ｇの右方に遅延、
即ち、シフトして、第３図ａの電圧V12のトレース期間
と重なつてしまう。このような場合は、第３図ｇの電圧
V4のピークは第３図ａの電圧V12または第２図ｂの電圧V
2のピークとほぼ一致して生じる。その結果、通常は負
帰還ループとして動作する第１図の制御回路103は、こ
のような異常高ビーム負荷電流の下では、正帰還ループ
として動作して、ラツチを生じさせてしまう。このよう
なラツチを防止するために、トランジスタQ13が、第３
図ｉの期間t10〜t11のトランジスタQ12のターンオンに
よつてスイツチされてカツトオフとなる。
トランジスタQ12のターンオン時間を制御する第３図
ｈの水平鋸歯状電圧V18は、電圧V12に応答する第１図の
キヤパシタC14と抵抗R22とを含む遅延回路によつて生成
される。期間t10〜t11はトランジスタQ12のベース・エ
ミツタ接合の順方向電圧よりも正となる電圧V18の部分
のタイミングによつて決まる。
ｈの水平鋸歯状電圧V18は、電圧V12に応答する第１図の
キヤパシタC14と抵抗R22とを含む遅延回路によつて生成
される。期間t10〜t11はトランジスタQ12のベース・エ
ミツタ接合の順方向電圧よりも正となる電圧V18の部分
のタイミングによつて決まる。
電圧V4の後縁が期間t10〜t11内で生起したような場合
は、トランジスタQ13はカツトオフ状態にあり、それに
より、この電圧V4はキヤパシタC12をトランジスタQ2の
コレクタに結合された抵抗R30とダイオードD13とを通し
て充電することができる。従つて、抵抗R11を通して比
較器U1Aに結合されるキヤパシタC12の電圧は誤差電圧V1
1を増大させ、それにより、第３図ｇのリトレース電圧V
4を進める、即ち、左方へ引戻す。このようにして、上
述したラツチ状態が防止される。このように、トランジ
スタQ12とQ13は変調範囲制限器として動作する。
は、トランジスタQ13はカツトオフ状態にあり、それに
より、この電圧V4はキヤパシタC12をトランジスタQ2の
コレクタに結合された抵抗R30とダイオードD13とを通し
て充電することができる。従つて、抵抗R11を通して比
較器U1Aに結合されるキヤパシタC12の電圧は誤差電圧V1
1を増大させ、それにより、第３図ｇのリトレース電圧V
4を進める、即ち、左方へ引戻す。このようにして、上
述したラツチ状態が防止される。このように、トランジ
スタQ12とQ13は変調範囲制限器として動作する。
第４図はこの発明の第２の実施例を示す。第１図と第
４図で共通する参照番号と記号は同様の素子あるいは機
能を示す。第４図において、ダイオードD10は、このダ
イオードD10の陽極に6.8Vの電圧を生じさせるツエナダ
イオードに結合されている。トランジスタQ10のベース
には、トランジスタQ10′のエミツタ電極が結合されて
いる。トランジスタQ10′のベースはトランジスタQ10の
エミツタに結合されている。また、トランジスタQ10′
のコレクタはトランジスタQ10のコレクタに結合されて
いる。
４図で共通する参照番号と記号は同様の素子あるいは機
能を示す。第４図において、ダイオードD10は、このダ
イオードD10の陽極に6.8Vの電圧を生じさせるツエナダ
イオードに結合されている。トランジスタQ10のベース
には、トランジスタQ10′のエミツタ電極が結合されて
いる。トランジスタQ10′のベースはトランジスタQ10の
エミツタに結合されている。また、トランジスタQ10′
のコレクタはトランジスタQ10のコレクタに結合されて
いる。
ブリーダ抵抗R3の欠陥あるいは遮断に対する保護が、
通常動作中はカツトオフにあるトランジスタQ10′によ
つて与えられる。ブリーダ抵抗R3を流れる電流がその正
規の値の３分の２以下になると、トランジスタQ10がタ
ーンオフされ、トランジスタQ10′がターンオンされ
る。トランジスタQ10′を流れる電流がキヤパシタC11を
充電し、誤差電圧V11を急速に増大させる。これによつ
て、電圧V4の前縁が制御範囲の外側である第３図ｇの時
点t5に同様の時点へシフトさせる。
通常動作中はカツトオフにあるトランジスタQ10′によ
つて与えられる。ブリーダ抵抗R3を流れる電流がその正
規の値の３分の２以下になると、トランジスタQ10がタ
ーンオフされ、トランジスタQ10′がターンオンされ
る。トランジスタQ10′を流れる電流がキヤパシタC11を
充電し、誤差電圧V11を急速に増大させる。これによつ
て、電圧V4の前縁が制御範囲の外側である第３図ｇの時
点t5に同様の時点へシフトさせる。
第１図はこの発明を実施したアルタ電圧安定化機能を有
する水平偏向回路を示す図、第２図と第３図は第１図の
回路の動作を説明するための波形を示す図、第４図は保
護回路を有するこの発明の第２の実施例を示す図であ
る。 90……入力信号源、79……フライバツク共振回路、Q1…
…第１のスイツチング手段、T1……フライバツク変成
器、W2……高電圧巻線、78……第２の共振回路、V17…
…制御信号、Ｂ……高電圧巻線の第１の端子、101a……
高電圧巻線の第２の端子、103……制御回路。
する水平偏向回路を示す図、第２図と第３図は第１図の
回路の動作を説明するための波形を示す図、第４図は保
護回路を有するこの発明の第２の実施例を示す図であ
る。 90……入力信号源、79……フライバツク共振回路、Q1…
…第１のスイツチング手段、T1……フライバツク変成
器、W2……高電圧巻線、78……第２の共振回路、V17…
…制御信号、Ｂ……高電圧巻線の第１の端子、101a……
高電圧巻線の第２の端子、103……制御回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−64417（ＪＰ，Ａ) 特開 昭62−154976（ＪＰ，Ａ) 特開 昭55−45300（ＪＰ，Ａ) 米国特許4645990（ＵＳ，Ａ) 西独国3043801（ＤＥ，Ａ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 3/185
Claims (1)
- 【請求項１】偏向周波数に関係した周波数の入力信号の
信号源と、 フライバック共振回路と、 上記入力信号に応答し、上記フライバック共振回路に結
合されていて、フライバック変成器の高電圧巻線の両端
間に現われる周期的共振性の第１のフライバック電圧を
発生させる第１のスイッチング手段と、 第２の共振回路と、 制御信号に応答し、上記第２の共振回路に結合されてい
て、上記第１のフライバック電圧の位相に対して制御可
能な位相を持った周期的共振性の第２のフライバック電
圧を上記高電圧巻線の第１の端子に発生させる第２のス
イッチング手段と、 を具え、 上記第２のフライバック電圧は、この第２のフライバッ
ク電圧の位相に応じて変化する振幅を持った高電圧パル
スが上記高電圧巻線の第２の端子に生成されるように、
上記第１のフライバック電圧に直列に印加され、 さらに、上記高電圧パルスの振幅を表す信号を受入れる
ように結合され且つ上記第２のスイッチング手段の制御
端子に結合されていて、上記第１のフライバック電圧の
位相に対する上記第２のフライバック電圧の位相を上記
高電圧パルスの振幅の関数の形で変化させるための上記
制御信号を発生し、通常は負帰還ループとして動作し、
上記第１のフライバック電圧の位相に対する上記第２の
フライバック電圧の位相が所定の範囲内にあるときには
潜在的に正帰還ループとして機能し得る制御回路と、 上記制御回路に結合されていて、上記第１のフラインバ
ック電圧の位相に対する上記第２のフライバック電圧の
位相の変化を制限して、上記制御回路が正帰還ループと
して機能するのを防止する制限手段と、 を具えた、ビデオ装置用高電圧電源。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB878724891A GB8724891D0 (en) | 1987-10-23 | 1987-10-23 | Stabilization circuit |
| GB8724891 | 1987-10-23 | ||
| US07/202,359 US4812720A (en) | 1987-10-23 | 1988-06-06 | High voltage stabilization circuit for video display apparatus |
| US202359 | 1988-06-06 | ||
| US8724891 | 1988-06-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0271671A JPH0271671A (ja) | 1990-03-12 |
| JP2850008B2 true JP2850008B2 (ja) | 1999-01-27 |
Family
ID=26292945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63267031A Expired - Fee Related JP2850008B2 (ja) | 1987-10-23 | 1988-10-21 | ビデオ装置用高電圧電源 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0313391B1 (ja) |
| JP (1) | JP2850008B2 (ja) |
| DE (1) | DE3853400T2 (ja) |
| ES (1) | ES2069547T3 (ja) |
| FI (1) | FI90174C (ja) |
| PT (1) | PT88831B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939429A (en) * | 1989-08-24 | 1990-07-03 | Rca Licensing Corporation | High voltage regulator circuit for picture tube |
| US5010281A (en) * | 1990-04-30 | 1991-04-23 | Rca Licensing Corporation | High voltage stabilization circuit for video display apparatus |
| GB2273427B (en) * | 1990-04-30 | 1994-10-05 | Thomson Consumer Electronics | Power supply |
| US5047698A (en) * | 1991-03-14 | 1991-09-10 | Thomson Consumer Electronics, Inc. | High voltage shutdown circuit |
| DE69228339T2 (de) * | 1991-07-01 | 1999-06-17 | Rca Thomson Licensing Corp., Princeton, N.J. | Hochspannungsstabilisierkreis für Videoanzeigegerät |
| JP3339294B2 (ja) * | 1996-02-21 | 2002-10-28 | 日本ビクター株式会社 | 水平偏向高圧発生回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3043801A1 (de) | 1980-11-20 | 1982-07-01 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum stabilisieren der hochspannung fuer fernseh-kathodenstrahlroehren |
| US4645990A (en) | 1985-07-30 | 1987-02-24 | Rca Corporation | High voltage control circuit for video display apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5464417A (en) * | 1977-10-31 | 1979-05-24 | Sony Corp | Generation circuit for high voltage |
| US4227125A (en) * | 1978-09-26 | 1980-10-07 | Rca Corporation | Regulated deflection system |
| JP2708404B2 (ja) * | 1985-12-27 | 1998-02-04 | 株式会社日立製作所 | 高圧発生装置 |
-
1988
- 1988-10-14 FI FI884751A patent/FI90174C/fi not_active IP Right Cessation
- 1988-10-21 EP EP19880309928 patent/EP0313391B1/en not_active Expired - Lifetime
- 1988-10-21 DE DE19883853400 patent/DE3853400T2/de not_active Expired - Fee Related
- 1988-10-21 PT PT8883188A patent/PT88831B/pt not_active IP Right Cessation
- 1988-10-21 JP JP63267031A patent/JP2850008B2/ja not_active Expired - Fee Related
- 1988-10-21 ES ES88309928T patent/ES2069547T3/es not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3043801A1 (de) | 1980-11-20 | 1982-07-01 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum stabilisieren der hochspannung fuer fernseh-kathodenstrahlroehren |
| US4645990A (en) | 1985-07-30 | 1987-02-24 | Rca Corporation | High voltage control circuit for video display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| FI884751A0 (fi) | 1988-10-14 |
| FI884751A (fi) | 1989-04-24 |
| PT88831A (pt) | 1989-07-31 |
| EP0313391A3 (en) | 1991-09-11 |
| EP0313391B1 (en) | 1995-03-22 |
| FI90174C (fi) | 1993-12-27 |
| EP0313391A2 (en) | 1989-04-26 |
| FI90174B (fi) | 1993-09-15 |
| JPH0271671A (ja) | 1990-03-12 |
| DE3853400T2 (de) | 1995-09-21 |
| ES2069547T3 (es) | 1995-05-16 |
| DE3853400D1 (de) | 1995-04-27 |
| PT88831B (pt) | 1993-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100229969B1 (ko) | 비데오 디스플레이용 래스터사이즈조절장치 | |
| JP3407290B2 (ja) | ビデオ装置の高電圧電源 | |
| US4939429A (en) | High voltage regulator circuit for picture tube | |
| US5399945A (en) | Raster distortion correction circuit | |
| JP2850008B2 (ja) | ビデオ装置用高電圧電源 | |
| JP2583219B2 (ja) | 表示偏向装置 | |
| CA1213366A (en) | Television receiver power supply regulation responding to beam current changes | |
| US5463290A (en) | Power supply stabilization circuit with separate AC/DC negative feedback paths | |
| US3979640A (en) | Horizontal deflection system | |
| US5047698A (en) | High voltage shutdown circuit | |
| US6552504B2 (en) | Deflection circuit with a feedback controlled capacitive transformation | |
| KR100588319B1 (ko) | 스위칭 리트레이스 커패시터에 의한 고전압 조절 회로 | |
| US4812720A (en) | High voltage stabilization circuit for video display apparatus | |
| US4916366A (en) | Power supply protection circuit | |
| US4187451A (en) | Color picture display device with a circuit for generating a screen grid voltage | |
| US5089755A (en) | Vertical deflection circuit | |
| US4651063A (en) | Horizontal deflection circuit | |
| US4296360A (en) | Switched-mode frame-scan control circuit for a videofrequency receiver | |
| JP3840648B2 (ja) | ビデオ表示装置 | |
| JP3201476B2 (ja) | テレビジョン偏向装置 | |
| JP2650999B2 (ja) | 水平偏向回路 | |
| JPH04229773A (ja) | 陰極線管表示面上の電子ビームのランディングを制御するビデオ装置 | |
| JPH10336476A (ja) | 水平偏向高圧発生回路 | |
| GB2273427A (en) | Power supply | |
| JPH0436628B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |