JP2844642B2 - 印字ヘッド制御回路 - Google Patents
印字ヘッド制御回路Info
- Publication number
- JP2844642B2 JP2844642B2 JP5604389A JP5604389A JP2844642B2 JP 2844642 B2 JP2844642 B2 JP 2844642B2 JP 5604389 A JP5604389 A JP 5604389A JP 5604389 A JP5604389 A JP 5604389A JP 2844642 B2 JP2844642 B2 JP 2844642B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pin
- print head
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ドットマトリックスプリンタに使用する印
字ヘッド制御回路に係わり、特にピンの配置が左右対称
の菱形をした印字ヘッドの制御を行う印字ヘッド制御回
路に関する。
字ヘッド制御回路に係わり、特にピンの配置が左右対称
の菱形をした印字ヘッドの制御を行う印字ヘッド制御回
路に関する。
ピンの先端部分の配置が左右対称の菱形をした印字ヘ
ッドは、ピンを一列に配置した印字ヘッドに比べてピン
の曲げ込みの分だけピンの長さを短縮することができ、
これによって印字の応答周波数を上げることができる。
ッドは、ピンを一列に配置した印字ヘッドに比べてピン
の曲げ込みの分だけピンの長さを短縮することができ、
これによって印字の応答周波数を上げることができる。
第２図は、このような左右対称型の印字ヘッドのピン
配置を表わしたものである。この例では、印字ヘッド10
が24個のピン構成となっており、同図ａにはピンが１ピ
ンから24ピンまでほぼ左右対称に配置された様子が表わ
されている。図で“FWR"はフォワード方向に印字が行わ
れるときの印字ヘッドの移動方向を示し、“RVS"はリバ
ース方向に印字が行われるときの印字ヘッドの移動方向
を示している。同図ｂはこの印字ヘッド10による印字位
置を表わしたものである。
配置を表わしたものである。この例では、印字ヘッド10
が24個のピン構成となっており、同図ａにはピンが１ピ
ンから24ピンまでほぼ左右対称に配置された様子が表わ
されている。図で“FWR"はフォワード方向に印字が行わ
れるときの印字ヘッドの移動方向を示し、“RVS"はリバ
ース方向に印字が行われるときの印字ヘッドの移動方向
を示している。同図ｂはこの印字ヘッド10による印字位
置を表わしたものである。
第３図は、第２図に示した印字ヘッドの駆動を制御す
るための従来の印字ヘッド制御回路を表わしたものであ
る。この印字ヘッド制御回路11は１ピンから24ピンまで
の各ピンに対応した印字データ12−１〜12−24を出力す
るためのセレクト回路13を備えている。このセレクト回
路13には、印字方向がフォワード方向かリバース方向か
を示す方向指示信号14と、それぞれのピンについてフォ
ワード方向の印字データ15−１〜15−24と、リバース方
向の印字データ16−１〜16−24が入力されるようになっ
ている。方向指示信号14によってこれら２種類の印字デ
ータ15−１〜15−24、16−１〜16−24の一方が選択され
ることになる。
るための従来の印字ヘッド制御回路を表わしたものであ
る。この印字ヘッド制御回路11は１ピンから24ピンまで
の各ピンに対応した印字データ12−１〜12−24を出力す
るためのセレクト回路13を備えている。このセレクト回
路13には、印字方向がフォワード方向かリバース方向か
を示す方向指示信号14と、それぞれのピンについてフォ
ワード方向の印字データ15−１〜15−24と、リバース方
向の印字データ16−１〜16−24が入力されるようになっ
ている。方向指示信号14によってこれら２種類の印字デ
ータ15−１〜15−24、16−１〜16−24の一方が選択され
ることになる。
ところで、印字ヘッド10は第２図に示したようなピン
配置をしているので、印字ヘッド制御回路11に供給され
る１ピンデータ18−１から24ピンデータ18−24までの各
データは、ピン配置に応じて印字タイミングを調整しな
ければならない。このために、ラッチ回路19が配置され
ており、印字タイミング信号21に応じてそれぞれのピン
データ18−１〜18−24を所定量だけ遅延させて、２種類
の印字データ15−１〜15−24、16−１〜16−24を作成す
るようになっている。
配置をしているので、印字ヘッド制御回路11に供給され
る１ピンデータ18−１から24ピンデータ18−24までの各
データは、ピン配置に応じて印字タイミングを調整しな
ければならない。このために、ラッチ回路19が配置され
ており、印字タイミング信号21に応じてそれぞれのピン
データ18−１〜18−24を所定量だけ遅延させて、２種類
の印字データ15−１〜15−24、16−１〜16−24を作成す
るようになっている。
今、第２図における印字位置“26"で印字が行われる
ものとする。印字ヘッド10はフォワード方向に移動する
ものとする。13ピンについてはその位置がちょうど印字
位置“26"にあるので、ピンデータ18−13を１データ分
だけラッチすれば印字が可能である。すなわち、１つの
ラッチ回路13−１−13を経たデータが印字データ15−13
となる。
ものとする。印字ヘッド10はフォワード方向に移動する
ものとする。13ピンについてはその位置がちょうど印字
位置“26"にあるので、ピンデータ18−13を１データ分
だけラッチすれば印字が可能である。すなわち、１つの
ラッチ回路13−１−13を経たデータが印字データ15−13
となる。
これに対して、13ピンとほぼ対称の位置に存在する12
ピンについて見ると、フォワード方向の印字について
は、そのピンを印字位置“26"まで移動させるまでデー
タをラッチさせなければならず、印字タイミング信号21
によって順次データをシフトさせる26個のラッチ回路13
−１〜12〜13−26−12が必要となる。また１ピンは12デ
ータ分をラッチさせる必要があり、印字タイミング信号
21によって順次データをシフトさせる12個のラッチ回路
13−１−１〜13−12−１が必要で、24ピンは15データ分
をラッチさせる必要から15個のラッチ回路13−１−24〜
13−15−24が必要となる。他のピンについても、同様に
してフォワード方向におけるラッチ回路の個数を考察す
ることができる。
ピンについて見ると、フォワード方向の印字について
は、そのピンを印字位置“26"まで移動させるまでデー
タをラッチさせなければならず、印字タイミング信号21
によって順次データをシフトさせる26個のラッチ回路13
−１〜12〜13−26−12が必要となる。また１ピンは12デ
ータ分をラッチさせる必要があり、印字タイミング信号
21によって順次データをシフトさせる12個のラッチ回路
13−１−１〜13−12−１が必要で、24ピンは15データ分
をラッチさせる必要から15個のラッチ回路13−１−24〜
13−15−24が必要となる。他のピンについても、同様に
してフォワード方向におけるラッチ回路の個数を考察す
ることができる。
次に、印字ヘッド10をリバース方向に移動させて印字
位置“1"で印字を行う場合を考える。
位置“1"で印字を行う場合を考える。
12ピンについては、その位置がちょうど印字位置“1"
にあるので、ピンデータ18−12を１データ分だけラッチ
すれば印字が可能である。
にあるので、ピンデータ18−12を１データ分だけラッチ
すれば印字が可能である。
すなわち、１つのラッチ回路13−１−12を経たデータ
が印字データ16−12となる。
が印字データ16−12となる。
13ピンについては、そのピンを印字位置“1"まで移動
させるまでデータをラッチさせなければならず、印字タ
イミング信号21によって順次データをシフトさせる26個
のラッチ回路13−１−13〜13−26−13が必要となる。24
ピンについては、12データ分をラッチさせる必要から印
字タイミング信号21によって順次データをシフトさせる
12個のラッチ回路13−１−24〜13−12−24が必要とな
る。１ピンについては、15データ分をラッチさせる必要
があり、印字タイミング信号21によって順次データをシ
フトさせる15個のラッチ回路13−１−１〜13−15−１が
必要となる。他のピンについても、同様にしてリバース
方向方向におけるラッチ回路の個数を考察することがで
きる。
させるまでデータをラッチさせなければならず、印字タ
イミング信号21によって順次データをシフトさせる26個
のラッチ回路13−１−13〜13−26−13が必要となる。24
ピンについては、12データ分をラッチさせる必要から印
字タイミング信号21によって順次データをシフトさせる
12個のラッチ回路13−１−24〜13−12−24が必要とな
る。１ピンについては、15データ分をラッチさせる必要
があり、印字タイミング信号21によって順次データをシ
フトさせる15個のラッチ回路13−１−１〜13−15−１が
必要となる。他のピンについても、同様にしてリバース
方向方向におけるラッチ回路の個数を考察することがで
きる。
このように、第２図に示した印字ヘッド10でフォワー
ド方向およびリバース方向の双方で印字を行う場合に
は、11ピンと14ピンはそれぞれ26データ分のラッチ回路
が必要となる。同様にして他のピンでもこれよりも少な
いがそれぞれ所定数のラッチ回路が必要になり、全体と
しては膨大なラッチ回路が必要となって、印字ヘッド制
御回路のコストが高くなる原因となった。
ド方向およびリバース方向の双方で印字を行う場合に
は、11ピンと14ピンはそれぞれ26データ分のラッチ回路
が必要となる。同様にして他のピンでもこれよりも少な
いがそれぞれ所定数のラッチ回路が必要になり、全体と
しては膨大なラッチ回路が必要となって、印字ヘッド制
御回路のコストが高くなる原因となった。
そこで本発明の目的は、第２図に示したような左右対
称型の印字ヘッドを制御するときラッチ回路の個数の低
減を図ることのできる印字ヘッド制御回路を提供するこ
とにある。
称型の印字ヘッドを制御するときラッチ回路の個数の低
減を図ることのできる印字ヘッド制御回路を提供するこ
とにある。
本発明では、（イ）菱形に沿って左右１つずつ対称位
置となるようにピンを配置した印字ヘッドのそれぞれの
ピンに対応するピンデータと、この印字ヘッドが左右の
うちの一方の印字方向としてのフォワード方向に印字を
行うかこれと逆方向のリバース方向に印字を行うかを表
わしたデータとを入力し、左右対称の位置となるそれぞ
れ２つのピンに相当するピンデータ同士をフォワード方
向とリバース方向とで互いに出力側を交代するようにそ
の出力端子を選択させる入力側セレクト回路と、（ロ）
この入力側セレクト回路の各出力端子に一端をそれぞれ
接続されたピンの総数の遅延回路で構成され、これらの
遅延回路はラッチ回路の段数が順次一段ずつ増加したも
ので構成されており、それぞれの遅延回路がフォワード
方向あるいはリバース方向における各ピンの配置間隔ず
つデータの遅延量が異なるように設定された遅延回路群
と、（ハ）この遅延回路群の各出力側に現われるラッチ
出力と印字ヘッドがフォワード方向に印字を行うかリバ
ース方向に印字を行うかを表わしたデータとを入力し、
左右対称の位置となるそれぞれ２つのピンに相当するデ
ータ同士をフォワード方向とリバース方向とで互いに出
力側を交代するようにその出力端子を選択させそれぞれ
のピンの印字データとして出力する出力側セレクト回路
とを印字ヘッド制御回路に具備させる。
置となるようにピンを配置した印字ヘッドのそれぞれの
ピンに対応するピンデータと、この印字ヘッドが左右の
うちの一方の印字方向としてのフォワード方向に印字を
行うかこれと逆方向のリバース方向に印字を行うかを表
わしたデータとを入力し、左右対称の位置となるそれぞ
れ２つのピンに相当するピンデータ同士をフォワード方
向とリバース方向とで互いに出力側を交代するようにそ
の出力端子を選択させる入力側セレクト回路と、（ロ）
この入力側セレクト回路の各出力端子に一端をそれぞれ
接続されたピンの総数の遅延回路で構成され、これらの
遅延回路はラッチ回路の段数が順次一段ずつ増加したも
ので構成されており、それぞれの遅延回路がフォワード
方向あるいはリバース方向における各ピンの配置間隔ず
つデータの遅延量が異なるように設定された遅延回路群
と、（ハ）この遅延回路群の各出力側に現われるラッチ
出力と印字ヘッドがフォワード方向に印字を行うかリバ
ース方向に印字を行うかを表わしたデータとを入力し、
左右対称の位置となるそれぞれ２つのピンに相当するデ
ータ同士をフォワード方向とリバース方向とで互いに出
力側を交代するようにその出力端子を選択させそれぞれ
のピンの印字データとして出力する出力側セレクト回路
とを印字ヘッド制御回路に具備させる。
そして、フォワード方向の印字の際とリバース方向の
印字の際で、それぞれ必要とする遅延量となるようにラ
ッチ回路列を選択させることで、ラッチ回路の総数をほ
ぼ半数に減少させ、上述した目的を達成する。
印字の際で、それぞれ必要とする遅延量となるようにラ
ッチ回路列を選択させることで、ラッチ回路の総数をほ
ぼ半数に減少させ、上述した目的を達成する。
以下実施例につき本発明を詳細に説明する。
第１図は本発明の一実施例における印字ヘッド制御回
路の構成を表わしたものである。この第１図で第３図と
同一部分には同一の符号を付して、これらの説明を適宜
省略する。
路の構成を表わしたものである。この第１図で第３図と
同一部分には同一の符号を付して、これらの説明を適宜
省略する。
この実施例の印字ヘッド制御回路31は、入力側セレク
ト回路32と出力側セレクト回路33の２つのセレクト回路
を備えている。入力セレクト回路32には、印字方向がフ
ォワード方向かリバース方向かを示す方向指示信号14
と、印字タイミング信号21の他に、１ピンデータ18−１
から24ピンデータ18−24までの各データが供給される。
入力セレクト回路32は、印字ヘッド10（第２図）がフォ
ワード方向に移動するかリバース方向に移動するかに応
じてその出力側の端子を切り換えるようになっている。
出力側セレクト回路33には、印字方向がフォワード方向
かリバース方向かを示す方向指示信号14と、ラッチ回路
34の出力としての各データ35−１〜35−24が入力される
ようになっている。出力側セレクト回路33は方向指示信
号14に応じてこれらのデータ35−１〜35−24を組み換
え、１ピンから24ピンまでの各ピンに対応した印字デー
タ12−１〜12−24を出力するようになっている。
ト回路32と出力側セレクト回路33の２つのセレクト回路
を備えている。入力セレクト回路32には、印字方向がフ
ォワード方向かリバース方向かを示す方向指示信号14
と、印字タイミング信号21の他に、１ピンデータ18−１
から24ピンデータ18−24までの各データが供給される。
入力セレクト回路32は、印字ヘッド10（第２図）がフォ
ワード方向に移動するかリバース方向に移動するかに応
じてその出力側の端子を切り換えるようになっている。
出力側セレクト回路33には、印字方向がフォワード方向
かリバース方向かを示す方向指示信号14と、ラッチ回路
34の出力としての各データ35−１〜35−24が入力される
ようになっている。出力側セレクト回路33は方向指示信
号14に応じてこれらのデータ35−１〜35−24を組み換
え、１ピンから24ピンまでの各ピンに対応した印字デー
タ12−１〜12−24を出力するようになっている。
この実施例の印字ヘッド制御回路31におけるラッチ回
路34の配置を、12ピンおよび13ピンを例にして説明す
る。
路34の配置を、12ピンおよび13ピンを例にして説明す
る。
印字ヘッド10がフォワード方向方向に移動するとき、
12ピンについては印字位置“26"に移動するまでデータ
を26回ラッチさせなければならない。そこでこの場合、
12ピンデータ18−12は入力側セレクト回路32を通ってラ
ッチ回路34−１−12に供給され、ラッチされる。そし
て、印字タイミング信号21の到来するたびにラッチ回路
34−２−12〜34−26−12を順にシフトさせ、データ35−
12として出力側セレクト回路33に入力される。そして、
12ピン印字データ12−12として出力される。
12ピンについては印字位置“26"に移動するまでデータ
を26回ラッチさせなければならない。そこでこの場合、
12ピンデータ18−12は入力側セレクト回路32を通ってラ
ッチ回路34−１−12に供給され、ラッチされる。そし
て、印字タイミング信号21の到来するたびにラッチ回路
34−２−12〜34−26−12を順にシフトさせ、データ35−
12として出力側セレクト回路33に入力される。そして、
12ピン印字データ12−12として出力される。
印字ヘッド10がフォワード方向方向に移動するときの
13ピンについて次に考察する。13ピンデータ18−３は入
力側セレクト回路32によってラッチ回路34−１−13に供
給され、ラッチされる。そして、このラッチ出力がデー
タ35−13として出力側セレクタ回路33に入力され、13ピ
ン印字データ12−13として出力される。
13ピンについて次に考察する。13ピンデータ18−３は入
力側セレクト回路32によってラッチ回路34−１−13に供
給され、ラッチされる。そして、このラッチ出力がデー
タ35−13として出力側セレクタ回路33に入力され、13ピ
ン印字データ12−13として出力される。
次に、リバース方向に印字が行われる場合の12ピンに
ついて説明する。
ついて説明する。
12ピンについては、その位置がちょうど印字位置“1"
にあるので、ピンデータ18−12を１データ分だけラッチ
すれば印字が可能である。そこで入力側セレクト回路32
は、このピンデータ18−12をラッチ回路34−１−13に対
して出力する。これにより、１回のラッチでデータ35−
13が得られ、これが出力側セレクト回路33に入力される
ことになる。出力側セレクト回路33はこのデータ35−13
を13ピン印字データ12−13として出力せず、この場合に
は12ピン印字データ12−12として出力する。すなわち、
12ピンと対称位置にある13ピンの２つのピンのピンデー
タ18−12、18−13については、フォワード方向とリバー
ス方向で信号の遅延量が逆関係にあるので、入力側セレ
クト回路32でラッチ回路34を相互に利用するような選択
を行い、出力側セレクト回路33で印字データ12の関係を
正しくするようにデータの選択を行うようにしている。
にあるので、ピンデータ18−12を１データ分だけラッチ
すれば印字が可能である。そこで入力側セレクト回路32
は、このピンデータ18−12をラッチ回路34−１−13に対
して出力する。これにより、１回のラッチでデータ35−
13が得られ、これが出力側セレクト回路33に入力される
ことになる。出力側セレクト回路33はこのデータ35−13
を13ピン印字データ12−13として出力せず、この場合に
は12ピン印字データ12−12として出力する。すなわち、
12ピンと対称位置にある13ピンの２つのピンのピンデー
タ18−12、18−13については、フォワード方向とリバー
ス方向で信号の遅延量が逆関係にあるので、入力側セレ
クト回路32でラッチ回路34を相互に利用するような選択
を行い、出力側セレクト回路33で印字データ12の関係を
正しくするようにデータの選択を行うようにしている。
13ピンデータ18−13についても同様である。すなわ
ち、印字ヘッド10がリバース方向に移動するとき、13ピ
ンデータ18−13は26個のラッチ回路を経る必要がある。
そこで、入力側セレクト回路は13ピンデータ18−13をラ
ッチ回路34−１−12に出力し、ラッチさせる。そして、
印字タイミング信号21の到来するたびにラッチ回路34−
２−12〜34−26−12を順にシフトさせ、データ35−12と
して出力側セレクト回路33に入力させる。出力側セレク
ト回路33は、これを12ピン印字データ12−12として出力
せず、代って13ピン印字データ12−13として出力する。
ち、印字ヘッド10がリバース方向に移動するとき、13ピ
ンデータ18−13は26個のラッチ回路を経る必要がある。
そこで、入力側セレクト回路は13ピンデータ18−13をラ
ッチ回路34−１−12に出力し、ラッチさせる。そして、
印字タイミング信号21の到来するたびにラッチ回路34−
２−12〜34−26−12を順にシフトさせ、データ35−12と
して出力側セレクト回路33に入力させる。出力側セレク
ト回路33は、これを12ピン印字データ12−12として出力
せず、代って13ピン印字データ12−13として出力する。
他のピンデータ18−１〜18−11、18−14〜18−24にお
ける、ラッチ回路の個数およびフォワード方向とリバー
ス方向の切り換え方は特に説明を要しない。
ける、ラッチ回路の個数およびフォワード方向とリバー
ス方向の切り換え方は特に説明を要しない。
以上説明したように、本発明によればラッチ回路の段
数が順次一段ずつ増加した、ピンの総数だけの遅延回路
からなる遅延回路群と、２つのセレクト回路を設けて、
フォワード方向とリバース方向によって、これらの遅延
回路群を兼用するようにした。このため、これら２つの
方向に対して各ピンのすべてにそれぞれ対応させた遅延
回路を用意する場合と比べて、ラッチ回路をほぼ半数に
減少させることができ、印字ヘッド制御回路の製造コス
トとを低減させることができるばかりでなく、回路の信
頼性を向上させることができる。
数が順次一段ずつ増加した、ピンの総数だけの遅延回路
からなる遅延回路群と、２つのセレクト回路を設けて、
フォワード方向とリバース方向によって、これらの遅延
回路群を兼用するようにした。このため、これら２つの
方向に対して各ピンのすべてにそれぞれ対応させた遅延
回路を用意する場合と比べて、ラッチ回路をほぼ半数に
減少させることができ、印字ヘッド制御回路の製造コス
トとを低減させることができるばかりでなく、回路の信
頼性を向上させることができる。
第１図は本発明の一実施例における印字ヘッド制御回路
のブロック図、第２図は左右対称菱形の印字ヘッドのピ
ン配置と印字位置との関係を示す説明図、第３図は従来
の印字ヘッド制御回路の構成を示すブロック図である。 12−１〜12−24……印字データ、 14……方向指示信号、 18−１〜18−24……ピンデータ、 21……印字タイミング信号、 31……印字ヘッド制御回路、 32……入力側セレクト回路、 33……出力側セレクト回路、 34……ラッチ回路。
のブロック図、第２図は左右対称菱形の印字ヘッドのピ
ン配置と印字位置との関係を示す説明図、第３図は従来
の印字ヘッド制御回路の構成を示すブロック図である。 12−１〜12−24……印字データ、 14……方向指示信号、 18−１〜18−24……ピンデータ、 21……印字タイミング信号、 31……印字ヘッド制御回路、 32……入力側セレクト回路、 33……出力側セレクト回路、 34……ラッチ回路。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) B41J 2/255 B41J 2/51
Claims (1)
- 【請求項１】菱形に沿って左右１つずつ対称位置となる
ようにピンを配置した印字ヘッドのそれぞれのピンに対
応するピンデータと、この印字ヘッドが前記左右のうち
の一方の印字方向としてのフォワード方向に印字を行う
かこれと逆方向のリバース方向に印字を行うかを表わし
たデータとを入力し、左右対称の位置となるそれぞれ２
つのピンに相当するピンデータ同士をフォワード方向と
リバース方向とで互いに出力側を交代するようにその出
力端子を選択させる入力側セレクト回路と、 この入力側セレクト回路の各出力端子に一端をそれぞれ
接続された前記ピンの総数の遅延回路で構成され、これ
らの遅延回路はラッチ回路の段数が順次一段ずつ増加し
たもので構成されており、それぞれの遅延回路がフォワ
ード方向あるいはリバース方向における各ピンの配置間
隔ずつデータの遅延量が異なるように設定された遅延回
路群と、 この遅延回路群の各出力側に現われるラッチ出力と印字
ヘッドがフォワード方向に印字を行うかリバース方向に
印字を行うかを表わしたデータとを入力し、左右対称の
位置となるそれぞれ２つのピンに相当するデータ同士を
フォワード方向とリバース方向とで互いに出力側を交代
するようにその出力端子を選択させそれぞれのピンの印
字データとして出力する出力側セレクト回路 とを具備することを特徴とする印字ヘッド制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5604389A JP2844642B2 (ja) | 1989-03-10 | 1989-03-10 | 印字ヘッド制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5604389A JP2844642B2 (ja) | 1989-03-10 | 1989-03-10 | 印字ヘッド制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02235665A JPH02235665A (ja) | 1990-09-18 |
| JP2844642B2 true JP2844642B2 (ja) | 1999-01-06 |
Family
ID=13016061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5604389A Expired - Lifetime JP2844642B2 (ja) | 1989-03-10 | 1989-03-10 | 印字ヘッド制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844642B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03222767A (ja) * | 1990-01-30 | 1991-10-01 | Hitachi Ltd | ドットパターン出力制御装置 |
| JPH0615877A (ja) * | 1992-06-30 | 1994-01-25 | Matsushita Electric Ind Co Ltd | 印字ヘッド制御装置 |
| US7083266B2 (en) | 2002-10-30 | 2006-08-01 | Lexmark International, Inc. | Micro-miniature fluid jetting device |
-
1989
- 1989-03-10 JP JP5604389A patent/JP2844642B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02235665A (ja) | 1990-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3445416B2 (ja) | 複数のデータバイトのシフト及び並び替えを行うためのシフト回路及び方法 | |
| JPS6416045A (en) | Exchange network control method and circuit arrangement | |
| JP2844642B2 (ja) | 印字ヘッド制御回路 | |
| JPS5844584A (ja) | マトリクス記録の制御回路 | |
| JP2863284B2 (ja) | サーマルヘッドアレイの制御回路 | |
| US4755968A (en) | Buffer memory device controlled by a least recently used method | |
| JPS5931409A (ja) | 記録計 | |
| JP3046985B2 (ja) | サーマルヘッドアレイ | |
| JPH0454514Y2 (ja) | ||
| JP3515454B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JPS61209483A (ja) | メモリパタ−ン変換装置 | |
| JPH0331564Y2 (ja) | ||
| JP2552027B2 (ja) | 入出力制御装置番号設定方式 | |
| JP2589580B2 (ja) | サーマルヘッドの記録制御方法 | |
| JPS59150767A (ja) | 熱印字ヘツド制御方式 | |
| JPH01232072A (ja) | ライン状並列負荷の駆動装置 | |
| JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
| US3438008A (en) | Magnetic thin film storage network for shift registers and other logic | |
| JPS58158268A (ja) | プリンタヘツド・ドライブ回路 | |
| JPH0289658A (ja) | 感熱ヘッドの駆動方法 | |
| JPS63132066A (ja) | サ−マルヘツド | |
| JPS61230560A (ja) | 感熱記録ヘツド | |
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
| JPH0310312A (ja) | キースキャン入力方式採用装置とデジタル出力装置との汎用インターフェース回路 | |
| JPH04107159A (ja) | サーマルヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20071030 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081030 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091030 |