JP2831060B2 - 電鋳製のｉｃ用リードフレーム - Google Patents
電鋳製のｉｃ用リードフレームInfo
- Publication number
- JP2831060B2 JP2831060B2 JP30352089A JP30352089A JP2831060B2 JP 2831060 B2 JP2831060 B2 JP 2831060B2 JP 30352089 A JP30352089 A JP 30352089A JP 30352089 A JP30352089 A JP 30352089A JP 2831060 B2 JP2831060 B2 JP 2831060B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- region
- frame
- thickness
- electroformed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電鋳製のIC用リードフレームに関する。
IC用リードフレームは、一般に、薄い銅合金などの板
をプレス加工することにより製造している。しかし、プ
レス加工ではリード部のピンのピッチや精度に限界があ
り、ICの高密度化に対応し難い。そこで、最近ではIC用
リードフレームを電鋳で精密製造することが提案されて
いる。
をプレス加工することにより製造している。しかし、プ
レス加工ではリード部のピンのピッチや精度に限界があ
り、ICの高密度化に対応し難い。そこで、最近ではIC用
リードフレームを電鋳で精密製造することが提案されて
いる。
しかるに、電鋳法で製造された従来のIC用リードフレ
ームは、多数のリードピンをもつリード部領域と、これ
を囲む枠部領域との全面がほぼ均等な厚みに形成されて
いる。そのため、IC用リードフレームの高密度化に伴い
リードピンの本数を多く形成するには、リード部領域の
厚みを薄くする必要があるが、リード部領域を薄くすれ
ば、枠部領域までも薄くなる。しかし、枠部領域は、ボ
ンディング装置の順送り機構にセッティングされる部分
で、ある程度の厚み（125μ〜150μ程度）をもたせて機
械的強度を確保する必要があるため、枠部を薄くするに
は限界がある。
ームは、多数のリードピンをもつリード部領域と、これ
を囲む枠部領域との全面がほぼ均等な厚みに形成されて
いる。そのため、IC用リードフレームの高密度化に伴い
リードピンの本数を多く形成するには、リード部領域の
厚みを薄くする必要があるが、リード部領域を薄くすれ
ば、枠部領域までも薄くなる。しかし、枠部領域は、ボ
ンディング装置の順送り機構にセッティングされる部分
で、ある程度の厚み（125μ〜150μ程度）をもたせて機
械的強度を確保する必要があるため、枠部を薄くするに
は限界がある。
例えば、電鋳に際し、第４図に示すようにリード部領
域１にリードピン４の本数を多く形成するためにそのピ
ン幅Ａを40μ〜50μに設定し、枠部領域２の厚みＢを13
0μ程度に設定し、この通りに電鋳できれば問題はな
い。しかし、実際にはレジスト膜９の解像度の問題か
ら、第５図に示すごとくA:B＝1:1が限度で、これよりも
Ａを小さくするには装置に莫大な費用がかかり、ランニ
ングコストも高く、実用的でない。したがって、枠部領
域２の厚み（例えば125μ）にリード部領域１の厚みを
合わせると、リードピン４の幅Ａも必然的に大きくな
り、リード部領域１の多ピン化に限度がでてくるわけで
ある。
域１にリードピン４の本数を多く形成するためにそのピ
ン幅Ａを40μ〜50μに設定し、枠部領域２の厚みＢを13
0μ程度に設定し、この通りに電鋳できれば問題はな
い。しかし、実際にはレジスト膜９の解像度の問題か
ら、第５図に示すごとくA:B＝1:1が限度で、これよりも
Ａを小さくするには装置に莫大な費用がかかり、ランニ
ングコストも高く、実用的でない。したがって、枠部領
域２の厚み（例えば125μ）にリード部領域１の厚みを
合わせると、リードピン４の幅Ａも必然的に大きくな
り、リード部領域１の多ピン化に限度がでてくるわけで
ある。
本発明はこうした問題を解消するためになされたもの
で、高精度化、多ピン化に対応する電鋳製のIC用リード
フレームを提供せんとするものである。
で、高精度化、多ピン化に対応する電鋳製のIC用リード
フレームを提供せんとするものである。
本発明の電鋳製のIC用リードフレームでは、例えば第
１図に示すように、リード部領域１の厚みを枠部領域２
の厚みよりも薄く形成したものである。
１図に示すように、リード部領域１の厚みを枠部領域２
の厚みよりも薄く形成したものである。
しかるときは、電鋳に際し、枠部領域２を厚く形成し
て強度を確保できるとともに、リード部領域１の厚みを
薄くすることによりこのリード部領域１に多数本のリー
ドピン４を形成することができることになる。
て強度を確保できるとともに、リード部領域１の厚みを
薄くすることによりこのリード部領域１に多数本のリー
ドピン４を形成することができることになる。
第１図は本発明に係る電鋳製のIC用リードフレームを
多数連ねた状態のままで示しており、ひとつのリードフ
レームはリード部領域１と、これを囲む形の枠部領域２
とからなり、リード部領域１にはその中央にICチップ付
け部３が形成されるとともに、この周囲に多数本のリー
ドピン４が形成されている。枠部領域２にはボンディン
グ装置の順送り機構にセッティングされるための孔５が
送り方向に所定ピッチで形成されている。そして、リー
ド部領域１の厚みは枠部領域２の厚みよりも薄く形成し
ている。例えば、枠部領域２の厚みは125μ、リード部
領域１の厚みは50μである。
多数連ねた状態のままで示しており、ひとつのリードフ
レームはリード部領域１と、これを囲む形の枠部領域２
とからなり、リード部領域１にはその中央にICチップ付
け部３が形成されるとともに、この周囲に多数本のリー
ドピン４が形成されている。枠部領域２にはボンディン
グ装置の順送り機構にセッティングされるための孔５が
送り方向に所定ピッチで形成されている。そして、リー
ド部領域１の厚みは枠部領域２の厚みよりも薄く形成し
ている。例えば、枠部領域２の厚みは125μ、リード部
領域１の厚みは50μである。
つぎに、このように厚み差をもつリードフレームの電
鋳法の一例を第２図（ａ）ないし（ｈ）に基づき説明す
る。
鋳法の一例を第２図（ａ）ないし（ｈ）に基づき説明す
る。
まず、第２図（ａ）に示すように、電鋳母型６の表面
にポジ型フォトレジスト７を均一に塗布して乾燥する。
ついで、そのレジスト７の上に第２図（ｂ）に示すごと
く枠部領域２のパターンに対応するフイルム８を密着さ
せ、焼き付け、現像、乾燥の各処理を行って、第２図
（ｃ）に示すごとく枠部領域２のパターンに対応するレ
ジスト膜９を形成する。ついで、レジスト膜９が形成さ
れた母型６を電着槽に移し、ニッケル、あるいはニッケ
ル−コバルト合金の一次電鋳を行って、第２図（ｄ）に
示すごとく母型６のレジスト膜９で覆われていない表面
に、一次電着層10を形成する。この一次電着層10は枠部
領域２に相当する。
にポジ型フォトレジスト７を均一に塗布して乾燥する。
ついで、そのレジスト７の上に第２図（ｂ）に示すごと
く枠部領域２のパターンに対応するフイルム８を密着さ
せ、焼き付け、現像、乾燥の各処理を行って、第２図
（ｃ）に示すごとく枠部領域２のパターンに対応するレ
ジスト膜９を形成する。ついで、レジスト膜９が形成さ
れた母型６を電着槽に移し、ニッケル、あるいはニッケ
ル−コバルト合金の一次電鋳を行って、第２図（ｄ）に
示すごとく母型６のレジスト膜９で覆われていない表面
に、一次電着層10を形成する。この一次電着層10は枠部
領域２に相当する。
一次電鋳後、第２図（ｅ）に示すごとく前記レジスト
膜９の上に、リード部領域１のパターンに対応するフイ
ルム11を密着させ、焼き付け、現像、乾燥の各処理を行
って、第２図（ｆ）に示すごとくリード部領域１のパタ
ーンに対応するレジスト膜12を形成する。ついで、母型
６のレジスト膜12で覆われてない表面に、ニッケル、あ
るいはニッケル−コバルト合金の二次電鋳を行って、第
２図（ｇ）に示すごとく二次電着層13を形成する。この
二次電着層13がリード部領域１に相当する。このとき、
枠部領域２に相当する一次電着層10の表面にも電着され
るため、その厚みはリード領域１に相当する二次電着層
13よりも厚く形成されることになる。
膜９の上に、リード部領域１のパターンに対応するフイ
ルム11を密着させ、焼き付け、現像、乾燥の各処理を行
って、第２図（ｆ）に示すごとくリード部領域１のパタ
ーンに対応するレジスト膜12を形成する。ついで、母型
６のレジスト膜12で覆われてない表面に、ニッケル、あ
るいはニッケル−コバルト合金の二次電鋳を行って、第
２図（ｇ）に示すごとく二次電着層13を形成する。この
二次電着層13がリード部領域１に相当する。このとき、
枠部領域２に相当する一次電着層10の表面にも電着され
るため、その厚みはリード領域１に相当する二次電着層
13よりも厚く形成されることになる。
このとき、一次電着層10の上において、レジスト膜９
の厚さを越えて電鋳されるが、この枠部領域２は、ボン
ディング装置の送り機構で送られた後に切断してスクラ
ップとされるので、問題はない。これに対し、リード部
領域１は精度を確保するうえでレジスト膜12の厚さを越
えないように、レジスト膜12によりリードピン４の幅を
規制して電鋳することが望ましいが、少々レジスト膜12
の厚さを越えることは許される。
の厚さを越えて電鋳されるが、この枠部領域２は、ボン
ディング装置の送り機構で送られた後に切断してスクラ
ップとされるので、問題はない。これに対し、リード部
領域１は精度を確保するうえでレジスト膜12の厚さを越
えないように、レジスト膜12によりリードピン４の幅を
規制して電鋳することが望ましいが、少々レジスト膜12
の厚さを越えることは許される。
最後に、母型６から一次・二次電着層10・13を剥離す
ることにより、第２図（ｈ）および第１図に示ごときリ
ードフレーム製品が得られる。
ることにより、第２図（ｈ）および第１図に示ごときリ
ードフレーム製品が得られる。
第３図（ａ）ないし（ｆ）は上記リードフレームの他
の電鋳法を示している。この実施例では、一次電鋳で枠
部領域２に相当する一次電着層10とリード部領域１に相
当する一次電着層14と同時に形成し、二次電鋳で枠部領
域２に相当する一次電着層10の厚みをリード部領域１に
相当する一次電着層14よりも増厚する。すなわち、ま
ず、上記実施例の場合と同様に、第３図（ａ）に示すご
とく母型６の表面にフォトレジスト７を均一に塗布して
乾燥する。ついで、そのレジスト７の上に第３図（ｂ）
に示すごとく枠部領域２およびリード部領域１のパター
ンに対応するポジタイプフイルム15を密着させ、焼き付
け、現像、乾燥の各処理を行って、第３図（ｃ）に示す
ごとく枠部領域２およびリード部領域１のパターンに対
応するレジスト膜16を形成する。ついで、レジスト膜16
が形成された母型６を電着槽に移し、ニッケルあるいは
ニッケル−コバルト合金の一次電鋳を行って、第３図
（ｄ）に示すごとく母型６のレジスト膜16で覆われてい
ない表面に、リード部領域１に相当する一次電着層14
と、枠部領域２に相当する一次電着層10とを形成する。
の電鋳法を示している。この実施例では、一次電鋳で枠
部領域２に相当する一次電着層10とリード部領域１に相
当する一次電着層14と同時に形成し、二次電鋳で枠部領
域２に相当する一次電着層10の厚みをリード部領域１に
相当する一次電着層14よりも増厚する。すなわち、ま
ず、上記実施例の場合と同様に、第３図（ａ）に示すご
とく母型６の表面にフォトレジスト７を均一に塗布して
乾燥する。ついで、そのレジスト７の上に第３図（ｂ）
に示すごとく枠部領域２およびリード部領域１のパター
ンに対応するポジタイプフイルム15を密着させ、焼き付
け、現像、乾燥の各処理を行って、第３図（ｃ）に示す
ごとく枠部領域２およびリード部領域１のパターンに対
応するレジスト膜16を形成する。ついで、レジスト膜16
が形成された母型６を電着槽に移し、ニッケルあるいは
ニッケル−コバルト合金の一次電鋳を行って、第３図
（ｄ）に示すごとく母型６のレジスト膜16で覆われてい
ない表面に、リード部領域１に相当する一次電着層14
と、枠部領域２に相当する一次電着層10とを形成する。
一次電鋳後、第３図（ｅ）に示すごとく前記レジスト
膜16の上に枠部領域２のパターンに対応するレジスト膜
９を形成したうえで、ニッケルあるいはニッケル−コバ
ルト合金の二次電鋳を行うことにより、第３図（ｆ）に
示すごとく枠部領域２に相当する一次電着層10の表面に
二次電着層17を一体に形成してこれをリード部領域１の
一次電着層14よりも厚肉に形成する。最後に、母型６か
ら一次・二次電着層10・14・17をレジスト膜９・16とと
もに剥離する。
膜16の上に枠部領域２のパターンに対応するレジスト膜
９を形成したうえで、ニッケルあるいはニッケル−コバ
ルト合金の二次電鋳を行うことにより、第３図（ｆ）に
示すごとく枠部領域２に相当する一次電着層10の表面に
二次電着層17を一体に形成してこれをリード部領域１の
一次電着層14よりも厚肉に形成する。最後に、母型６か
ら一次・二次電着層10・14・17をレジスト膜９・16とと
もに剥離する。
本発明の電鋳製のIC用リードフレームによれば、ボン
ディング装置の送り機構にセッティングされる枠部領域
２を所定厚肉にして強度を確保できながら、リード部領
域１の厚みを枠部領域２よりも薄肉に形成することによ
り、装置に費用をかけることなく、低設備コストで多数
本のリードピンを高精度に電鋳できるに至った。
ディング装置の送り機構にセッティングされる枠部領域
２を所定厚肉にして強度を確保できながら、リード部領
域１の厚みを枠部領域２よりも薄肉に形成することによ
り、装置に費用をかけることなく、低設備コストで多数
本のリードピンを高精度に電鋳できるに至った。
第１図および第２図（ａ）ないし（ｈ）は本発明の一実
施例を示しており、第１図はリードフレームの一部を切
欠して示す斜視図、第２図（ａ）ないし（ｈ）はリード
フレームの電鋳工程図である。 第３図（ａ）ないし（ｆ）は本発明の他の実施例を示す
リードフレームの電鋳工程図である。 第４図および第５図は本発明との比較例を示しており、
第４図はリードフレームを母型に電鋳した状態で示す断
面図、第５図は好ましいレジストの断面図である。 １……リード部領域、 ２……枠部領域。
施例を示しており、第１図はリードフレームの一部を切
欠して示す斜視図、第２図（ａ）ないし（ｈ）はリード
フレームの電鋳工程図である。 第３図（ａ）ないし（ｆ）は本発明の他の実施例を示す
リードフレームの電鋳工程図である。 第４図および第５図は本発明との比較例を示しており、
第４図はリードフレームを母型に電鋳した状態で示す断
面図、第５図は好ましいレジストの断面図である。 １……リード部領域、 ２……枠部領域。
Claims (1)
- 【請求項１】リード部領域（１）とこれを囲む形の枠部
領域（２）とからなり、 単一の電鋳層からなるリード部領域（１）の厚みが、複
数の電鋳層からなる枠部領域（２）の厚みよりも薄く形
成されていることを特徴とする電鋳製のIC用リードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30352089A JP2831060B2 (ja) | 1989-11-22 | 1989-11-22 | 電鋳製のｉｃ用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30352089A JP2831060B2 (ja) | 1989-11-22 | 1989-11-22 | 電鋳製のｉｃ用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03163857A JPH03163857A (ja) | 1991-07-15 |
| JP2831060B2 true JP2831060B2 (ja) | 1998-12-02 |
Family
ID=17921976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30352089A Expired - Fee Related JP2831060B2 (ja) | 1989-11-22 | 1989-11-22 | 電鋳製のｉｃ用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2831060B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2812085B2 (ja) * | 1992-08-12 | 1998-10-15 | 日本電気株式会社 | Ｉｃリードフレームキャリア |
| JP2003174136A (ja) * | 2001-12-07 | 2003-06-20 | Aoi Electronics Co Ltd | 樹脂モールド半導体装置 |
| JP5470791B2 (ja) * | 2008-09-29 | 2014-04-16 | オムロン株式会社 | 電気鋳造方法 |
-
1989
- 1989-11-22 JP JP30352089A patent/JP2831060B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03163857A (ja) | 1991-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656855A (en) | Lead frame and method for manufacturing same | |
| JP3120130B2 (ja) | 印刷用メタルマスク版の製造方法 | |
| JP2831060B2 (ja) | 電鋳製のｉｃ用リードフレーム | |
| JPH08258442A (ja) | 印刷用マスク及びその製造方法 | |
| JP3141117B2 (ja) | 印刷用メタルマスク版の製造方法 | |
| EP0529578B1 (en) | Semi-additive circuitry with raised features using formed mandrels | |
| JPH1034870A (ja) | 電鋳製品の製造方法 | |
| JP3180146B2 (ja) | 電鋳製のｉｃ用リードフレーム並びにその製造方法 | |
| JPH09300840A (ja) | スクリーンマスクの製造方法 | |
| JP2970147B2 (ja) | フレネルレンズ電鋳用母型及びこれを用いた金型の製造方法 | |
| JP4001973B2 (ja) | メッシュ一体型のメタルマスクの製造方法 | |
| JPH03262690A (ja) | スクリーン印刷用マスクの製造方法 | |
| JP2787228B2 (ja) | 可撓性回路基板の製造法 | |
| JP3380975B2 (ja) | 半導体装置の電鋳製リードフレームの製造方法 | |
| US6540927B2 (en) | Semiconductor packaging part and method producing the same | |
| JP2987390B2 (ja) | スクリーンマスクの製造方法 | |
| JP3398799B2 (ja) | スクリーン印刷版の製造方法 | |
| JP3136194B2 (ja) | リードフレームの製造方法 | |
| JP2840666B2 (ja) | スクリーン印刷用メッシュ、並びにその製造方法 | |
| JP3289081B2 (ja) | 半導体装置の電鋳製リードフレームの製造方法 | |
| JP3398804B2 (ja) | 電鋳製品 | |
| JPH07202098A (ja) | リードフレームおよびその製造方法 | |
| JP2000355788A (ja) | ニッケル積層体並びにその製造方法 | |
| JP2516440B2 (ja) | 電気的接続部材の製造方法 | |
| JPH06210817A (ja) | メタルマスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |