JP3289081B2 - 半導体装置の電鋳製リードフレームの製造方法 - Google Patents

半導体装置の電鋳製リードフレームの製造方法

Info

Publication number
JP3289081B2
JP3289081B2 JP14283193A JP14283193A JP3289081B2 JP 3289081 B2 JP3289081 B2 JP 3289081B2 JP 14283193 A JP14283193 A JP 14283193A JP 14283193 A JP14283193 A JP 14283193A JP 3289081 B2 JP3289081 B2 JP 3289081B2
Authority
JP
Japan
Prior art keywords
lead frame
electrodeposition layer
electroformed
lead
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14283193A
Other languages
English (en)
Other versions
JPH06334083A (ja
Inventor
良弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP14283193A priority Critical patent/JP3289081B2/ja
Publication of JPH06334083A publication Critical patent/JPH06334083A/ja
Application granted granted Critical
Publication of JP3289081B2 publication Critical patent/JP3289081B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の電鋳製リー
ドフレームの製造方法に関する。
【0002】
【従来の技術】ICやLSIなどの半導体装置のリード
フレームを電鋳で製造する技術は、たとえば、特開平3
−163857号公報で公知であり、そこでは、図2の
ようなチップ載置部4の周囲に多数本のリードピン6を
有する形のリードフレーム1を、図3の(A)に示すよ
うに電鋳母型10の表面に電鋳した後、同図の(B)に
示すようにリードフレーム1を電鋳母型10から剥離す
るようになっている。
【0003】
【発明が解決しようとする課題】しかるに、前出の従来
例ではリードフレーム1に相当する電着層15は電鋳母
型10の表面状態をそのまま写し取るため、その母型1
0の表面粗さがリードフレーム1の表面粗さとなる。し
かしながら、リードフレーム1の表面(電鋳母型側)の
仕上がり具合(面粗度)は各種要求に応じて種々異な
り、これに応じるべく電鋳母型10の表面を研摩して面
粗度をある一定以下もしくはそれ以上に調整することを
要求される場合があるが、この面粗度の厳しい要求に応
えることは難しく、自ずと限界がある。
【0004】また、リードフレーム1を電鋳母型10か
ら剥がす時、微細ピッチのリードピンの変形を防止する
うえでリードフレーム1に対して電鋳母型10側を変形
させて両者を剥離させることが好ましいが、電鋳製品面
であるリードフレーム1の厚さに対して電鋳母型10の
厚さが厚い為、電鋳母型10の変形時に機械的な力がー
ドフレーム1に加わってリードピン6を変形させやす
く、リードピン6・6間のピッチが狂ったり、リードピ
ン6の高さ方向にばらつきが生じて不良品が頻発しやす
い。リードピン6、特にインナーリード部分は片持ち状
態に形成されているため、電鋳母型10を変形させて剥
がす方法においてもリードピン6の先端が変形しやす
い。特に、ICおよびLSIの高集積化に伴い多ピン
化、細ピッチ化を図った高精度のリードフレームにおい
ては、こうしたリードピン6の変形が顕著に生じやす
く、また僅かな変形でも致命的欠陥となってしまう。本
発明の目的は、ICやLSIなどの半導体装置のリード
フレームの表面粗度の調整の容易化、並びにその剥離時
の変形防止を図る点にある。
【0005】
【課題を解決するための手段】本発明では、電鋳母型1
0の表面に電鋳により第1電着層11を形成する工程
と、第1電着層11の表面に、ICやLSIなどの半導
体装置のリードフレーム1のパターンに対応するフォト
レジスト膜14を形成する工程と、第1電着層11のフ
ォトレジスト膜14で覆われていない表面に、電鋳によ
り第2電着層15を、第1電着層11の厚みが第2電着
層15の厚みよりも薄くなるようにして形成する工程
と、電鋳母型10から第2電着層15を第1電着層11
ごと剥離する工程と、第2電着層15から第1電着層1
剥離する工程とからなることを特徴とする。
【0006】
【作用】第1電着層11の面粗さは、該電着層形成用の
浴への光沢剤の添加量の増減あるいは無添加により、ま
たは電流密度を変える、という浴の組成状態を調整する
ことで自由にコントロールすることができ、従ってリー
ドフレーム1に相当する第2電着層15の表面粗度の調
整が容易となる。第1電着層11と第2電着層15を一
体に積層した状態のままでこれを電鋳母型10から剥が
すことにより、リードフレーム1に相当する第2電着層
15の変形を無くすることができる。
【0007】
【実施例】図2は本発明の対象とする電鋳製ICリード
フレームを多数連ねた状態で示しており、その一つのリ
ードフレーム1はリード足部領域2と、これを囲む形の
枠部領域3とからなり、リード足部領域2にはその中央
にチップ載置部4が形成されるとともに、この周囲に4
本のタブリード5と多数本(例えば、400本)のイン
ナーリードおよびアウターリードからなるリードピン6
が形成されている。枠部領域3にはボンディング装置の
順送り機構にセッティングされるためのセッティング孔
7が送り方向に所定ピッチで形成されている。
【0008】つぎに、このようなリードフレームの電鋳
法の一例を図1の(A)ないし(G)に基づき説明す
る。まず、電鋳母型10を常套手段で表面研摩して活性
化を図る。ついで、その電鋳母型10(300〜500
μ厚)をスルファミン酸ニッケル浴の電解液に浸漬して
電鋳を行う。このスルファミン酸ニッケル浴の組成とメ
ッキ条件を次に示す。 スルファミン酸ニッケル 400〜500g/l ホウ酸 25〜35g/l ピット防止剤 0.4g/l N.T.S(第1種光沢剤) 0.1g/l ブチンジオール(第2種光沢剤) 0.01g/l以
上 pH 4.5〜5.0 浴温 50℃ 電流密度 2〜5A/dm2 以上の浴にて電鋳を行うことにより、図1の(A)に示
すように、電鋳母型10の表面に第1電着層11を形成
する。この第1電着層11の厚みは後述するリードフレ
ーム1に相当する第2電着層15の厚みよりも薄く、例
えば、第2電着層15の厚みを100〜150μ程度に
する場合、第1電着層11の厚みは10〜30μ厚程度
にする。このように光沢ニッケル浴で形成された第1電
着層11の表面は電鋳母型10の表面以上の光沢を出す
ことができた。
【0009】ついで、この第1電着層11を付けた電鋳
母型10を上記浴より引き上げ、同図の(B)に示すご
とく第1電着層11の表面に、例えばネガタイプのフォ
トレジスト12を均一に塗布して乾燥する。ついで、そ
のレジスト12の上に同図の(C)に示すごとく上記リ
ードフレーム1のリード足部領域2および枠部領域3の
パターンに対応するネガタイプフイルム13を密着さ
せ、焼き付け、現像、乾燥の各処理を行って、同図の
(D)に示すごとくリードフレーム1のパターンに対応
するフォトレジスト膜14を形成する。勿論、上記フォ
トレジスト12としては、ネガタイプのものに代えて、
ポジタイプのものであってもよい。
【0010】ついで、このフォトレジスト膜14が形成
された電鋳母型10を、別のスルファミン酸ニッケル浴
または硫酸銅浴に移して電鋳を行う。この場合のスルフ
ァミン酸ニッケル浴の組成とメッキ条件を次に示す。 スルファミン酸ニッケル 400〜500g/l ホウ酸 25〜35g/l pH 4.5〜5.0 浴温 50℃ 電流密度 1〜5A/
dm2
【0011】硫酸銅浴の組成とメッキ条件を次に示す。 硫酸銅 200〜250g/l 硫酸 30〜100g/l 浴温 20〜30℃ 電流密度 1〜10A/dm2
【0012】上記のスルファミン酸ニッケル浴または硫
酸銅浴にて電鋳を行うことにより、同図の(E)に示す
ごとく第1電着層11のフォトレジスト膜14で覆われ
ていない表面に、第2電着層15を形成する。この第2
電着層15がリードフレーム1に相当する。この厚みは
100〜150μ程度とする。
【0013】この第2電着層15の電鋳後、フォトレジ
スト膜14を除去し、同図の(F)に示すごとく電鋳母
型10から第2電着層15を第1電着層11ごと剥離す
る。第2電着層15を第1電着層11と一体層にしたま
ま剥離するため、第2電着層15たるリードフレーム
1、特にリードピン6は第1電着層11に密着した状態
で保護され、変形が加えられることなく剥がすことがで
きた。
【0014】最後に、同図の(G)に示すごとく第1電
着層11を第2電着層15に対し鋭角に曲げ変形させて
第2電着層15から剥離する。この時は、第1電着層1
1は鋭角に曲げ変形させ、しかも第2電着層15よりも
極端に薄いため、第2電着層15、特にリードピン6部
分にも機械的な力が加わりにくく、その変形防止に有利
である。かくして、図2に示すごときリードフレーム電
鋳製品が得られる。
【0015】このようにして得られたリードフレーム1
の表面は、第1電着層11の光沢表面と同様の光沢を出
すことができた。このリードフレーム1の表面の光沢度
合いは第1電着層11を形成する光沢ニッケル浴へのブ
チンジオールあるいはその他の光沢剤の添加量を変化さ
せることにより種々変更できる。また、電流密度を変化
させることによってもリードフレーム1の表面のち密さ
を任意に変更できる。
【0016】上記実施例において、図1の(G)の剥離
工程の後に、更に、電鋳製品たるリードフレーム1を表
面研摩し、その後リン酸液浴などで電解研摩してバリ取
りや電着応力を緩和することでリードフレーム1の厚み
の均一化を図る、という工程を加えることもできる。
【0017】上記実施例とは逆に、光沢剤を添加しない
無光沢ニッケル浴により第1電着層11を形成すれば、
第2電着層15の表面粗度が粗くなり、例えばICチッ
プ等とのワイヤーボンディング時に接着強度を高める場
合に好適なものとなる。
【0018】高い電流密度からの電着物たるリードフレ
ーム1は低い電流密度からのものよりも結晶がち密(光
沢面粗さが細かくなる)になってビッカース硬度が上が
る。このため、粘性を必要とするプレス加工を必要とす
るリードフレーム1を得る場合は電流密度を低めに設定
するか、浴組成を変えればよい。
【0019】
【発明の効果】本発明によれば、電鋳母型10の表面研
摩に比べ、浴の組成状態を調整するだけで表面粗さを自
由に調整できる第1電着層11の表面に、リードフレー
ム1に相当する第2電着層15を剥離可能に形成するの
で、リードフレーム1の表面粗度は種々異なる各種要求
に応じて容易に調整することができる。しかも、電鋳母
型10からリードフレーム1に相当する第2電着層15
を変形させることなく剥がすこともでき、特に多ピン化
を図った高精度のリードフレーム1においてもその剥離
時の変形をよく防止できて有利である。
【図面の簡単な説明】
【図1】リードフレームの電鋳工程図である。
【図2】連続状態のリードフレームの一部を切欠して示
す斜視図である。
【図3】従来の電鋳法によるリードフレームの電鋳工
程、およびその剥離工程を示す断面図である。
【符号の説明】
1 リードフレーム 10 電鋳母型 11 第1電着層 14 フォトレジスト膜 15 第2電着層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 電鋳母型10の表面に電鋳により第1電
    着層11を形成する工程と、 第1電着層11の表面に、リードフレーム1のパターン
    に対応するフォトレジスト膜14を形成する工程と、 第1電着層11のフォトレジスト膜14で覆われていな
    い表面に電鋳により第2電着層15を、第1電着層11
    の厚みが第2電着層15の厚みよりも薄くなるようにし
    形成する工程と、電鋳母型10から第2電着層15を第1電着層11ごと
    剥離する工程と、 第2電着層15から第1電着層11剥離する工程とか
    らなる、半導体装置の電鋳製リードフレームの製造方
    法。
JP14283193A 1993-05-20 1993-05-20 半導体装置の電鋳製リードフレームの製造方法 Expired - Fee Related JP3289081B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14283193A JP3289081B2 (ja) 1993-05-20 1993-05-20 半導体装置の電鋳製リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14283193A JP3289081B2 (ja) 1993-05-20 1993-05-20 半導体装置の電鋳製リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH06334083A JPH06334083A (ja) 1994-12-02
JP3289081B2 true JP3289081B2 (ja) 2002-06-04

Family

ID=15324637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14283193A Expired - Fee Related JP3289081B2 (ja) 1993-05-20 1993-05-20 半導体装置の電鋳製リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP3289081B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7132298B2 (ja) * 2020-09-18 2022-09-06 マクセル株式会社 半導体装置用基板、半導体装置の製造方法

Also Published As

Publication number Publication date
JPH06334083A (ja) 1994-12-02

Similar Documents

Publication Publication Date Title
JPH06196603A (ja) リードフレームの製造方法
JP2002009196A (ja) 半導体装置の製造方法
JP3120130B2 (ja) 印刷用メタルマスク版の製造方法
JP3289081B2 (ja) 半導体装置の電鋳製リードフレームの製造方法
JPH03178152A (ja) モールドicおよびその製造方法
JP2002004077A (ja) 電鋳製品およびその製造方法
JP4268010B2 (ja) 高オープニング率リジダイズドスクリーン、高オープニング率サスペンドメタルマスク及びその製造方法。
JP3398803B2 (ja) 電鋳製品の製造方法
JP3398804B2 (ja) 電鋳製品
JP3380975B2 (ja) 半導体装置の電鋳製リードフレームの製造方法
JP3061207B2 (ja) 電鋳製品の製造方法
KR20000024962A (ko) 미세패턴 형성용 금형 제작방법
JP2002260753A (ja) バンプ付きシートの製造方法
JP3270948B2 (ja) ニッケル積層体並びにその製造方法
JPH09148714A (ja) 立体成形回路基板の製造方法
US4166011A (en) Method for the manufacture of a shaping mask for an electroerosion tool
JP2831060B2 (ja) 電鋳製のic用リードフレーム
JP3180146B2 (ja) 電鋳製のic用リードフレーム並びにその製造方法
US6540927B2 (en) Semiconductor packaging part and method producing the same
JPH07331479A (ja) 電着画像の形成方法
JPH10323962A (ja) メッシュ一体型のメタルマスクの製造方法
JPH06333998A (ja) Tabテープの製造方法及びリードフレームの製造方法
JPS64818B2 (ja)
JPS63128190A (ja) 金電鋳品の製造方法
JP2847746B2 (ja) パターン金属の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100322

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20110322

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20110322

LAPS Cancellation because of no payment of annual fees