JP3380975B2 - 半導体装置の電鋳製リードフレームの製造方法 - Google Patents

半導体装置の電鋳製リードフレームの製造方法

Info

Publication number
JP3380975B2
JP3380975B2 JP13637394A JP13637394A JP3380975B2 JP 3380975 B2 JP3380975 B2 JP 3380975B2 JP 13637394 A JP13637394 A JP 13637394A JP 13637394 A JP13637394 A JP 13637394A JP 3380975 B2 JP3380975 B2 JP 3380975B2
Authority
JP
Japan
Prior art keywords
lead frame
electrodeposition layer
photoresist film
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13637394A
Other languages
English (en)
Other versions
JPH07321272A (ja
Inventor
博士 嶋津
和彦 井上
良弘 小林
正育 入佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP13637394A priority Critical patent/JP3380975B2/ja
Publication of JPH07321272A publication Critical patent/JPH07321272A/ja
Application granted granted Critical
Publication of JP3380975B2 publication Critical patent/JP3380975B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の電鋳製リ
ードフレームの製造方法に関する。
【0002】
【従来の技術】半導体装置のリードフレームは、エッチ
ング法や電鋳法などで、例えば、図8に示すようにダイ
パッド2の周囲に、インナーリード4とアウターリード
5からなる多数のリードピン6が狭小ピッチで並べて形
成され、そのインナーリード4の個々は片持ち状に形成
されてその先端4aがフリー状態になっている。
【0003】
【発明が解決しようとする課題】しかるに、上記したよ
うにリードピン6の先端がフリー状態になっていると、
搬送や保管時に衝撃や振動を受けたり、他物と接触する
ことにより変形し易く、ピッチずれやリードピンどうし
の接触が生じて不良品となりやすい。とくに、近年、I
C、LSI、VLSIの高集積化に伴い多ピン化やそれ
ら周辺技術の高密度化によりリードピン6のピッチが数
十μmと極度に狭小化されてくると、こうしたリードピ
ン6の変形やピッチずれなどの不具合が顕著に生じ易
い。当初から少しでもリードピン6の水平方向あるいは
垂直方向への変形やピッチずれなどが生じていると、例
えば、半導体チップ側とのワイヤーボンディング時や一
括ボンディング時に結線できない。またリードピン6の
変形やピッチずれのない良品の場合であっても、リード
ピン6・6どうし間のピッチが狭小である場合はボンデ
ィング時にリードピン6がボンディング圧でわずかでも
ずれ動いて変形すると、隣接するリードピン6・6どう
しが接触して不良となるという問題があった。
【0004】本発明の目的は、リードピンが狭小ピッチ
で並設される場合も、搬送や保管時あるいは半導体チッ
プとの結線時のリードピンの変形やピッチずれなどを防
止できる半導体装置の電鋳製リードフレームを提供する
にある。本発明の他の目的は、そのようなリードフレー
ムの製造の簡素化を図り得る製造方法を提供するにあ
る。
【0005】
【課題を解決するための手段】本発明の半導体装置の電
鋳製リードフレームは、図示例のように、狭小ピッチで
並設してなる多数のリードピン6・6どうし間に、電鋳
時のパターン形成に使用されるフォトレジスト膜14を
そのまま残存させてあることを特徴とする。すなわち、
半導体装置のリードフレームを電鋳する際、従来では、
最終製品に仕上げる前にパターン形成用のフォトレジス
ト膜は除去していたが、本発明ではそのフォトレジスト
膜を除去することなく、そのまま残存させてリード補強
部材として利用するものである。
【0006】また本発明は、多数のリードピン6を狭小
ピッチで並設する半導体装置の電鋳製リードフレームを
電鋳するに際し、まず母型10の表面に、リードフレー
ム1のパターンに対応するフォトレジスト膜14を形成
する工程と、ついで母型10のフォトレジスト膜14で
覆われていない表面に、リードフレーム1となる電着層
15を形成する工程と、最後に電着層15をフォトレジ
スト膜14を付けたまま母型10から剥離する工程とか
らなることを特徴とする。この場合、上記電着層15の
剥離工程の次に、更にフォトレジスト膜14を部分的に
溶解除去する工程を加えることもできる。上記フォトレ
ジスト膜14はネガタイプまたはポジタイプのフォトレ
ジストで形成するが、ポジタイプのフォトレジストで形
成する場合は、上記フォトレジスト膜14の部分的な溶
解除去手段として、フォトレジスト膜14を部分的に露
光し、この露光部分のみをアルカリ溶液で溶解除去する
ことができる。
【0007】更に本発明は、多数のリードピン6を狭小
ピッチで並設する半導体装置の電鋳製リードフレームを
電鋳するに際し、上記した電鋳工程に代えて、まず母型
10の表面に補強板となる第1電着層11を電着形成す
る工程と、ついで第1電着層11の表面に、リードフレ
ーム1のパターンに対応するフォトレジスト膜14を形
成する工程と、ついで第1電着層11のフォトレジスト
膜14で覆われていない表面に、リードフレーム1とな
る第2電着層15を剥離可能に形成する工程と、ついで
第2電着層15を第1電着層11およびフォトレジスト
膜14を付けたまま母型10から剥離する工程とからな
ることを特徴する。この場合においても、上記第2電着
層15の剥離工程の次に、更にフォトレジスト膜14を
部分的に溶解除去する工程を加えることもできる。
【0008】
【作用】隣接するリードピン6・6どうし間に残存させ
てあるフォトレジスト膜14は、リードフレーム1の搬
送時、保管時、あるいはボンディング時にリードピン6
個々の変形、ピッチずれ、リードピン6・6どうしの接
触などを防ぐスペーサ機能あるいは補強機能を発揮す
る。
【0009】リードピン6・6どうし間のフォトレジス
ト膜14を部分的に溶解除去することにより、リードピ
ン6の変形やピッチずれなどを防止しつつ、リードピン
6に適度の弾性付与、および所定形状の曲げ加工を可能
にする。
【0010】補強板となる第1電着層11を形成し、こ
の第1電着層11とリードフレーム1となる第2電着層
15とを一体に積層した状態のままでこれを母型10か
ら剥がすことにより、フォトレジスト膜14を付けたま
ま第2電着層15をこれに変形を加えることなく剥離で
きる。また第1電着層11は残存するフォトレジスト膜
14とともに、リードフレーム1の搬送や保管時の変形
防止、表面保護、支持の役割を持つ保持部材として利用
できる。リードフレーム1の搬送や保管後は、実際の半
導体チップとの組み付け工程時に第1電着層11のみ剥
離すればよい。
【0011】
【発明の効果】本発明の半導体装置の電鋳製リードフレ
ームは、隣接するリードピン6・6どうし間に、電鋳時
のパターン形成に使用されるフォトレジスト膜14をそ
のまま残存させて補強してあるので、搬送時、保管時に
おけるリードピン6の水平方向あるいは垂直方向への変
形、ピッチずれ、リードピン6・6どうしの接触を確実
に防止できるし、また半導体チップ側との結線工程作業
においてボンディング時の結線作業性に優れ、特に多ピ
ン化、ピッチ狭小化を図った高密度のリードフレームと
して顕著な効果を奏する。
【0012】電鋳時のパターン形成に使用されるフォト
レジスト膜14をそのまま利用するので、電鋳後新たに
リードピン6・6どうし間にスペーサ用あるいは補強用
の手段を形成するために、例えば再度リードピン6・6
どうし間にフォトレジスト膜を形成したり、あるいはス
ペーサ用の樹脂を注入して硬化させたりするという工程
を追加する必要がなくなり、それだけ作業工程が極めて
簡略化できて有利である。
【0013】また、隣接するリードピン6・6どうし間
にフォトレジスト膜14を残存させたまま半導体チップ
と結線し、ポッティングや樹脂等によりモールドすれ
ば、ポッティングやモールド時にリードピン6・6どう
し間に樹脂の流れ込み不足等による隙間が生ずるような
ことがなく、気密状態で封止することができて湿気の侵
入を遮断し、半導体装置の湿気による腐食、損傷を防止
できる。
【0014】リードピン6・6どうし間のフォトレジス
ト膜14を部分的に溶解除去すれば、このリードピン6
のフォトレジスト膜14の除去された部分を実装形態に
応じて所定形状に曲げることができ、また適度の弾性を
付与できて結線し易くなる。この場合、フォトレジスト
膜14をポジタイプのフォトレジストで形成することに
より露光およびアルカリ溶液による溶解により簡易にそ
のフォトレジスト膜14の任意の位置を除去できる。
【0015】電鋳に際し、予め母型10の表面に補強板
となる第1電着層11を形成し、この第1電着層11の
表面にフォトレジスト膜14を形成して電鋳すると、母
型10からリードフレーム1となる第2電着層15を変
形させることなく剥がすことができ、しかも残存させた
フォトレジスト膜14とともに搬送時、保管時における
リードピン6の変形を確実に防止できて有利である。ま
た第1電着層11と第2電着層15との間で剥離処理を
施しておけば、搬送、保管後、実際の半導体チップとの
組み付け工程時に第1電着層11のみを簡単に剥離する
ことができる。
【0016】
【実施例】図1は本発明に係る半導体装置の電鋳製リー
ドフレームの一例を示す。このリードフレーム1はその
中央にダイパッド2が形成されるとともに、この周囲に
タブリード3と、インナーリード4およびアウターリー
ド5からなる多数本のリードピン6が形成されている。
外枠7にはボンディング装置の順送り機構にセッティン
グされるためのセッティング孔8が送り方向に所定ピッ
チで形成されている。隣接するリードピン6・6どうし
間には、後述する電鋳時に使用するパターン形成用のフ
ォトレジスト膜14をそのまま残存させてある(点描で
示す箇所)。フォトレジスト膜14は、実装形態などに
応じて図1に示すごとく全面に残存させるか、インナー
リード4の領域のみあるいは図2に示すごとくインナー
リード4の領域に部分的に残存させる。
【0017】(実施例1)図3の(A)ないし(G)は
上記リードフレームの電鋳工程図を示す。まず、図3の
(A)のように、SUS304などの材料からなる母型
10の表面に、ネガタイプのフォトレジスト12を均一
に塗布して乾燥する。フォトレジスト12としては、例
えば、アルカリ現像タイプのドライレジストや溶剤現像
タイプのドライレジストを用い、とくにアルカリ現像タ
イプのドライレジストが作業性の点から好ましい。更に
耐熱性が要求される場合には感光性ポリイミド樹脂の使
用も考えられる。ついで、そのレジスト12の上に同図
の(B)に示すごとく、リードフレーム1のパターンに
対応するネガタイプのフイルム13を密着させ、焼き付
け、現像、乾燥の各処理を行って、同図の(C)に示す
ごとくリードフレーム1のパターンに対応するフォトレ
ジスト膜14を形成する。
【0018】ついで、このフォトレジスト膜14が形成
された母型10を、スルファミン酸ニッケル浴または硫
酸銅浴に移して電鋳を行う。この場合のスルファミン酸
ニッケル浴の組成とメッキ条件を次に示す。 スルファミン酸ニッケル 300〜600g/l ホウ酸 20〜40g/l pH 4.0〜4.5 浴温 40〜50℃ 電流密度 0.5〜5A/dm2
【0019】硫酸銅浴の組成とメッキ条件を次に示す。 硫酸銅 220〜260g/l 硫酸 60〜75g/l 浴温 25〜30℃ 電流密度 2〜5A/dm2
【0020】上記のスルファミン酸ニッケル浴または硫
酸銅浴にて電鋳を行うことにより、同図の(D)に示す
ごとく母型10のフォトレジスト膜14で覆われていな
い表面に、電着層15を形成する。この電着層15がリ
ードフレーム1となる。この厚みは80〜150μ程度
とする。
【0021】最後に、同図の(E)に示すごとく母型1
0から電着層15をフォトレジスト膜14ごと剥離す
る。フォトレジスト膜14を付けたまま剥離するため、
狭小なリードピッチである場合もフォトレジスト膜14
によるスペーサ効果によりその変形やピッチずれが加え
られることなく剥がすことができる。これにより図1に
示すごとき全面にフォトレジスト膜14を残存させたリ
ードフレーム電鋳製品が得られる。
【0022】(実施例2)図4の(A)ないし(G)は
他の実施例の電鋳工程図を示す。上記電鋳工程では母型
10の表面に直接フォトレジスト膜14を形成したが、
この実施例では、予め母型10の表面に補強板となる第
1電着層11を形成し、この第1電着層11の表面にフ
ォトレジスト膜14を形成する点が大きく異なる。ま
ず、母型10を常套手段で表面研摩して活性化を図る。
ついで、その母型10(300〜500μ厚)をスルフ
ァミン酸ニッケル浴の電解液に浸漬して電鋳を行う。こ
のスルファミン酸ニッケル浴の組成とメッキ条件を次に
示す。 スルファミン酸ニッケル 300〜600g/l ホウ酸 20〜40g/l ピット防止剤 0.1〜1.0g/l N.T.S(第1種光沢剤) 1〜5g/l ブチンジオール(第2種光沢剤)0.01〜0.1g/l pH 4〜4.5 浴温 40〜50℃ 電流密度 0.5〜5A/dm2 以上の浴にて電鋳を行うことにより、図4の(A)に示
すように、母型10の表面に、補強板となる第1電着層
11を形成する。この第1電着層11の厚みは後述する
リードフレーム1となる第2電着層15の厚みよりも薄
く、例えば、第2電着層15の厚みを80〜150μ程
度にする場合、第1電着層11の厚みは10〜30μ厚
程度にする。
【0023】ついで、この第1電着層11を付けた母型
10を上記浴より引き上げ、同図の(B)に示すごとく
第1電着層11の表面に、ネガタイプのフォトレジスト
12を均一に塗布して乾燥する。ついで、そのレジスト
12の上に同図の(C)に示すごとく上記リードフレー
ム1のパターンに対応するネガタイプフイルム13を密
着させ、焼き付け、現像、乾燥の各処理を行って、同図
の(D)に示すごとくリードフレーム1のパターンに対
応するフォトレジスト膜14を形成する。
【0024】ついで、このフォトレジスト膜14が形成
された母型10を、別のスルファミン酸ニッケル浴また
は硫酸銅浴に移して電鋳を行う。この場合のスルファミ
ン酸ニッケル浴の組成とメッキ条件を次に示す。 スルファミン酸ニッケル 300〜600g/l ホウ酸 20〜40g/l pH 4〜4.5 浴温 40〜50℃ 電流密度 0.5〜5A/dm2
【0025】硫酸銅浴の組成とメッキ条件を次に示す。 硫酸銅 220〜260g/l 硫酸 60〜75g/l 浴温 25〜30℃ 電流密度 2〜5A/dm2
【0026】上記のスルファミン酸ニッケル浴または硫
酸銅浴にて電鋳を行うことにより、同図の(E)に示す
ごとく補強板となる第1電着層11のフォトレジスト膜
14で覆われていない表面に、第2電着層15を剥離可
能に形成する。この第2電着層15がリードフレーム1
となる。この厚みは80〜150μ程度とする。
【0027】この第2電着層15の電鋳後、同図の
(F)に示すごとく母型10から第2電着層15をフォ
トレジスト膜14を付けたまま、第1電着層11ごと剥
離する。かくしてリードフレーム電鋳製品が得られる。
リードフレーム1となる第2電着層15をフォトレジス
ト膜14を付けたまま、しかも補強板となる第1電着層
11と一体層にしたまま剥離するため、リードフレーム
1となる第2電着層15は第1電着層11に密着した状
態で保護され、変形が加えられることなく剥がすことが
できる。また、補強板となる第1電着層11はリードフ
レームとなる第2電着層15の搬送や保管時の保持部材
としても利用できて便利である。
【0028】補強板たる第1電着層11は、リードフレ
ーム1の実装前または実装後に、同図の(G)に示すご
とく剥離する。例えば、半導体装置とのボンディング後
にその補強板たる第1電着層11をリードフレーム1た
る第2電着層15から剥離し、この後モールドする。こ
の補強板たる第1電着層11の剥離に際しては、第1電
着層11は第2電着層15よりもきわめて薄いため、第
2電着層15に対し鋭角に曲げて剥がすことができ、第
2電着層15の、特にリードピン6部分にも機械的な力
が加わりにくく、その変形防止に有利である。しかも第
2電着層15はフォトレジスト膜14を付けたままであ
るため、これ又その変形防止上有利である。
【0029】(実施例3)上記実施例1および実施例2
ではフォトレジストとしてネガタイプのものを使用した
が、これに代えてポジタイプのものを使用することがで
きる。図5の(A)ないし(G)にポジタイプのフォト
レジストを用いての電鋳工程図を示す。まず、図5の
(A)のように母型10の表面に、ポジタイプのフォト
レジスト12を均一に塗布して乾燥する。ついで、同図
の(B)のようにそのレジスト12の上にリードフレー
ム1のパターンに対応するポジタイプのフィルム13を
密着させ、焼き付け、現像、乾燥の各処理を行って、同
図の(C)のようにリードフレーム1のパターンに対応
するフォトレジスト膜14を形成する。ついで、このフ
ォトレジスト膜14が形成された母型10をスルファミ
ン酸ニッケル浴などに移して電鋳を行う。この電鋳によ
り同図の(D)に示すごとく母型10のフォトレジスト
膜14で覆われていない表面に、リードフレーム1とな
る電着層15を形成する。ついで同図の(E)に示すご
とく母型10から電着層15をフォトレジスト膜14ご
と剥離する。ついで、同図の(F)に示すごとくフォト
レジスト膜14の残存させたい箇所のみにマスキング1
7を施して、除去したい箇所のみを露光する。最後にそ
の露光部分のみをアルカリ溶液に浸漬することにより同
図の(G)のようにその部分的除去が簡易に行える。こ
のようにリードフレーム1のフォトレジスト膜14が部
分的に除去されたリードピン6は適度な弾性を付与で
き、また実装形態に応じて所定の形状に曲げることがで
きてボンディングし易くなる。
【0030】リードピン6・6どうし間のフォトレジス
ト膜14を部分的に除去する、他の方法としては、その
フォトレジスト膜14がネガタイプのフォトレジストか
らなる場合レーザーなどで除去することができる。この
場合、リードフレーム電鋳製品がレーザーの熱の影響を
受けることのないように、光沢剤(イオウなど)の含有
率を下げたもので電鋳しておくことが望ましい。
【0031】(実施例4)実施例1または実施例3で得
られるリードフレーム1となる電着層15が母型10か
ら剥離される前に、その電着層15の母型10とは反対
側の面に、紫外線硬化性樹脂塗料などの液状レジストを
裏塗りして硬化させるか、あるいはポリイミドフィルム
やドライレジストを裏張りするなどして、図6に示すよ
うな裏打材16を剥離可能に形成する。この裏打材16
は、実施例2の補強板となる第1電着層11により得ら
れる機能ほどでもないが、電着層15の母型10からの
剥離時や搬送、保管時のリードピン6の変形を防止する
うえで効果的である。この裏打材16は、リードフレー
ム1の実装前又は実装後に剥離する。
【0032】本発明では、図7の(A)に示すように残
存のフォトレジスト膜14でリードピン6・6どうしを
保持し、このリードピン6に対し半導体チップ18の一
面に配列した接続部19をバンプ等を介して直接、同図
の(B)のように接続するエリア・アレイ方式にも適用
できる。
【0033】通常、リードフレーム1は半導体チップと
の結線後、リードピン6・6どうしの電気的導通から解
放するためにリードピン6・6どうしをつなぐ接続部2
0(図1参照)やダイパッド2を保持するタブリード3
(同図参照)はプレス等により切り離すが、本発明のよ
うにフォトレジスト膜14を残存させておくものにおい
ては、フォトレジスト膜14自体でリードピン6・6ど
うしの保持やダイパッド2の保持が行えるので、前記接
続部20やタブリード3を省略してプレス等による切り
離し工程を無くすることもできる。
【図面の簡単な説明】
【図1】リードフレームの平面図である。
【図2】リードフレームの他例を示す平面図である。
【図3】リードフレームの電鋳工程図である。
【図4】他の実施例を示すリードフレームの電鋳工程図
である。
【図5】更に、他の実施例を示すリードフレームの電鋳
工程図である。
【図6】更に又、他の実施例を示すリードフレームとな
る電着層の断面図である。
【図7】更に又、他の実施例を示し、(A)はリードピ
ンおよび半導体チップの平面図、(B)はリードピンに
対する半導体チップの直接接続状態を示す正面図であ
る。
【図8】従来例のリードフレームの平面図である。
【符号の説明】
1 リードフレーム 6 リードピン 10 母型 11 第1電着層 14 フォトレジスト膜 15 第2電着層
フロントページの続き (72)発明者 入佐 正育 福岡県田川郡方城町大字伊方4680番地 九州日立マクセル株式会社内 (56)参考文献 特開 平5−267546(JP,A) 特開 平5−267552(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 C25D 1/00

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 多数のリードピン6を狭小ピッチで並設
    する半導体装置の電鋳製リードフレームを電鋳するに際
    し、 母型10の表面に、リードフレーム1のパターンに対応
    するフォトレジスト膜14を形成する工程と、 母型10のフォトレジスト膜14で覆われていない表面
    に、リードフレーム1となる電着層15を形成する工程
    と、 電着層15をフォトレジスト膜14を付けたまま母型1
    0から剥離する工程とからなる 半導体装置の電鋳製リー
    ドフレームの製造方法。
  2. 【請求項2】 多数のリードピン6を狭小ピッチで並設
    する半導体装置の電鋳製リードフレームを電鋳するに際
    し、 母型10の表面に、リードフレーム1のパターンに対応
    するフォトレジスト膜14を形成する工程と、 母型10のフォトレジスト膜14で覆われていない表面
    に、リードフレーム1となる電着層15を形成する工程
    と、 電着層15をフォトレジスト膜14を付けたまま母型1
    0から剥離する工程と、 フォトレジスト膜14を部分的に溶解除去する工程とか
    らなる 半導体装置の電鋳製リードフレームの製造方法。
  3. 【請求項3】 フォトレジスト膜14をポジタイプのフ
    ォトレジストで形成する請求項2記載の半導体装置の電
    鋳製リードフレームの製造方法。
  4. 【請求項4】 フォトレジスト膜14を部分的に露光
    し、この露光部分を溶解除去する請求項3記載の半導体
    装置の電鋳製リードフレームの製造方法。
  5. 【請求項5】 多数のリードピン6を狭小ピッチで並設
    する半導体装置の電鋳製リードフレームを電鋳するに際
    し、 母型10の表面に、補強板となる第1電着層11を電着
    形成する工程と、 第1電着層11の表面に、リードフレーム1のパターン
    に対応するフォトレジスト膜14を形成する工程と、 第1電着層11のフォトレジスト膜14で覆われていな
    い表面に、リードフレ ーム1となる第2電着層15を剥
    離可能に形成する工程と、 第2電着層15を第1電着層11およびフォトレジスト
    膜14を付けたまま母型10から剥離する工程とからな
    半導体装置の電鋳製リードフレームの製造方法。
  6. 【請求項6】 多数のリードピン6を狭小ピッチで並設
    する半導体装置の電鋳製リードフレームを電鋳するに際
    し、 母型10の表面に、補強板となる第1電着層11を電着
    形成する工程と、 第1電着層11の表面に、リードフレーム1のパターン
    に対応するフォトレジスト膜14を形成する工程と、 第1電着層11のフォトレジスト膜14で覆われていな
    い表面に、リードフレーム1となる第2電着層15を剥
    離可能に形成する工程と、 第2電着層15を第1電着層11およびフォトレジスト
    膜14を付けたまま母型10から剥離する工程と、 フォトレジスト膜14を部分的に溶解除去する工程とか
    らなる、 半導体装置の電鋳製リードフレームの製造方
JP13637394A 1994-05-25 1994-05-25 半導体装置の電鋳製リードフレームの製造方法 Expired - Fee Related JP3380975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13637394A JP3380975B2 (ja) 1994-05-25 1994-05-25 半導体装置の電鋳製リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13637394A JP3380975B2 (ja) 1994-05-25 1994-05-25 半導体装置の電鋳製リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH07321272A JPH07321272A (ja) 1995-12-08
JP3380975B2 true JP3380975B2 (ja) 2003-02-24

Family

ID=15173652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13637394A Expired - Fee Related JP3380975B2 (ja) 1994-05-25 1994-05-25 半導体装置の電鋳製リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP3380975B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5565806B2 (ja) * 2010-09-27 2014-08-06 Shマテリアル株式会社 リードフレーム及びリードフレーム群、並びにそれらの製造方法

Also Published As

Publication number Publication date
JPH07321272A (ja) 1995-12-08

Similar Documents

Publication Publication Date Title
JP2548939B2 (ja) Icカード用リードフレーム
TWI500131B (zh) 半導體元件用基板之製造方法及半導體裝置
JP5629969B2 (ja) リードフレーム型基板の製造方法と半導体装置の製造方法
JP3380975B2 (ja) 半導体装置の電鋳製リードフレームの製造方法
JP2002004077A (ja) 電鋳製品およびその製造方法
JP3398803B2 (ja) 電鋳製品の製造方法
CN113257681B (zh) 引线框制造工艺
JPH09148714A (ja) 立体成形回路基板の製造方法
JP2831060B2 (ja) 電鋳製のic用リードフレーム
JP3289081B2 (ja) 半導体装置の電鋳製リードフレームの製造方法
JP3041290B1 (ja) テープ形チップサイズパッケージの製造方法
JP3993218B2 (ja) 半導体装置の製造方法
JP3136194B2 (ja) リードフレームの製造方法
CN1123068C (zh) 引线框架制造方法
KR100828490B1 (ko) 리드프레임 제조방법
JPH1117314A (ja) 成形回路体及びその製造方法
JP3398804B2 (ja) 電鋳製品
JPH01147848A (ja) Ic用リードフレームの製造方法
US6540927B2 (en) Semiconductor packaging part and method producing the same
JP2852786B2 (ja) 電気的接続部材及びその製造方法
JPH03177059A (ja) 部分メッキ付リードフレームの製造方法
JPH0437042A (ja) フイルムキャリアおよびフィルムキャリアを使用した半導体装置とその製造方法
JPS64818B2 (ja)
JP3438143B2 (ja) メタルマスクの製造方法
JP2002231769A (ja) テープキャリア及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20081220

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees