JP2826311B2 - タイムスロット入替え装置 - Google Patents
タイムスロット入替え装置Info
- Publication number
- JP2826311B2 JP2826311B2 JP62146307A JP14630787A JP2826311B2 JP 2826311 B2 JP2826311 B2 JP 2826311B2 JP 62146307 A JP62146307 A JP 62146307A JP 14630787 A JP14630787 A JP 14630787A JP 2826311 B2 JP2826311 B2 JP 2826311B2
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- temporary storage
- storage circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はタイムスロット順序の時間的入替えを行なう
ためのタイムスロット入替え装置に関し、特に多重化さ
れた信号に対し、可変遅延を与える回路装置に関するも
のである。 従来の技術 従来、この種のタイムスロット入替え装置は、第１図
において選択回路１およびパス５を有しないものであ
り、一時記憶回路２と書込みカウンタ３と読出しカウン
タ４とからなり、タイムスロット順序の入替えを行うも
のであった。したがって、信号に遅延を与えようとする
場合には、別ハードとして遅延回路を追加する必要があ
り、規模が増大するという欠点があった。 また多重化された信号全体を遅延回路に入れるため、
フレーム単位での同一遅延となり、タイムスロット単位
に異なったフレームへの遅延を与えることは困難である
という欠点があった。 発明が解決しようとする問題点 本発明の目的は、上記の欠点、すなわち信号の遅延手
段として別に遅延回路を必要とし、かつタイムスロット
単位に異なったフレームへの遅延を与えることは困難で
あるという問題点を解決したタイムスロット入替え装置
を提供することにある。 問題点を解決するための手段 本発明は上述の問題点を解決するために、一時記憶回
路と、この出力を入力に戻すパスと、この戻された信号
と入力信号とを選択する選択回路と、一時記憶回路に書
込みを行うための書込みカウンタと、一時記憶回路から
読出すとともに選択回路に選択信号を送出する読出しカ
ウンタとからなる構成を採用するものである。 作用 本発明は上述のように構成したので、入力信号を書込
みカウンタの指示によって一時記憶回路に記憶し、読出
しカウンタの指示によって読出されるが、この読出され
た信号をパスを用いて入力に戻して読出しカウンタから
の選択信号を用いて選択回路によって選択し、再度一時
記憶回路に記憶させる動作を繰返すことによって、可変
の遅延が得られる。 実施例 次に本発明の実施例について図面を参照して説明す
る。 本発明の一実施例をブロック回路図で示す第１図を参
照すると、本発明のタイムスロット入替え装置は、一時
記憶回路２と、この出力を入力に戻すパス５と、この戻
された信号と入力信号とを選択する選択回路１と、一時
記憶回路２に書込みを行うための書込みカウンタ３と、
一時記憶回路２から読出しを行うとともに選択回路１に
選択信号を送出する読出しカウンタ４とからなってい
る。 第２図は本実施例の回路動作を示す説明図である。 次に本実施例の動作について第１図および第２図を用
いて説明する。 まず、入力された信号データは選択回路１で選択さ
れ、一時記憶回路２に書込みカウンタ３の指示により記
憶される。この後、読出しカウンタ４の指示により読出
され、遅延が必要ない場合にはそのまま出力される。ま
た遅延が必要な場合には、読出しカウンタ４の指示が選
択信号となり選択回路１で再度選択され、一時記憶回路
２に入力される。これをＮ回繰返すことにより、Ｎフレ
ーム（フレームは一時記憶回路２の動作周期）の遅延を
与えることができる。 第２図はこの動作の詳細を示すものであり、選択信号
は第１図の選択回路１の切替信号であり、“L"の時デー
タ入力を、“H"の時データ出力をそれぞれ選択する。第
１のフレームではデータ入力を選択し、まずデータを取
込む。この後、第２および第３のフレームでは、異った
タイムスロットに読出すことによりデータ出力側を選択
し、遅延を与える。そして、第４のフレームでデータを
出力する。ここで通常データ入力（第１のフレーム）お
よびデータ出力（第４のフレーム）のタイムスロットは
決っているため、第２および第３のフレームで使用する
遅延用タイムスロットは、このいずれとも異なるものと
する。 なお入力データ信号には当然ながら空（あき）タイム
スロットを有し、これを使用するものとする。 発明の効果 以上に説明したように、本発明によれば、タイムスロ
ット入替え用の一時記憶回路の出力から入力に戻るパス
と、選択回路とを追加することにより、一時記憶回路を
通過する回数を制御し、多重化レベルで各タイムスロッ
トの遅延を可変にでき、ハード規模を低減できるという
効果がある。
ためのタイムスロット入替え装置に関し、特に多重化さ
れた信号に対し、可変遅延を与える回路装置に関するも
のである。 従来の技術 従来、この種のタイムスロット入替え装置は、第１図
において選択回路１およびパス５を有しないものであ
り、一時記憶回路２と書込みカウンタ３と読出しカウン
タ４とからなり、タイムスロット順序の入替えを行うも
のであった。したがって、信号に遅延を与えようとする
場合には、別ハードとして遅延回路を追加する必要があ
り、規模が増大するという欠点があった。 また多重化された信号全体を遅延回路に入れるため、
フレーム単位での同一遅延となり、タイムスロット単位
に異なったフレームへの遅延を与えることは困難である
という欠点があった。 発明が解決しようとする問題点 本発明の目的は、上記の欠点、すなわち信号の遅延手
段として別に遅延回路を必要とし、かつタイムスロット
単位に異なったフレームへの遅延を与えることは困難で
あるという問題点を解決したタイムスロット入替え装置
を提供することにある。 問題点を解決するための手段 本発明は上述の問題点を解決するために、一時記憶回
路と、この出力を入力に戻すパスと、この戻された信号
と入力信号とを選択する選択回路と、一時記憶回路に書
込みを行うための書込みカウンタと、一時記憶回路から
読出すとともに選択回路に選択信号を送出する読出しカ
ウンタとからなる構成を採用するものである。 作用 本発明は上述のように構成したので、入力信号を書込
みカウンタの指示によって一時記憶回路に記憶し、読出
しカウンタの指示によって読出されるが、この読出され
た信号をパスを用いて入力に戻して読出しカウンタから
の選択信号を用いて選択回路によって選択し、再度一時
記憶回路に記憶させる動作を繰返すことによって、可変
の遅延が得られる。 実施例 次に本発明の実施例について図面を参照して説明す
る。 本発明の一実施例をブロック回路図で示す第１図を参
照すると、本発明のタイムスロット入替え装置は、一時
記憶回路２と、この出力を入力に戻すパス５と、この戻
された信号と入力信号とを選択する選択回路１と、一時
記憶回路２に書込みを行うための書込みカウンタ３と、
一時記憶回路２から読出しを行うとともに選択回路１に
選択信号を送出する読出しカウンタ４とからなってい
る。 第２図は本実施例の回路動作を示す説明図である。 次に本実施例の動作について第１図および第２図を用
いて説明する。 まず、入力された信号データは選択回路１で選択さ
れ、一時記憶回路２に書込みカウンタ３の指示により記
憶される。この後、読出しカウンタ４の指示により読出
され、遅延が必要ない場合にはそのまま出力される。ま
た遅延が必要な場合には、読出しカウンタ４の指示が選
択信号となり選択回路１で再度選択され、一時記憶回路
２に入力される。これをＮ回繰返すことにより、Ｎフレ
ーム（フレームは一時記憶回路２の動作周期）の遅延を
与えることができる。 第２図はこの動作の詳細を示すものであり、選択信号
は第１図の選択回路１の切替信号であり、“L"の時デー
タ入力を、“H"の時データ出力をそれぞれ選択する。第
１のフレームではデータ入力を選択し、まずデータを取
込む。この後、第２および第３のフレームでは、異った
タイムスロットに読出すことによりデータ出力側を選択
し、遅延を与える。そして、第４のフレームでデータを
出力する。ここで通常データ入力（第１のフレーム）お
よびデータ出力（第４のフレーム）のタイムスロットは
決っているため、第２および第３のフレームで使用する
遅延用タイムスロットは、このいずれとも異なるものと
する。 なお入力データ信号には当然ながら空（あき）タイム
スロットを有し、これを使用するものとする。 発明の効果 以上に説明したように、本発明によれば、タイムスロ
ット入替え用の一時記憶回路の出力から入力に戻るパス
と、選択回路とを追加することにより、一時記憶回路を
通過する回数を制御し、多重化レベルで各タイムスロッ
トの遅延を可変にでき、ハード規模を低減できるという
効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のブロック回路図、第２図は
第１図の回路動作の説明図である。 １……選択回路、２……一時記憶回路、３……書込みカ
ウンタ、４……読出しカウンタ、５……パス。
第１図の回路動作の説明図である。 １……選択回路、２……一時記憶回路、３……書込みカ
ウンタ、４……読出しカウンタ、５……パス。
Claims (1)
- (57)【特許請求の範囲】 １．一時記憶回路と書込みカウンタと読出しカウンタを
有し、入力信号を前記一時記憶回路にシーケンシャルに
書込みランダムに読出し、またはランダムに書込みシー
ケンシャルに読出して、前記入力信号のタイムスロット
の入替えを行うタイムスロット入替え装置において、 前記一時記憶回路の出力を入力に戻すパスと、入力信号
と一時記憶回路の出力とを選択する選択回路とを設け、 前記入力信号は、信号データが格納されるデータ用タイ
ムスロットと、予め所定の遅延時間に対応するフレーム
数に等しい数の遅延専用タイムスロットを備え、 前記選択回路は、前記データ用タイムスロットのタイミ
ングでは前記入力信号を選択出力し、前記遅延専用タイ
ムスロットのタイミングでは前記パスから出力される信
号を選択出力し、 前記読出しカウンタは、前記一時記憶回路に対し、１フ
レーム分の遅延毎に、前記入力信号のうち遅延させるタ
イムスロットに格納されたデータを、互いに異なる前記
遅延専用タイムスロットに出力するべく読出し信号を与
えることを特徴とするタイムスロット入替え装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146307A JP2826311B2 (ja) | 1987-06-12 | 1987-06-12 | タイムスロット入替え装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146307A JP2826311B2 (ja) | 1987-06-12 | 1987-06-12 | タイムスロット入替え装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63310298A JPS63310298A (ja) | 1988-12-19 |
| JP2826311B2 true JP2826311B2 (ja) | 1998-11-18 |
Family
ID=15404714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62146307A Expired - Lifetime JP2826311B2 (ja) | 1987-06-12 | 1987-06-12 | タイムスロット入替え装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2826311B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2592672B2 (ja) * | 1988-12-26 | 1997-03-19 | 日本電信電話株式会社 | タイムスロット変換回路 |
| JPH04189041A (ja) * | 1990-11-22 | 1992-07-07 | Nec Corp | 多重処理形遅延可変回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2578752B2 (ja) * | 1985-04-15 | 1997-02-05 | 日本電気株式会社 | 多元時間スイツチ |
| JPH0754989B2 (ja) * | 1985-04-19 | 1995-06-07 | 株式会社日立製作所 | 時間スイツチ |
-
1987
- 1987-06-12 JP JP62146307A patent/JP2826311B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63310298A (ja) | 1988-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0474387A (ja) | 半導体記憶装置 | |
| JP2646032B2 (ja) | Ｌｉｆｏ方式の半導体記憶装置およびその制御方法 | |
| US4755971A (en) | Buffer memory for an input line of a digital interface | |
| JPH0338125A (ja) | データ単位群のバッファ装置 | |
| JP2918007B2 (ja) | 並列型時間スイッチ | |
| US5864309A (en) | Serial data timing base modulator | |
| JP2999869B2 (ja) | メモリアクセス方式 | |
| JP2826311B2 (ja) | タイムスロット入替え装置 | |
| JPS54139331A (en) | Recording and reproducing system of zooming picture | |
| JPS63221491A (ja) | 画像デ−タ出力装置 | |
| EP0632458B1 (en) | Parallel data outputting storage circuit | |
| JP2637105B2 (ja) | タイムスイッチ回路 | |
| JP2508861B2 (ja) | ワ―ド多重時間スイッチ | |
| JPS6129226A (ja) | チヤネルデ−タ分離装置 | |
| JP3062241B2 (ja) | パケット組立装置 | |
| JPS6138912B2 (ja) | ||
| JP2949984B2 (ja) | メモリ監視回路 | |
| JPH0352694B2 (ja) | ||
| JPH04189041A (ja) | 多重処理形遅延可変回路 | |
| JPS62194797A (ja) | 多元時間スイツチ | |
| JP2915912B2 (ja) | 半導体試験装置のパターンシーケンス制御回路 | |
| JP2725700B2 (ja) | 時分割多元交換方式 | |
| JPH09134276A (ja) | ストリームバッファ回路 | |
| JPH01118287A (ja) | 記憶回路 | |
| JPS60197093A (ja) | エラステイツクバツフア兼用時間スイツチ |