JP2823771B2 - 半導体チップボンディング用テープとその製造方法 - Google Patents

半導体チップボンディング用テープとその製造方法

Info

Publication number
JP2823771B2
JP2823771B2 JP5061405A JP6140593A JP2823771B2 JP 2823771 B2 JP2823771 B2 JP 2823771B2 JP 5061405 A JP5061405 A JP 5061405A JP 6140593 A JP6140593 A JP 6140593A JP 2823771 B2 JP2823771 B2 JP 2823771B2
Authority
JP
Japan
Prior art keywords
metal layer
tape
hole
conductive
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5061405A
Other languages
English (en)
Other versions
JPH0621142A (ja
Inventor
イー．フックス ハロルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH0621142A publication Critical patent/JPH0621142A/ja
Application granted granted Critical
Publication of JP2823771B2 publication Critical patent/JP2823771B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、自動ボンディング（Ｔ
ＡＢ）に適したテープの製造方法に関する。
【０００２】
【従来の技術】半導体の製造において、ＴＡＢは、半導
体チップパッドとリードフレームとの間をワイヤボンデ
ィングする方法である。ＴＡＢによるボンディング方法
は現在実装密度が高まるにつれて注目を集めている。現
在のこのＴＡＢによるボンディングの方法には三つの問
題点がある。まずその一つとして、ポリイミドのような
絶縁性材料は選択的にエッチングすることが難しい点で
ある。次に絶縁材料の中央部が取り除かれると導電性フ
ィンガの端部が支持されず、そのため半導体チップパッ
ドとの接合が難しくなる点である。最後に半導体チップ
パッドのアレイはチップ表面の周辺に必ずしも正確な場
所にないため、その接合が難しい点である。このパッド
のアレイにボンディングする方法は、ポリイミド層を貫
通した孔を形成し、この貫通孔の上に導電性フィンガの
端部にボンディングボールを形成して、フィンガをポリ
イミド層の下の半導体チップにボンディングすることで
ある（米国特許４８１４８５５号と特開昭５３−５３７
６６号を参照のこと）。
【０００３】他のアプローチとしては、半導体チップを
銅メッキした貫通孔を含むフレキシブルな絶縁性基板の
一表面にボンディングし、この絶縁性基板の他の表面の
パッドをキャリアにボンディングすることである（米国
特許５０６５２２７号を参照のこと）。
【０００４】
【発明が解決しようとする課題】本発明の目的は、半導
体チップとリードフレームとのボンディングをＴＡＢに
より行うのに適した半導体チップボンディング用テープ
の製造方法を提供するものである。
【０００５】
【課題を解決するための手段】本発明の半導体チップボ
ンディング用テープの製造方法は、（ａ）絶縁テープ
（１１）を用意するステップと、（ｂ）前記絶縁テープ
（１１）に、第１主表面から第２主表面へ貫通する孔
（３０）を形成するステップと、（ｃ）導電性材料の接
着性を向上させるために、前記絶縁テープ（１１）の表
面をエッチングするステップと、（ｄ）前記（ｃ）ステ
ップの後に、前記絶縁テープ（１１）の前記第１と第２
の主表面と前記孔（３０）の内壁の表面に、無電界メッ
キにより第１金属層（２２）を形成するステップ（図
６）と、（ｅ）前記孔（３０）を貫通してこの孔（３
０）の端部で前記第２主表面上に導電性材料からなるボ
ンディングパッド（２０）の第１アレイを形成するよう
にして、このボンディングパッド（２０）の第１アレイ
と導通する複数の導電性フィンガ（１２）を前記第１主
表面上に電気メッキにより形成するステップと、からな
ることを特徴とする。
【０００６】
【実施例】図１において、本発明のボンディング部材１
０は、ポリイミド製のフレキシブル絶縁材料層１１を有
する。このフレキシブル絶縁材料層１１の厚さは、約５
０μｍである。このフレキシブル絶縁材料層１１の上部
表面に複数の導電性フィンガ１２が形成され、その導電
性フィンガ１２は、フレキシブル絶縁材料層１１の外側
端部から中央部１３に伸びる。この導電性フィンガ１２
は約３５μｍの厚さを有する。従来技術においては、特
開昭５５−３８０５１号に開示されたように、中央部１
３は選択的にエッチングして除去されるか、あるいはレ
ーザ技術を用いて、機械的に除去され、導電性フィンガ
１２の端部は切り取られた部分の端部を超えて伸びる。
この導電性フィンガ１２の端部はその後フレキシブル絶
縁材料層１１の下で切断除去された部分の境界内のチッ
プのパッドにボンディングされる。
【０００７】本発明によれば、中央部１３は除去されな
い。その代わりに、図３の孔３０が導電性フィンガ１２
がチップにボンディングされる領域内を貫通してエッチ
ングで形成されるか、あるいはレーザドリルで形成され
る。導電性フィンガ１２がメッキ等により形成される
と、導体材料が孔３０を貫通して、ボンディングパッド
２０の第１アレイからフレキシブル絶縁材料層１１の反
対側表面に伸びる（図２）。このボンディングパッド２
０は半導体チップ４１の上に形成された図４のボンディ
ングパッド４０の第２アレイにその数と場所が対応して
いる。かくして、導電性フィンガ１２はフレキシブル絶
縁材料層１１に支持されながら、図４に示される半導体
チップ４１のパッドの第２アレイにボンディングされ
る。図４に示されるように、本発明によれば、ボンディ
ングパッド４０の上のパッドのアレイの内部に配置され
る如何なるパッドにも容易に接点を形成することができ
る。
【０００８】図２と４に示すように、フレキシブル絶縁
材料層１１の上に導電性材料域２１が形成され、ボンデ
ィングパッド２０を包囲する。この導電性材料域２１は
フレキシブル絶縁材料層１１の上部表面上の導電性フィ
ンガ１２に対し、これらの選択された導電性フィンガ１
２と導電性材料域２１との間のバイアス（図示せず）を
含めることにより接地面として機能する。図１−４の素
子を生成する方法を図５のフローチャートを参照しなが
ら説明する。ステップ５０において、レーザにより、フ
レキシブル絶縁材料層１１を貫通する孔３０が孔開けさ
れる。この場合、孔開けされる領域はボンディングパッ
ド４０にボンディングされる領域と導電性フィンガ１２
と図２の導電性材料域２１との間で接点が形成されるべ
き領域である。このステップ５０において使用される標
準的なレーザは、例えば、エキシマレーザ、ＣＯ２レー
ザである。この孔３０は直径が約５０μｍである。本発
明においては、この孔３０の直径は１００μｍ以下が好
ましく、この直径は約２５−７５μｍの範囲内である。
【０００９】ステップ５１において、フレキシブル絶縁
材料層１１の両表面を活性化して、その上に金属層を形
成するようにする。すなわち、この表面を標準的な方法
によりエッチングして、金属層が表面に接着するのを助
ける。例えば、フレキシブル絶縁材料層１１はアルカリ
金属二酸化水素とエチレンジアミンと浴中に浸す（米国
特許第３７９１８４８号を参照のこと）。あるいはフレ
キシブル絶縁材料層１１を別々のエチレンジアミン浴と
アルカリ金属二酸化水素浴と塩化錫浴と塩化パラジウム
浴とに浸漬し、脱イオン水でもって洗浄する。
【００１０】このように処理したテープをその後、無電
界ニッケルメッキ溶液（ニッケルサルファメート）に浸
す。その結果非常に薄いニッケル層が両表面の全領域に
形成される（ステップ５２）。一般にこのニッケル層の
厚さは約０．５〜１．０μｍである。このニッケル層は
フレキシブル絶縁材料層１１の両表面と孔３０の壁に形
成され、図６においては、ニッケル層は、第１金属層２
２として示されている。次に、ステップ５３において、
このようにして得られた生成物に銅メッキをして薄い銅
層をニッケル層の上に形成する。標準的な浴、例えば銅
酸浴が使用される。この銅層の厚さ（図７の第２金属層
２３）は一般的に１〜２μｍである。図７の第２金属層
２３として示されるこの銅層は孔３０の側壁の上にも形
成される。
【００１１】次に、ステップ５４において、導電性フィ
ンガ１２を含む領域が標準的なホトリソグラフィ技術に
よって規定される。これは両表面にホトレジスト層を堆
積し、このホトレジスト層をマスクを介して露光し、そ
して、第２金属層２３の領域の上のホトレジスト層の部
分（導電性フィンガ１２をメッキする領域）をエッチン
グして取り除くことによって行われる。この段階におけ
る孔３０の周囲の領域が図８に示され、上表面にはホト
レジスト層２４が、底表面にはホトレジスト層２５が形
成される。このホトレジスト層２５はパターン化され
て、孔３０の周囲のランド領域が形成される。あるい
は、ホトレジストのランド領域が必要ない場合には、全
底表面にカバーする。
【００１２】このホトレジスト層をパターン化した後、
ステップ５５に示すように、上部表面と底部表面及び孔
３０内の露出した銅層の表面を、エッチングしてウェッ
トにする溶液を塗布することにより活性化し、次のステ
ップで孔３０を貫通して、適切にメッキができるようす
る。この溶液は９５体積％のＨ２Ｏと４．８体積％のＨ
２ＳＯ４と０．２０重量％のアンモニア表面活性剤のよ
うなウェット剤を含む。この溶液の塗布は、素子を１−
２分間溶液を攪絆しながら溶液内に浸すことにより行わ
れる。
【００１３】次のステップ５６において、ホトレジスト
層により露出されて残った銅層の領域をもう一度別のメ
ッキ方法によりビルトアップする。このメッキプロセス
においては、上部表面に図３の導電性フィンガ１２を形
成し、孔３０を銅でもって充填し、孔３０の周囲の反対
表面の上にランド領域を形成する。図３は簡潔化のため
に第１金属層２２と第２金属層２３とを除いて示してい
る。このステップにおいて、メッキした銅層の厚さは、
一般的に３０−３５μｍである。
【００１４】この実施例で採用したメッキステップで
は、素子は１８７ｇ／ｌの銅硫酸塩と３７ｇ／ｌのＨ２
ＳＯ４と３５−７５ｐｐｍのＨＣｌで、その浴の温度を
１８−２２℃に保ったメッキ浴に浸す。さらに、この浴
の拡散は、５００ＳＣＣＭの流速の空気を導入すること
により行う。好ましくは４００−７５０ＳＣＣＭがよ
い。０．０２８ａ／ｃｍ２密度の電流が加えられる。も
ちろん、０．０１８−０．０６０ａ／ｃｍ２の電流密度
も有益である。この素子は２０−６０分間メッキを行
う。より詳細なプロセスは米国特許第５１００５１８号
を参照のこと。
【００１５】その後、この銅メッキされた領域に、標準
のメッキ溶液を用いて金メッキを行い、図５のステップ
５７に示すように、フィンガとランド領域の上に薄い金
層を形成する。この金層の厚さは、０．１−０．２μｍ
である。ホトレジスト層２４、２５を標準のエッチング
剤（ＭｃＤｅｒｍｏｔｔ ＭｅｔｅｘＡとＢ）に塗布す
ることにより露出された第１金属層２２、第２金属層２
３は適当なエッチング剤で除去されて、導電性フィンガ
とランド領域が互いに絶縁される。最終的な金メッキス
テップをその後実施して、全てのベース金属表面の端部
部分が金メッキされるようにする。導電性フィンガとラ
ンド領域の表面の金の厚さは約２．５μｍである。
【００１６】この素子を半導体チップ（図４）にボンデ
ィングするために、素子の底部表面に形成されたボンデ
ィングパッド２０は半導体チップ４１のボンディングパ
ッド４０と整合させられる。この実施例において、ボン
ディングパッド４０は電気的及び機械的に熱圧着ボンデ
ィングによりボンディングされる。すなわち、熱がボン
ディングパッド２０に加えられて、ボンディングパッド
４０が圧縮される間パッドに伝達する。一般的に、この
素子には２５０−３２５℃の温度で６３４０−９５４０
ｋｇ／ｃｍ２の力が加えられる。
【００１７】
【発明の効果】以上述べたごとく、本発明によれば、Ｔ
ＡＢに適した半導体素子のボンディング用テープの製造
方法が提供できる。
【図面の簡単な説明】
【図１】本発明の半導体チップボンディング用テープの
上面図である。
【図２】図１の半導体チップボンディング用テープの底
面図である。
【図３】図１の半導体のチップボンディング用テープ拡
大断面図である。
【図４】図１の半導体チップボンディング用テープの断
面図である。
【図５】図１−３の半導体チップボンディング用テープ
を形成する方法を表すフローチャート図である。
【図６】半導体チップボンディング用テープを製造する
本発明の製造方法の第１段階を示す図である。
【図７】半導体チップボンディング用テープを製造する
本発明の製造方法の第２段階を示す図である。
【図８】半導体チップボンディング用テープを製造する
本発明の製造方法の第３段階を示す図である。
【符号の説明】
１０ ボンディング部材 １１ フレキシブル絶縁材料層（テープ） １２ 導電性フィンガ １３ 中央部 ２０ ボンディングパッド ２１ 導電性材料域 ２２ 第１金属層 ２３ 第２金属層 ２４ ２５ ホトレジスト層 ３０ 孔 ４０ ボンディングパッド ４１ 半導体チップ ５０ テープにレーザドリルによる孔開け ５１ テープ表面の活性化 ５２ 無電界ニッケルメッキ ５３ 銅の電気メッキ ５４ ホトリソグラフィにより導電性フィンガパターン
の形成 ５５ 銅表面の活性化 ５６ 銅の電気メッキ ５７ 金の電気メッキ
フロントページの続き (56)参考文献 特開 昭53−53766（ＪＰ，Ａ) 特開 平３−120735（ＪＰ，Ａ) 特開 昭55−38051（ＪＰ，Ａ) 特開 平２−215145（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】（ａ） 絶縁テープ（１１）を用意するス
    テップと、 （ｂ） 前記絶縁テープ（１１）に、第１主表面から第
    ２主表面へ貫通する孔（３０）を形成するステップと、（ｃ） 導電性材料の接着性を向上させるために前記絶
    縁テープ（１１）の表面をエッチングするステップと （ｄ） 前記（ｃ）ステップの後に、前記絶縁テープ
    （１１）の前記第１と第２の主表面と前記孔（３０）の
    内壁の表面に、無電界メッキにより第１金属層（２２）
    を形成するステップ（図６）と （ｅ） 前記孔（３０）を貫通してこの孔（３０）の端
    部で前記第２主表面上に導電性材料からなるボンディン
    グパッド（２０）の第１アレイを形成するようにして、
    このボンディングパッド（２０）の第１アレイと導通す
    る複数の導電性フィンガ（１２）を前記第１主表面上に
    電気メッキにより形成するステップと、 からなることを特徴とする半導体チップボンディング用
    テープの製造方法。
  2. 【請求項２】 前記（ｂ）ステップにおいて、前記孔
    （３０）は、レーザドリルにより形成される ことを特徴とする請求項１の方法。
  3. 【請求項３】 前記（ｄ）ステップの後に、前記第１と
    第２の主表面と孔（３０）の内壁の前記第１金属層（２
    ２）上に電気メッキにより第２金属層（２３）を形成す
    るステップ（図７）を含む ことを特徴とする請求項１の方法。
  4. 【請求項４】 前記第２金属層（２３）を形成した後、
    少なくとも前記第１主表面上と孔（３０）を貫通する部
    分の前記第２金属層（２３）の上に選択的に電気メッキ
    により第３金属層を形成する ことを特徴とする請求項３の方法
  5. 【請求項５】 前記第３金属層を選択的に電気メッキす
    る前に、前記第２金属層（２３）を湿濡剤に曝す ことを特徴とする請求項４の方法。
  6. 【請求項６】 第１主表面と第２主表面を有するテープ
    （１１）と、 前記第１主表面上に形成された複数の導電性フィンガ
    （１２）と、 前記テープ（１１）を貫通して形成された孔（３０）の
    アレイと、前記導電性フィンガ（１２）と導通し、 前記第１主表面
    から孔（３０）を貫通して伸びるように前記第２主表面
    に形成された導電性材料製のボンディングパッド（２
    ０）の第１アレイと、 からなり、前記導電性フィンガ（１２）と導電性材料製のボンディ
    ングパッドは、前記絶縁テープ（１１）の第１主表面と
    前記孔（３０）の壁に無電界メッキにより形成された金
    属層（２２）を含む ことを特徴とする半導体チップボンティング用テープ。
  7. 【請求項７】 前記ボンディングパッドの第１アレイ
    は、前記第２主表面上に前記孔（３０）を包囲するよう
    に形成された領域を有する ことを特徴とする請求項６の装置。
JP5061405A 1992-03-04 1993-02-26 半導体チップボンディング用テープとその製造方法 Expired - Lifetime JP2823771B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/845,898 US5355019A (en) 1992-03-04 1992-03-04 Devices with tape automated bonding
US845898 1992-03-04

Publications (2)

Publication Number Publication Date
JPH0621142A JPH0621142A (ja) 1994-01-28
JP2823771B2 true JP2823771B2 (ja) 1998-11-11

Family

ID=25296360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5061405A Expired - Lifetime JP2823771B2 (ja) 1992-03-04 1993-02-26 半導体チップボンディング用テープとその製造方法

Country Status (5)

Country Link
US (1) US5355019A (ja)
EP (1) EP0559384A3 (ja)
JP (1) JP2823771B2 (ja)
KR (1) KR100288405B1 (ja)
TW (1) TW223182B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995028005A2 (en) * 1994-04-07 1995-10-19 Vlsi Technology, Inc. Staggered pad array
JP3484554B2 (ja) * 1995-02-28 2004-01-06 日本テキサス・インスツルメンツ株式会社 半導体装置
JP3404446B2 (ja) * 1996-04-24 2003-05-06 シャープ株式会社 テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
GB2312988A (en) * 1996-05-10 1997-11-12 Memory Corp Plc Connecting a semiconductor die to a carrier
US5753976A (en) * 1996-06-14 1998-05-19 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP3050812B2 (ja) 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
CN1059982C (zh) * 1997-08-28 2000-12-27 华通电脑股份有限公司 制造集成电路封装电路板的方法
JPH11238831A (ja) 1997-12-16 1999-08-31 Shinko Electric Ind Co Ltd テープキャリア及びその製造方法
JP3846094B2 (ja) * 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
US6166433A (en) * 1998-03-26 2000-12-26 Fujitsu Limited Resin molded semiconductor device and method of manufacturing semiconductor package
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
US7030472B2 (en) * 2004-04-01 2006-04-18 Agere Systems Inc. Integrated circuit device having flexible leadframe
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7829386B2 (en) * 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
JP4942629B2 (ja) * 2007-12-11 2012-05-30 三菱電機株式会社 電力用半導体モジュール

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2318592A (en) * 1940-02-24 1943-05-11 Du Pont Electrodeposition
US3269861A (en) * 1963-06-21 1966-08-30 Day Company Method for electroless copper plating
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3791848A (en) * 1972-05-19 1974-02-12 Western Electric Co A method of improving the adherence of a metal deposit to a polyimide surface
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS5353766A (en) * 1976-10-26 1978-05-16 Suwa Seikosha Kk Tape carrier tape
JPS6046543B2 (ja) * 1978-09-11 1985-10-16 富士通株式会社 樹脂フイルムのスル−ホ−ル形成法
US4435740A (en) * 1981-10-30 1984-03-06 International Business Machines Corporation Electric circuit packaging member
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
GB8500906D0 (en) * 1985-01-15 1985-02-20 Prestwick Circuits Ltd Printed circuit boards
US4814855A (en) * 1986-04-29 1989-03-21 International Business Machines Corporation Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
EP0293838A3 (en) * 1987-06-02 1989-09-06 Kabushiki Kaisha Toshiba Ic package for high-speed semiconductor integrated circuit device
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
EP0368262B1 (en) * 1988-11-09 2001-02-14 Nitto Denko Corporation Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
JPH02215145A (ja) * 1989-02-16 1990-08-28 Furukawa Electric Co Ltd:The テープキャリアの製造方法
US5065228A (en) * 1989-04-04 1991-11-12 Olin Corporation G-TAB having particular through hole
US4976808A (en) * 1989-04-22 1990-12-11 Sumitomo Metal Mining Company Limited Process for removing a polyimide resin by dissolution
JPH03120735A (ja) * 1989-10-04 1991-05-22 Sumitomo Metal Mining Co Ltd 二層フィルムキャリアの製造方法
JP2753746B2 (ja) * 1989-11-06 1998-05-20 日本メクトロン株式会社 Ｉｃ搭載用可撓性回路基板及びその製造法
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
KR920702545A (ko) * 1990-06-26 1992-09-04 아이자와 스스무 반도체 장치 및 그 제조 방법
DE69118308T2 (de) * 1990-10-24 1996-08-08 Nec Corp Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung

Also Published As

Publication number Publication date
EP0559384A2 (en) 1993-09-08
JPH0621142A (ja) 1994-01-28
TW223182B (ja) 1994-05-01
EP0559384A3 (en) 1993-10-20
US5355019A (en) 1994-10-11
KR100288405B1 (ko) 2001-05-02
KR930020618A (ko) 1993-10-20

Similar Documents

Publication Publication Date Title
JP2823771B2 (ja) 半導体チップボンディング用テープとその製造方法
US5746868A (en) Method of manufacturing multilayer circuit substrate
US6627824B1 (en) Support circuit with a tapered through-hole for a semiconductor chip assembly
JP2753746B2 (ja) Ｉｃ搭載用可撓性回路基板及びその製造法
KR900006511B1 (ko) 반도체장치를 제조하는 방법
US4442967A (en) Method of providing raised electrical contacts on electronic microcircuits
TWI402956B (zh) 基材之製造方法
JP3561934B2 (ja) 相互接続用ポストの製造方法
US7028400B1 (en) Integrated circuit substrate having laser-exposed terminals
US6461892B2 (en) Methods of making a connection component using a removable layer
US6576493B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6440835B1 (en) Method of connecting a conductive trace to a semiconductor chip
US6562657B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
JP3003624B2 (ja) 半導体装置
US6402970B1 (en) Method of making a support circuit for a semiconductor chip assembly
JP3937993B2 (ja) 配線板の製造方法
JP2000514597A (ja) 半導体接続素子のリードの形成
US6436734B1 (en) Method of making a support circuit for a semiconductor chip assembly
JP2984205B2 (ja) 異方導電フィルム
JP3513983B2 (ja) チップキャリアの製造方法
JP3246959B2 (ja) バンプを備えた回路基板及びその製造法
JP2002343925A (ja) マルチチップモジュールの製造方法
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
US6571468B1 (en) Traceless flip chip assembly and method
JP2001156121A (ja) バンプ付き二層回路テープキャリアおよびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100904

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110904

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 15

EXPY Cancellation because of completion of term