JPS6046543B2 - 樹脂フイルムのスル−ホ−ル形成法 - Google Patents

樹脂フイルムのスル−ホ−ル形成法

Info

Publication number
JPS6046543B2
JPS6046543B2 JP11142078A JP11142078A JPS6046543B2 JP S6046543 B2 JPS6046543 B2 JP S6046543B2 JP 11142078 A JP11142078 A JP 11142078A JP 11142078 A JP11142078 A JP 11142078A JP S6046543 B2 JPS6046543 B2 JP S6046543B2
Authority
JP
Japan
Prior art keywords
resin film
wiring pattern
hole
forming
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11142078A
Other languages
English (en)
Other versions
JPS5538051A (en
Inventor
陸郎 薗
守 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11142078A priority Critical patent/JPS6046543B2/ja
Publication of JPS5538051A publication Critical patent/JPS5538051A/ja
Publication of JPS6046543B2 publication Critical patent/JPS6046543B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明はワイヤレスボンデングに用いられる耐熱性樹脂
フィルムを使用して、該樹脂フィルムの第1面(表面)
と第2面(裏面)との導電配線層を接続するスルーホー
ルの形成法に関する。
従来、銅などの金属箔をポリイミドなどの耐熱性樹脂フ
ィルムに接着して半導体素子を組立てる方式が知られて
いるが、半導体集積回路の高密度化のため、導電層を樹
脂フィルムの両面に形成せしめ、第1面の金属箔に半導
体チップを取り付けると共に第2面の被着導電層に配線
パターンを形成し、該樹脂フィルムにスルーホールを形
成して両面を接続し利用する方法が考えられており、又
導電金属を充填したスルーホールをチップのボンデング
位置に形成して強度を改善するなどスルーホールを形成
した樹脂フィルムを用いる半導体装置が種々研究されて
いる。従来の樹脂フィルムのスルーホール形成法を第1
図の工程順断面図を用いて説明する。
第1図aに示す如く第1面に銅箔1をエポキシ系接着剤
2で接着したポリイミドフィルム3の第2面にフォトレ
ジストをパターンニングしてエッチング液によるウェッ
トエッチングにより孔あけ4を行い、次いで第1図をに
示す如くエポキシ系接着剤2の前記孔あけにより露出し
た部分を酸素プラズマを用いたドライエッチングにより
除去する。次いで第1図cに示す如くポリイミド・フィ
ルム3の第1面の銅箔1にフォトレジストのパターンニ
ングを行い、エッチング液によるウェット・エッチング
により半導体素子ボンデング用のフィンガーパターンを
含む配線パターン5を形成し、次いで第1図dに示す如
くポリイミド・フィルム3の第2フ面にクロム銅層を蒸
着せしめて、フォトレジストによるパターンニングを行
い、エッチング液によるウェット、エッチングによりス
ルーホール導電層6を形成する。しかしながらこのよう
な従来の方法は、(1)ポリ5イミドフィルムをウェッ
ト・エッチングにより孔あけするためにエポキシ系接着
剤が膨潤を起こす。
(2)酸素プラズマによる接着剤のドライエッチングの
ためにポリイミドフィルムもエッチングされて孔径か変
化して大きくなる。(3)接着剤がオーバーエッチング
され銅箔とポリイミドフィルムが剥れた様になつて、ク
ロム銅層を蒸着せしめても、銅箔とポリイミドフィルム
の界面で不連続を起こし、断線を生じ易い形状となる。
(4)銅箔は酸素プラズマのドライエッチングのため酸
化する等の欠点があり、信頼性ある接続が難しい。本発
明は上記の欠点を除去した信頼性あるスルーホール形成
を目的とし、樹脂フィルムの第1面に設けられた金属箔
をパターンニングして配線パターンを形成せしめる工程
、該樹脂フィルムの第2面または第1面の該配線パター
ン上にレーザーを部分的に照射し、該配線パターン部分
に比べて前記樹脂フィルム部分で径の大きな孔を形成す
る工程、および、前記樹脂フィルムの該孔内面および前
記第2面に導電金属を被着せしめて前記配線パターンを
接続される導電層を形成し、スルーホールを形成する工
程を含んでなることを特徴とするものである。
以下、本発明の一実施例を第2図の工程順断面−図によ
り具体的に説明する。
第2図aは第1図と同じく銅箔1をエポキシ系接着剤2
を用いて約100pmの厚さのポリイミドフィルム3に
ラミネートした断面図で、銅箔は約30μm1接着剤は
約20pmの厚さがある。第2図bに示す如く、フオ、
トプロセスを適用して第1面の銅痛1にフォトレジスト
をパターンニングして配線パターン11を形成する。尚
、銅のエッチングは塩化第2鉄又は酸系の溶液を用いた
ウェット・エッチングである。この様な銅箔のパターン
ニングが可能なのは!以後の工程で銅が酸化される工程
が含まれないためである。次いで第2図cに示す如くレ
ーザー光による孔あけを行うが、レーザーの照射を第1
面側から行うか第2面側から行うかにかかわらず金属と
合成樹脂の材質による相異から、ポリイミド3フィルム
は約200μmの大きな孔径12となるが、銅箔は20
pmの小孔径13となり、スルーホール導電層形成に都
合のよい銅箔の露出部分多くて、断面傾斜のなだらかな
ポリイミドフィルムの形状となる。
4次いで第2図dに示す如くポリイミド
・フィルム3を苛性ソーダ又はヒドラジンのエッチング
液を用いて、軽くウェットエッチングを行う。この場合
はエッチングが短時間のため僅かにポリイミド・フィル
ムを侵食するのみであり、目的は上記孔あけの工程の残
渣を除いて清浄にすることである。該ウェット◆エッチ
ングにより約30μm程度のポリイミド・フィルムの膜
厚が減少(点線の部分)して、スルーホール内壁は一層
平滑化し、接着剤2の膨潤までには至らず電気的接続を
容易にするのに役立つ。次に第2図eに示す如くポリイ
ミドフィルム3の第2面に蒸着法又はスパッタリング法
によりクロム銅合金属14を1〜2μmの厚さに全面被
着せしめる。
次いで第2図fに示す如くフォトプロセスを適用してフ
ォトレジストのパターンニングを行い、酸系のエッチン
グ溶液にてウェット●エッチングをして、スルーホール
内壁にクロム銅合金の導電層15を形成せしめて第1面
と第2面の配線パターンを接続すると共に、第2面の配
線パターンをも同時に形成せしめる。
上記実施例では銅箔を接着したポリイミド・フィルムに
よる説明であるが、金属導電層を積層した耐熱性樹脂フ
ィルム全般に適用しうるものである。
以上のような、本発明によればスルーホール孔の加工が
容易で、スルーホール孔の接続も容易となり且つ強度が
強く信頼度の向上が図られると共に、マルチチップを該
樹脂フィルムにボンデングしてセラミックパッケージと
組み合せた回路構成にする等の複雑な回路を半導体装置
に形成することが出来るのて樹脂フィルムの応用範囲が
拡大するという効果が得られる。
【図面の簡単な説明】
第1図a−dは従来の樹脂フィルムのスルーホール形成
法を説明するための工程順の断面図で、第2図a−fは
本発明の樹脂フィルムのスルーホール形成法の一実施例
を説明するための工程順の断面図である。 1・・・銅箔、2・・・エポキシ系接着剤、3・・・ポ
リイミドフィルム、11・・・銅箔配線パターン、15
・・・スルーホール孔のクロム銅合金導電層。

Claims (1)

    【特許請求の範囲】
  1. 1 第1面に金属箔からなる導電層を接着せる樹脂フィ
    ルムの第2面に導電層を被着して該第1面と該第2面の
    導電層を接続せしめるに際し、該第1面の金属箔をパタ
    ーンニングして配線パターンを形成せしめる工程、前記
    樹脂フィルムの第2面上または第1面の該配線パターン
    上にレーザーを部分的に照射し、該配線パターン部分に
    比べて前記樹脂フィルム部分で径の大きな孔を形成する
    工程、および、前記樹脂フィルムの該孔内面および前記
    第2面に導電金属を被着せしめて前記配線パターンと接
    続される導電層を形成し、スルーホールを形成する工程
    を含んでなることを特徴とする樹脂フィルムのスルーホ
    ール形成法。
JP11142078A 1978-09-11 1978-09-11 樹脂フイルムのスル−ホ−ル形成法 Expired JPS6046543B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11142078A JPS6046543B2 (ja) 1978-09-11 1978-09-11 樹脂フイルムのスル−ホ−ル形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11142078A JPS6046543B2 (ja) 1978-09-11 1978-09-11 樹脂フイルムのスル−ホ−ル形成法

Publications (2)

Publication Number Publication Date
JPS5538051A JPS5538051A (en) 1980-03-17
JPS6046543B2 true JPS6046543B2 (ja) 1985-10-16

Family

ID=14560715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11142078A Expired JPS6046543B2 (ja) 1978-09-11 1978-09-11 樹脂フイルムのスル−ホ−ル形成法

Country Status (1)

Country Link
JP (1) JPS6046543B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224392A (ja) * 1987-03-13 1988-09-19 日本メクトロン株式会社 多層プリント配線板およびその加工法
JPH02278793A (ja) * 1989-04-19 1990-11-15 Mitsubishi Electric Corp 印刷配線板のランドへのパターン接続方法
US5355019A (en) * 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
JP2953939B2 (ja) * 1993-12-15 1999-09-27 日本電気株式会社 半導体装置用テープキャリア型パッケージ
JP4736251B2 (ja) * 2001-06-27 2011-07-27 凸版印刷株式会社 フィルムキャリア及びその製造方法
EP1762128B1 (de) * 2004-06-30 2016-08-10 Gigaset Communications GmbH Verfahren zur herstellung von durchkontaktierungen aufweisenden leiterplattengebilden

Also Published As

Publication number Publication date
JPS5538051A (en) 1980-03-17

Similar Documents

Publication Publication Date Title
US5108541A (en) Processes for electrically conductive decals filled with inorganic insulator material
JPH045844A (ja) Ic搭載用多層回路基板及びその製造法
JPH0736350B2 (ja) 電気接続要素の製造方法
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
US6312614B1 (en) Method for production of interposer for mounting semiconductor element
JPS6046543B2 (ja) 樹脂フイルムのスル−ホ−ル形成法
JP4131080B2 (ja) 多層プリント配線板の製造方法
JP2011258663A (ja) 配線基板及び配線基板の製造方法
JP3874669B2 (ja) 配線基板の製造方法
JP2002343925A (ja) マルチチップモジュールの製造方法
JPH05110229A (ja) 電気接続要素
JP2000114412A (ja) 回路基板の製造方法
JPH0151076B2 (ja)
JP3453318B2 (ja) 半導体装置用基板の製造方法
JPH11251433A (ja) 半導体装置およびその製法
JP4182340B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3205089B2 (ja) 多層導体フィルムキャリアの製造方法
JP2000151107A (ja) 多層プリント配線板及びその製造方法
JP2715920B2 (ja) 多層配線基板およびその製造方法
JPH04314382A (ja) 配線基板の製造方法
JPH057071A (ja) 面実装用多層型配線板
JPH0992675A (ja) 半導体装置及びその製造方法
JP2004281532A (ja) 両面配線基板の製造方法
JP2003188535A (ja) 両面フレキシブル配線板およびその製造方法
JP2023015595A (ja) 半導体装置およびその製造方法