JP2812315B2 - 多重伝送回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一方のデータの速度
が他方のデータの速度の整数倍となった２つの同期した
データを多重して伝送する多重伝送回路に関する。

【０００２】

【従来の技術】図８は、従来の多重伝送回路を表わした
ものである。この多重伝送回路は、伝送データ３０１の
送信を行う伝送データ送信部３０２と、伝送データ３０
１の受信を行う伝送データ受信部３０３によって構成さ
れている。伝送データ送信部３０２は、第１のデータ３
１１と第２のデータ３１２の双方を入力してこれらの多
重化を行う多重化回路３１３を備えている。多重化回路
３１３は、クロック生成回路３１４から２つのデータ３
１１、３１２の多重の基本となるクロック信号３１５の
供給を受けるようになっている。また、第１および第２
のデータ３１１、３１２の速度を表わした速度情報３１
６は、多重情報作成回路３１７に入力するようになって
いる。多重情報作成回路３１７は、この速度情報３１６
を用いて多重のための設定を行う多重情報３１８を多重
化回路３１３に供給するようになっている。多重回路３
１３は、多重化された伝送データ３０１を伝送データ受
信部３０３に送出する。

【０００３】一方、伝送データ受信部３０３は伝送デー
タ３０１を第１および第２のデータ３２１、３２２に分
離するための分離回路３２３を備えている。この分離回
路３２３にはクロック生成回路３２４から基本となるク
ロック信号３２５が供給されるようになっている。ま
た、第１および第２のデータ３２１、３２２の速度情報
３２６を入力する分離情報作成回路３２７からは、これ
らのデータ３２１、３２２の分離を行うための分離情報
３２８が入力されるようになっている。分離回路３２３
は、伝送データ送信部３０２の第１のデータ３１１に対
応する第１のデータ３２１と、第２のデータ３１２に対
応する第２のデータ３２２を分離して出力することにな
る。

【０００４】図９および図１０と共に、この従来の多重
伝送回路の動作を説明する。このうち図９は、伝送デー
タ送信部３０２の各部の信号を表わしたものである。こ
の図９で図（ａ）は第１のデータ３１１を、また同図
（ｂ）は第２のデータ３１２を表わしている。この例
で、第１のデータ３１１は第２のデータ３１２の２倍の
速度となっている。

【０００５】同図（ｃ）は、多重回路３１３において速
度情報３１６から作成された第１のデータ３１１につい
ての多重情報３１８₁ を示している。この図の下半分に
示すように第１および第２のデータ３１１、３１２が共
通して切り替わるタイミングから、クロック信号３１５
の最初の１クロック分に例えば第１のデータ３１１とし
てデータＡ₀ が、また次の１クロック分に例えばデータ
Ａ₀ に続いたデータＡ ₁ がそれぞれ組み込まれている。
同図（ｄ）は、同じく多重回路３１３で速度情報３１６
から作成された第２のデータ３１２についての多重情報
３１８₂ を示している。この図の下半分に示すように多
重情報３１８₁ におけるデータ３１１の終了した次のク
ロック周期に第２のデータ３１２として例えばデータＢ
₀ が組み込まれている。

【０００６】同図（ｅ）は、多重回路３１３における出
力信号としての伝送データ３０１を表わしたものであ
る。クロック信号３１５によって多重化された各データ
（Ａ₀、Ａ₁ 、Ｂ₀ ）、（Ａ₂ 、Ａ₃ 、Ｂ₁ ）、……が
伝送データ受信部３０３に向けて伝送されることにな
る。

【０００７】図１０は、伝送データ受信部３０３の各部
の信号を表わしたものである。このうち同図（ａ）は、
伝送データ送信部３０２から送られてきた伝送データ３
０１を表わしている。同図（ｂ）は、速度情報３２６を
基にして分離情報作成回路３２７から作成された第１の
データ分離用の分離情報３２８₁ を示しており、同図
（ｃ）は同様にして作成された第２のデータ分離用の分
離情報３２８₂ を示している。この例では、第１のデー
タ３１１は第２のデータ３１２の２倍の速度になってい
るので、第１のデータ分離用の分離情報３２８₁ はクロ
ック信号３２５の２クロック分である。これらに続い
て、例えば第２のデータ分離用の分離情報３２８₂ がク
ロック信号３２５の１クロック分にそれぞれ相当して配
置されている。

【０００８】同図（ｄ）は、分離回路３２３内のデータ
の分離の様子を表わしたものである。まず、同図の上半
分に示すように第１のデータがクロック信号３２５の２
クロック周期を利用して分離され、続いて同図の下半分
に示すようにクロック信号３２５の次の１クロックの周
期を利用して第２のデータが分離される。そして、それ
ぞれ図９（ａ）および（ｂ）に示すように周期を調整さ
れて、図１０（ｅ）に示すように第１のデータ３２１と
第２のデータ３２２が分離回路３２３から出力されるこ
とになる。

【０００９】

【発明が解決しようとする課題】このような従来の多重
伝送回路では、データの多重および分離に必要とするク
ロック信号３１５、３２５を、処理する第１および第２
のデータ３１１、３２１、３１２、３２２の速度に比し
て十分に速く設定する必要があった。これは、数多くの
データを多重化するためと、速度の比が色々なデータ３
１１、３１２に対応する必要があるためである。

【００１０】また、従来のこのような多重伝送回路で
は、入力するデータ３１１、３１２の速度が既知である
ことが必要であり、またこれらのデータ３１１、３１２
の速度情報３２６を事前に伝送データ受信部３０３に入
力しておく必要があった。これは、データ３１１、３１
２、３２１、３２２の多重あるいは分離をビット単位で
意識して行うようになっていたからである。

【００１１】そこで本発明の目的は、比較的低速なクロ
ック信号を使用して、このようなデータ同士の速度が整
数倍となった２つの同期したデータを多重して伝送する
ことのできる多重伝送回路を提供することにある。

【００１２】

【課題を解決するための手段】請求項１記載の発明で
は、（イ）互いに同期し、一方の速度が他方の速度の整
数倍となつた２つの入力クロック信号のそれぞれの立ち
上がりまたは立ち下がりからなる変化点を検出する変化
点検出手段と、（ロ）この変化点検出手段が変化点を検
出しない状態でパルスを発生させず、変化点を検出する
たびに、この変化点検出直後における前記した２つの入
力クロック信号の信号状態の組み合わせで定まる固有の
パルス幅のパルスを発生させるパルス発生手段と、
（ハ）このパルス発生手段の発生させたそれぞれのパル
スの２値状態の組み合わせに対応した固有の幅のパルス
を伝送する送信手段と、（ニ）この送信手段によって受
信されたパルスの幅を判別するパルス幅判別手段と、
（ホ）このパルス幅判別手段によって判別されたパルス
幅から２つの入力クロック信号を復元する入力データ復
元手段とを多重伝送回路に具備させる。

【００１３】一般にデータを多重して伝送するには、入
力するデータの速度よりも速いクロックが必要となる。
それは、多重される入力データの数が増すたびに、また
入力する各データの速度の比が増すごとに顕著に現われ
る。どのような組み合わせのものに対しても可能な回路
には十分に速い回路が必要となり、回路構成も複雑なも
のとなる。請求項１記載の発明では、入力クロック信号
を２種類とし、速度の比を整数倍に限定した。これによ
り、比較的遅いクロックで処理を可能にする。これは、
入力クロック信号の変化点をチェックすることによっ
て、速度そのものを考慮外とすることで達成されてい
る。すなわち本発明では、互いに同期し、一方の速度が
他方の速度の整数倍となった２つの入力クロック信号の
それぞれの変化点を検出し、これらの各変化点における
２つの入力クロック信号の信号状態の組み合わせをそれ
ぞれ対応したパルス幅に置き換えることで、２つの入力
クロック信号を多重化して伝送するようにしている。

【００１４】

【００１５】また請求項１記載の発明では、伝送した入
力クロック信号のパルス幅を受信側で判別して、これか
ら２つの入力データの判別を行うことで、これらの入力
データの復元を行うようにしている。

【００１６】請求項２記載の発明では、パルス幅判別手
段は、前記した２つの入力クロック信号の信号状態の組
み合わせで定まる固有のパルス幅の最長値以上のパルス
幅を検出したとき、２つの入力クロック信号の信号状態
の組み合わせで定まる固有のパルス幅の最長値のパルス
幅のパルスとこのパルス幅を差し引いた長さのパルス幅
のパルスが連続して受信されたものと判別することを特
徴としている。

【００１７】すなわち請求項２記載の発明では、仮に２
つの入力クロック信号の信号状態の組み合わせが４通り
であるとすると、最も効率的にデータの伝送を行うため
には最小のパルスとしての基本パルスの４つの幅の周期
が２つの入力クロック信号のうちの最小の周期と一致す
るように伝送することになるが、この場合には基本パル
スの４パルス幅のパルスを発生させた後に次の周期のパ
ルスが連続し、あたかも５パルス幅以上のパルスが伝送
されることになる場合がある。このような場合には、こ
れを最長のパルスと、そのパルス幅を差し引いたパルス
とに判別しようとするものである。場合によっては、差
し引いた残りのパルスの幅が最長のパルス幅よりも長い
こともあるが、この場合には、更に最長のパルス幅を差
し引くことにして、順に最長のパルス幅のパルスとそれ
以外のパルスに分離して入力クロック信号の復元を行う
ことになる。

【００１８】請求項３記載の発明では、パルス幅判別手
段は、パルス幅を測定するカウンタを備えており、前記
した２つの入力クロック信号の信号状態の組み合わせで
定まる固有のパルス幅の最長値のパルス幅に相当する値
をカウントしたときその計数値をリセットすることを特
徴としている。これは、請求項２記載のパルスの分離を
カウンタを用いて行うときの例を示したものである。先
の例では、基本クロックの４クロック以上を計数する場
合には、４クロックのところでカウント値をクリアする
ようにすれば、５クロック幅のパルスを４クロック幅の
パルスと１クロック幅のパルスに分離することができ
る。

【００１９】請求項４記載の発明では、２つの入力クロ
ック信号の信号状態が２値信号のＨレベルとＬレベルの
いずれかをとり、これらの信号の組み合わせが４通りで
あって、パルス幅は基本とするクロックの１倍、２倍、
３倍および４倍の４通りであることを特徴としている。

【００２０】

【発明の実施の形態】

【００２１】

【実施例】以下実施例につき本発明を詳細に説明する。

【００２２】図１は本発明の一実施例における多重伝送
回路の概要を表わしたものである。この多重伝送回路
は、伝送データ１０１の送信を行う伝送データ送信部１
０２と、伝送データ１０１の受信を行う伝送データ受信
部１０３によって構成されている。伝送データ送信部１
０２は、第１のデータ１１１と第２のデータ１１２のそ
れぞれ対応するものを入力してそれらのデータの変化点
を検出する第１の変化点検出回路１１３あるいは第２の
変化点検出回路１１４を備えている。ここで第１のデー
タ１１１と第２のデータ１１２の一方は、他方の速度の
整数倍となっている。変化点検出回路１１３、１１４に
は、送信側クロック生成回路１１５から基本クロック１
１６が供給されるようになっている。各変化検出回路１
１３、１１４は、第１あるいは第２のデータ１１１、１
１２のうちの対応するものの変化点を検出すると、基本
クロック１１６の１クロック幅の変化検出パルス１１
８、１１９をそれぞれ出力するようになっている。変化
検出パルス１１８、１１９はオア回路１２１に入力さ
れ、これらの論理和がとられるようになっている。オア
回路１２１の論理和出力１２２は伝送データ作成回路１
２３に供給される。

【００２３】伝送データ作成回路１２３には基本クロッ
ク１１６が供給されており、第１〜第４のクロック幅を
有する第１〜第４のパルスデータ１２４〜１２７を作成
する。これらのパルスデータ１２４〜１２７は、伝送デ
ータ選択回路１２８に入力されるようになっている。伝
送データ選択回路１２８には、第１のデータ１１１と第
２のデータ１１２のそれぞれに対応する第１のデータ１
５４と第２のデータ１６４が供給されており、変化点検
出直後のこれらのデータ１１１、１１２の組み合わせを
基にして、第１〜第４のパルスデータ１２４〜１２７の
中から出力すべきパルスデータを選択し、これらを伝送
データ１０１として出力することになる。なお、第１の
データ１５４と第２のデータ１６４については図２で詳
しく説明する。

【００２４】このようにして伝送データ送信部１０２か
ら出力される伝送データ１０１は、伝送データ受信部１
０３のデータカウント回路１３１に入力されるようにな
っている。データカウント回路１３１には、受信側クロ
ック生成回路１３２から基本クロック１３３が供給され
るようになっている。この基本クロック１３３は伝送デ
ータ送信部１０２内の送信側クロック生成回路１１５か
ら出力される基本クロック１１６と同一速度のクロック
である。このように送信側と受信側のクロックの速度を
一致させるには、例えばクロックオシレータ等の回路部
品を送信側と受信側にそれぞれ所有させることで実現す
ることができる。

【００２５】データカウント回路１３１は、この基本ク
ロック１３３を基にして伝送データ１０１のパルス幅を
カウントする。データカウント回路１３１の出力するカ
ウント値１３４はデータ復元回路１３５に入力されると
共に、カウンタリセット回路１３６に入力される。カウ
ンタリセット回路１３６は、カウント値１３４が４クロ
ック幅を越えたときリセット信号１３７をデータカウン
ト回路１３１に供給し、カウント値をリセットするよう
になっている。データ復元回路１３５は、基本クロック
１３３の供給を受け、カウント値１３４から多重前のデ
ータを復元して、第１のデータ１４１と第２のデータ１
４２を出力することになる。

【００２６】図２は、図１に示した伝送データ送信部内
の回路の前半部分を具体的に表わしたものである。この
回路で第１のデータ１１１を入力する第１の変化点検出
回路１１３は、直列に接続された第１および第２のフリ
ップフロップ回路１５１、１５２と、これらの出力端子
（Ｑ出力）から出力されるデータ１５３、１５４の論理
をとる論理回路１５５から構成されている。第１および
第２のフリップフロップ回路１５１、１５２には、負論
理でリセット信号１５６が供給される他、図１に示した
基本クロック１１６が図示しないクロック入力端子に供
給されるようになっている。第２のフリップフロップ回
路１５２の出力端子から出力されるデータ１５４は、図
１に示す伝送データ選択回路１２８に第１のデータ１１
１と同等のものとして入力され、伝送データ選択回路１
２８における選択タイミングの設定に使用される。論理
回路１５５からは第１の変化検出パルス１１８が出力さ
れ、オア回路１２１の一方の入力となる。

【００２７】同様に、図２に示した回路で第２のデータ
１１２を入力する第２の変化点検出回路１１４は、直列
に接続された第３および第４のフリップフロップ回路１
６１、１６２と、これらの出力端子（Ｑ出力）から出力
されるデータ１６１、１６２の論理をとる論理回路１６
５から構成されている。第１および第２のフリップフロ
ップ回路１６１、１６２には、負論理でリセット信号１
６６が供給される他、図１に示した基本クロック１１６
が図示しないクロック入力端子に供給されるようになっ
ている。第２のフリップフロップ回路１６２の出力端子
から出力されるデータ１６４は、図１に示す伝送データ
選択回路１２８に第２のデータ１１２と同等のものとし
て入力され、伝送データ選択回路１２８における選択タ
イミングの設定に使用される。論理回路１６５からは第
２の変化検出パルス１１９が出力され、オア回路１２１
の他方の入力となる。

【００２８】図３は、伝送データ送信部の各部のタイミ
ングを表わしたものである。図２に示した回路部分につ
いて図３を使用して説明を行う。図３（ａ）は、図２の
送信側クロック生成回路１１５から出力される基本クロ
ック１１６である。図３（ｃ）は第１のデータ１１１を
示しており、図３（ｅ）は第２のデータ１１２を示して
いる。この実施例では第１のデータ１１１が第２のデー
タ１１２の２倍の速度を有している。これらの図で
“Ｈ”はデータ１１１、１１２がＨ（ハイ）レベルの状
態であることを示し、“Ｌ”はデータ１１１、１１２が
Ｌ（ロー）レベルの状態であることを示している。第１
のデータ１１１は、第１の変化点検出回路１１３に入力
される。

【００２９】第１の変化点検出回路１１３では、第１お
よび第２のフリップフロップ回路１５１、１５２のそれ
ぞれ図示しないクロック入力端子に基本クロック１１６
を入力する。この結果として、第１の変化点検出回路１
１３からは、図３（ｆ）に示すように第１のデータ１１
１の立ち上がりあるいは立ち下がりのタイミングでそれ
ぞれ基本クロック１１６の１周期分の第１の変化検出パ
ルス１１８が出力される。この第１の変化検出パルス１
１８はオア回路１２１の一方の入力となる。

【００３０】同様に、図３（ｅ）に示す第２のデータ１
１２は、第２の変化点検出回路１１４に入力される。第
２の変化点検出回路１１４では、第１および第２のフリ
ップフロップ回路１６１、１６２のそれぞれ図示しない
クロック入力端子に基本クロック１１６を入力する。こ
の結果として、第２の変化点検出回路１１４からは、図
３（ｇ）に示すように第２のデータ１１２の立ち上がり
あるいは立ち下がりのタイミングでそれぞれ基本クロッ
ク１１６の１周期分の第２の変化検出パルス１１９が出
力される。この第２の変化検出パルス１１９はオア回路
１２１の他方の入力となる。オア回路１２１は、これら
第１および第２の変化検出パルス１１８、１１９の論理
和をとった形で、図３（ｈ）に示すように変化検出パル
ス１２２を出力することになる。なお、図３（ｂ）は第
１のデータ１１１の最小単位のデータ保持期間を１周期
とするクロック信号を表わしており、同図（ｄ）は第２
のデータ１１２の最小単位のデータ保持期間を１周期と
するクロック信号を表わしている。

【００３１】図４は、図１に示した伝送データ送信部内
の回路の後半部分を具体的に表わしたものである。変化
検出パルス１２２は、伝送データ作成回路１２３に供給
される。伝送データ作成回路１２３は、第１〜第４の伝
送データ作成回路１７１〜１７４から構成されている。
第１の伝送データ作成回路１７１では、この変化検出パ
ルス１２２を入力データとして入力するフリップフロッ
プ回路１７５を備えている。フリップフロップ回路１７
５のリセット端子にはリセット信号１７６が入力され、
また図示しないクロック端子には基本クロック１１６が
供給されるようになっている。このフリップフロップ回
路１７５の出力端子からは第１のパルスデータ１２４が
出力され、伝送データ選択回路１２８に送出される。ま
た、この第１のパルスデータ１２４は、第２〜第４の伝
送データ作成回路１７２〜１７４に供給され、それぞれ
のオア回路１８１〜１８３の一方の入力となる。

【００３２】これらのオア回路１８１〜１８３の出力
は、第２の伝送データ作成回路１７２の場合には、２つ
の縦続接続されたフリップフロップ回路１８４、１８５
における第１段のフリップフロップ回路１８４の入力デ
ータとなる。第２の伝送データ作成回路１７２では、前
段のフリップフロップ回路１８４の出力を第２のパルス
データ１２５として出力し、これを伝送データ選択回路
１２８に送出する一方、この第２のパルスデータ１２５
と後段のフリップフロップ回路１８５の出力の論理を反
転したものとの論理積を論理回路１８６でとり、この論
理出力１８９をオア回路１８１の他方の入力端子に供給
するようになっている。２つのフリップフロップ回路１
８４、１８５の図示しないリセット端子には、リセット
信号１９１が供給されるようになっている。

【００３３】また、第３の伝送データ作成回路１７３で
は、第１のパルスデータ１２４を３つの縦続接続された
フリップフロップ回路１９１〜１９４の第１段のフリッ
プフロップ回路１９１のデータ入力端子に入力する。こ
の第１段のフリップフロップ回路１９１の出力端子から
は第３のパルスデータ１２６が出力されて伝送データ選
択回路１２８に送出される一方、論理回路１９５に入力
され、第３段のフリップフロップ回路１９４の出力の論
を反転されたものと論理積がとられる。３つのフリップ
フロップ回路１９２〜１９４の図示しないリセット端子
には、リセット信号１９６が入力されるようになってい
る。

【００３４】更に、第４の伝送データ作成回路１７４で
は、第１のパルスデータ１２４を４つの縦続接続された
フリップフロップ回路２０１〜２０４の第１段のフリッ
プフロップ回路２０１のデータ入力端子に入力する。こ
の第１段のフリップフロップ回路２０１の出力端子から
は第４のパルスデータ１２７が出力されて伝送データ選
択回路１２８に送出される一方、論理回路２０５に入力
され、第４段のフリップフロップ回路２０４の出力の論
を反転されたものと論理積がとられる。４つのフリップ
フロップ回路２０１〜２０４の図示しないリセット端子
には、リセット信号２０６が入力されるようになってい
る。

【００３５】一方、伝送データ選択回路１２８は、第１
のデータ１５４と第２のデータ１６４をそれぞれ対応す
る切換信号入力端子Ｓ₁ 、Ｓ₂ に入力する選択回路２１
１を備えている。伝送データ作成回路１２３から送られ
てきた第１のパルスデータ１２４は、選択回路２１１の
入力端子Ａに入力される。同様に、第２のパルスデータ
１２５は入力端子Ｂに、第３のパルスデータ１２６は入
力端子Ｃに、第４のパルスデータ１２７は第４の入力端
子Ｄに入力される。選択回路２１１の出力端子Ｙからは
伝送データ１０１が出力されて、図１の伝送データ受信
部１０３に送られるようになっている。

【００３６】ところで、第１および第２のデータ１１
１、１１２のある任意の時刻でのデータ値の組み合わせ
は、次の４通りのいずれかとなる。（Ｌ、Ｌ）、（Ｈ、
Ｌ）、（Ｌ、Ｈ）、（Ｈ、Ｈ）

【００３７】図４に示した伝送データ作成回路１２３に
は、この４通りの組み合わせに対応する第１〜第４の伝
送データ作成回路１７１〜１７４が設けられている。こ
れらは、基本クロック１１６に対して１〜４のクロック
幅を有する伝送データとしての第１〜第４のパルスデー
タ１２４〜１２７（図３（ｉ）〜（ｌ））を作成するこ
とになる。これら第１〜第４のパルスデータ１２４〜１
２７の中から、伝送データ選択回路１２８から出力され
る伝送データ１０１（図３（ｍ））が選択されることに
なる。この選択は、変化検出後の第１のデータ１５４と
第２のデータ１６４の値の組み合わせによって次のよう
に行われる。第１のデータ１５４と第２のデータ１６４
の組み合わせが（Ｌ、Ｌ）のときには、１クロック幅の
パルスを有する第１のパルスデータ１２４が選択されて
伝送データ１０１として出力される。この組み合わせが
（Ｈ、Ｌ）のときには、２クロック幅のパルスを有する
第２のパルスデータ１２５が選択されて伝送データ１０
１として出力される。この組み合わせが（Ｌ、Ｈ）のと
きには、３クロック幅のパルスを有する第３のパルスデ
ータ１２６が選択されて伝送データ１０１として出力さ
れる。この組み合わせが（Ｈ、Ｈ）のときには、４クロ
ック幅のパルスを有する第４のパルスデータ１２７が選
択されて伝送データ１０１として出力される。

【００３８】伝送データ１０１の出力は、オア回路１２
１から変化検出パルス１２２が出力されるたびに、すな
わち第１のデータ１５４と第２のデータ１６４のいずれ
かの値が変化するたびに行われる。これらの値の変化が
なければ、伝送データ１０１の出力はＬレベルのままと
なる。このとき、４クロック幅のパルスに連続して、１
〜３クロック幅のパルスが出力されることもあるが、そ
のときには見かけ上、それぞれ５〜７クロック幅のパル
スが出力されことになる。

【００３９】図５は、図１に示した伝送データ受信部を
具体的に表わしたものである。伝送データ１０１を入力
するデータカウント回路１３１は、２段のフリップフロ
ップ回路２２１、２２２と第１段目のフリップフロップ
回路２２１から出力される伝送データ２２３と、第２段
目のフリップフロップ回路２２２から出力される伝送デ
ータ２２４の論理を反転したものとの論理積をとる論理
回路２２５と、この論理回路２２５から出力される立ち
上がりパルス信号２２７とカウンタリセット回路１３６
の出力するリセット信号１３７との論理和をとるオア回
路２２８と、このオア回路２２８から出力されるカウン
タロード信号２２９をそのロード端子（ＬＯＤ）に入力
するカウンタ２３１から構成されている。カウンタ２３
１のクロック入力端子（ＣＰ）には、図１で示した受信
側クロック生成回路１３２から基本クロック１３３が入
力されるようになっている。また、データ入力端子（Ｄ
₀、Ｄ₁ ）はロー（ＬＯＷ）レベルに、伝送データ２２
３はイネーブル端子（ＥＮ）に、リセット信号２３５は
リセット入力端子（ＲＳＴ）にそれぞれ入力されるよう
になっている。カウンタ２３１の出力端子（Ｑ₀ 、
Ｑ₁ ）からは第１および第２の復元データカウント信号
２３７、２３８からなるカウント値１３４が出力される
ようになっている。２段のフリップフロップ回路２２
１、２２２のリセット端子には、リセット信号２３６が
供給されるようになっている。

【００４０】データカウント回路１３１から出力される
カウント値１３４は、カウンタリセット回路１３６のア
ンド回路２４１で論理積がとられ、その出力２４２はフ
リップフロップ回路２４３に入力されるようになってい
る。フリップフロップ回路２４３の出力がリセット信号
１３７としてデータカウント回路１３１に供給されるこ
とになる。

【００４１】データ復元回路１３５は、カウンタロード
信号２２９を入力する４段のフリップフロップ回路２５
１〜２５４と、カウント値１３４のうちの第１の復元デ
ータカウント信号２３７を入力する第１のフリップフロ
ップ回路２５６と、カウント値１３４のうちの第２の復
元データカウント信号２３８を入力する第２のフリップ
フロップ回路２５７を備えている。図５でこれらのフリ
ップフロップ回路２５１〜２５４の「ＣＬＫ」という文
字の上に横棒「−」を引いたのは、クロックの立ち下が
りのときにデータを出力することを意味している。これ
以外の場合には、クロックの立ち上がりのときにデータ
が出力されることを意味している。

【００４２】フリップフロップ回路２５１〜２５４に
は、リセット信号２５８が、また第１または第２のフリ
ップフロップ回路２５６、２５７にはリセット信号２５
９がそれぞれ供給されるようになっている。第１のフリ
ップフロップ回路２５６の出力端子からは、復元された
第１のデータ１４１が出力され、第２のフリップフロッ
プ回路２５７の出力端子からは第２のデータ１４２が出
力されるようになっている。また、４段のフリップフロ
ップ回路２５１〜２５４から出力されるＤＰ信号２６１
はフリップフロップ回路２５６、２５７に入力され、フ
リップフロップ回路２５６、２５７はＤＰ信号の立上が
りでデータを出力する。

【００４３】図６は、このような構成の伝送データ受信
部の各部のタイミングを表わしたものである。これを基
にして、図５の伝送データ受信部１０３の回路動作を説
明する。伝送データ受信部１０３では、その受信側クロ
ック生成回路１３２が基本クロック１３３（図６
（ａ））を生成している。基本クロック１３３の供給を
受けるデータカウント回路１３１は、受信した伝送デー
タ１０１（図６（ｂ））のパルス幅のカウントを行う。
すなわち、データカウント回路１３１では、２段のフリ
ップフロップ回路２２１、２２２によって伝送データ２
２３（図６（ｃ））および伝送データ２２４（図６
（ｄ））を作成し、これらを基にして、伝送データ１０
１の立ち上がり微分をとった立ち上がりパルス信号２２
７（図６（ｅ））を作成する。そして、この立ち上がり
パルス信号２２７とリセット信号１３７の論理和をとっ
てカウンタロード信号２２９（図６（ｆ））を作成し、
これをカウンタ２３１のロード端子（ＬＯＤ）に入力す
る。また、伝送データ１０１を基本クロック１３３で１
段抜いた後の信号である伝送データ２２３をカウンタ２
３１のイネーブル端子（ＥＮ）に入力して、第１および
第２の復元データカウント信号２３７、２３８（図６
（ｈ）、（ｉ））を出力する。

【００４４】これにより、伝送データ１０１のパルス受
信後にパルス幅の分だけのカウントが行われるので、こ
れら第１および第２の復元データカウント信号２３７、
２３８からパルス幅を知ることができる。カウンタリセ
ット回路１３６は、４クロック幅を越えるパルスを受信
するとリセット信号１３７を出力してデータカウント回
路１３１のカウンタ２３１を再ロードし、クロック幅を
再カウントする。

【００４５】データ復元回路１３５では、立ち上がりパ
ルス信号２２７の立ち上がりから４クロック後にデータ
カウント回路１３１から出力される復元データカウント
信号２３７、２３８を保持し、第１および第２のデータ
１４１、１４２（図６（ｊ）、（ｋ））として出力する
ことになる。

【００４６】したがって、データ復元回路１３５では、
基本クロック１１６に対して、１クロック幅をもつパル
スを検出すると、第１および第２のデータ１４１、１４
２に（Ｌ、Ｌ）を出力する。また、同様に２クロック幅
をもつパルスを検出すると、第１および第２のデータ１
４１、１４２に（Ｈ、Ｌ）を出力する。また、同様に３
クロック幅をもつパルスを検出すると、第１および第２
のデータ１４１、１４２に（Ｌ、Ｈ）を出力する。ま
た、同様に４クロック幅をもつパルスを検出すると、第
１および第２のデータ１４１、１４２に（Ｈ、Ｈ）を出
力する。５クロック幅をもつパルスを検出すると、第１
および第２のデータ１４１、１４２に（Ｈ、Ｈ）を出力
し、４クロック後に（Ｌ、Ｌ）を出力することになる。
また、６クロック幅をもつパルスを検出すると、第１お
よび第２のデータ１４１、１４２に（Ｈ、Ｈ）を出力
し、４クロック後に（Ｈ、Ｌ）を出力することになる。
更に、７クロック幅をもつパルスを検出すると、第１お
よび第２のデータ１４１、１４２に（Ｈ、Ｈ）を出力
し、４クロック後に（Ｌ、Ｈ）を出力することになる。

【００４７】図７は図３に対応したもので、他の伝送デ
ータ送信部の各部のタイミングを表わしたものである。
図３と同一部分には同一の符号を付しており、これらの
説明を適宜省略する。この例では、第１のデータ１１１
および第２のデータ１１２の立ち上がりが、第１および
第２の変化検出パルス１１８、１１９（図７（ｆ）、
（ｇ））および変化検出パルス１２２（同図（ｈ））な
らびに伝送データ（同図（ｉ））の立ち上がりと同期し
ている。この図７で（ｊ）はデータ復元回路１３５（図
１参照）から出力されるデータ１４１を、また（ｋ）は
このデータ復元回路１３５から出力されるデータ１４２
をそれぞれ表わしている。

【００４８】

【発明の効果】以上説明したように請求項１記載の発明
によれば、入力クロック信号を２種類とし、速度の比を
整数倍に限定すると共に、２つの入力クロック信号の変
化点を監視してそのときの信号状態の組み合わせに対応
する固有のパルスを伝送することにしたので、速度その
ものを考慮外とし、比較的遅いクロックを使用して２つ
の入力クロック信号を多重化して伝送することが可能に
なる。また、入力するクロック信号の立ち上がりや立ち
下がり、すなわち変化点のみを監視するので、異速度の
データを多重化して伝送する際に、入力するクロック信
号の速度を予め設定しておく必要がなく、同一の回路で
いろいろな速度の入力クロック信号に対応することがで
きるという利点もある。

【図面の簡単な説明】

【図１】本発明の一実施例における多重伝送回路の概要
を表わしたブロック図である。

【図２】図１に示した伝送データ送信部内の回路の前半
部分を具体的に表わした回路図である。

【図３】伝送データ送信部の各部のタイミングを表わし
たタイミング図である。

【図４】図１に示した伝送データ送信部内の回路の後半
部分を具体的に表わした回路図である。

【図５】図１に示した伝送データ受信部を具体的に表わ
した回路図である。

【図６】伝送データ受信部の各部のタイミングを表わし
たタイミング図である。

【図７】図３に示した伝送データ送信部の各部のタイミ
ングの他の例を示すタイミング図である。

【図８】従来の多重伝送回路を表わしたブロック図であ
る。

【図９】図９に示した伝送データ送信部の各部の信号を
表わしたタイミング図である。

【図１０】図９に示した伝送データ受信部の各部の信号
を表わしたタイミング図である。

【符号の説明】

１０１ 伝送データ １０２ 伝送データ送信部 １０３ 伝送データ受信部 １１１ （多重前の）第１のデータ １１２ （多重前の）第２のデータ １１３、１１４ 変化点検出回路 １１５ 送信側クロック生成回路 １２１ オア回路 １２３ 伝送データ作成回路 １２４ 第１のパルスデータ １２５ 第２のパルスデータ １２６ 第３のパルスデータ １２７ 第４のパルスデータ １２８ 伝送データ選択回路 １３１ データカウント回路 １３２ 受信側クロック生成回路 １３５ データ復元回路 １３６ カウンタリセット回路 １４１ （復元された）第１のデータ １４２ （復元された）第２のデータ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 5/00 H04L 25/49

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 互いに同期し、一方の速度が他方の速度
   の整数倍となった２つの入力クロック信号のそれぞれの
   立ち上がりまたは立ち下がりからなる変化点を検出する
   変化点検出手段と、 この変化点検出手段が変化点を検出しない状態でパルス
   を発生させず、変化点を検出するたびに、この変化点検
   出直後における前記２つの入力クロック信号の信号状態
   の組み合わせで定まる固有のパルス幅のパルスを発生さ
   せるパルス発生手段と、 このパルス発生手段の発生させたそれぞれのパルスの２
   値状態の組み合わせに対応した固有の幅のパルスを伝送
   する送信手段と、 この送信手段によって受信されたパルスの幅を判別する
   パルス幅判別手段と、 このパルス幅判別手段によって判別されたパルス幅から
   前記２つの入力クロック信号を復元する入力データ復元
   手段 とを具備することを特徴とする多重伝送回路。
2. 【請求項２】 前記パルス幅判別手段は、前記２つの入
   力データの信号状態の組み合わせで定まる固有のパルス
   幅の最長値以上のパルス幅を検出したとき、２つの入力
   データの信号状態の組み合わせで定まる固有のパルス幅
   の最長値のパルス幅のパルスとこのパルス幅を差し引い
   た長さのパルス幅のパルスが連続して受信されたものと
   判別することを特徴とする請求項１記載の多重伝送回
   路。
3. 【請求項３】 前記パルス幅判別手段は、パルス幅を測
   定するカウンタを備えており、前期２つの入力データの
   信号状態の組み合わせで定まる固有のパルス幅の最長値
   のパルス幅に相当する値をカウントしたときその計数値
   をリセットすることを特徴とする請求項１記載の多重伝
   送回路。
4. 【請求項４】 前記２つの入力データの信号状態が２値
   信号のＨレベルとＬレベルのいずれかをとり、これらの
   信号の組み合わせが４通りであることを特徴とする請求
   項１〜３記載の多重伝送回路。