JP2804839B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2804839B2
JP2804839B2 JP2281060A JP28106090A JP2804839B2 JP 2804839 B2 JP2804839 B2 JP 2804839B2 JP 2281060 A JP2281060 A JP 2281060A JP 28106090 A JP28106090 A JP 28106090A JP 2804839 B2 JP2804839 B2 JP 2804839B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2281060A
Other languages
English (en)
Other versions
JPH04154175A (ja
Inventor
幹雄 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2281060A priority Critical patent/JP2804839B2/ja
Priority to US07/714,934 priority patent/US5147468A/en
Priority to DE4122845A priority patent/DE4122845C2/de
Publication of JPH04154175A publication Critical patent/JPH04154175A/ja
Application granted granted Critical
Publication of JP2804839B2 publication Critical patent/JP2804839B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/42—Optical elements or arrangements directly associated or integrated with photovoltaic cells, e.g. light-reflecting means or light-concentrating means
    • H10F77/48—Back surface reflectors [BSR]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、特に半導
体薄膜を用いた光電変換素子およびその製造技術に関す
るものである。
〔従来の技術〕
従来の太陽電池等の半導体装置は、特開昭59−167072
号，特開昭59−182578号，特開昭61−50381号広報等に
示されているように、基板上に複数の光電変換素子を配
列し、これらを直列接続してなる構造となっている。
以下、半導体薄膜を用いた光電変換素子に関する従来
の技術を詳しく説明する。
第14図（ａ）〜（ｆ）は上記特開昭59−182578号公報
に開示された、従来の半導体薄膜を用いた半導体装置の
構造をその製造工程に従って示す断面概略図である。
第14図（ｆ）において、101は絶縁性基板、113aは該
基板101上に選択的に形成された第１の電極層、115aは
該電極層113a上に形成された半導体薄膜からなる半導体
層、117aは該半導体層115a上に形成された第２の電極層
であり、上記各半導体層115a及び電極層113a,117aから
１つの単位光電変換素子が構成されている。
次に製造方法について説明する。
ガラスからなる絶縁性基板101上に、ITO（Indium Ti
n Oxide）や酸化錫などからなる第１の電極層113を形
成する（第14図（ａ））。これをレーザビーム照射によ
り所定のパターンに分割する（第14図（ｂ））。この上
に半導体薄膜を形成して半導体層115を形成する（第14
図（ｃ））。
ここで半導体層115は、非晶質シリコンあるいは微結晶
シリコン、非晶質のシリコンと炭素の合金等の薄膜を積
層したもので、例えばｐ型非晶質シリコン、ｉ型非晶質
シリコン、ｎ型非晶質シリコンの薄膜を積層したものを
用いる。そしてこの半導体層115を第１の電極113aのパ
ターンに従って、レーザビーム照射やエッチング等の手
段によりその一部を除去して、開口部115bを形成する
（第14図（ｄ））。その上に例えばアルミニウム等の金
属薄膜からなる第２の電極層117で覆い（第14図
（ｅ））、これをレーザビーム等で加工して開口部117b
を形成する（第14図（ｆ））。
以上によって、絶縁性基板101上の複数の素子領域、
つまり単位光電変換素子を形成すべき領域毎に、各領域
間で分離して形成された半導体層115aを有し、この半導
体層115aが第１の電極層113aと第２の電極層117aとで挟
まれ、各領域の半導体層115a下側の第１の電極層113a
が、その隣の領域の半導体層115a上側の第２の電極117a
に接続された構造を得ることができる。
このような構成の光電変換素子では、半導体層115aが
ｐ型,i型,n型の非晶質シリコン薄膜の積層構造である場
合、ガラスからなる絶縁性基板101を通して、半導体層1
15aに光が入射すると、該半導体層115aは起電力を発生
する。
この起電力は膜厚の方向で、Ｐ型の膜が正、ｎ型の膜
が負となる向きに発生し、またそれぞれの単位光電変換
素子の半導体層115aのｎ型側の電極が、その隣の素子の
半導体層115aのｐ型側の電極に接続されているので、各
素子の半導体層115aで発生した起電力が加算されること
となり、装置全体としては高い電圧を発生することがで
きる。なお、起電力の発生によって流れる電流の大きさ
は、各素子の半導体層115aの面積によって調節が可能で
ある。
上述した素子のように、半導体層115aが非晶質シリコ
ン等の、300℃程度の比較的低い温度で形成することの
できる材質である場合は、絶縁性基板101、第１の電極
層113a、第２の電極層117a等の材質やその加工方法の選
択の幅が広く、以上に示したように容易に絶縁性基板10
1の上に、所定間隔を置いて配列した半導体層115aを電
極層113a、117aにより相互に直列接続した構造を構成す
ることが可能である。
ところが、非結晶シリコンを用いた場合、入射光の光
エネルギーを電気エネルギーに変換する変換効率が低
く、また、その変換効率が光の照射によって経時的に低
下するという欠点があるため、結晶シリコンを半導体層
115aの材質として用いることが望ましい。
一方、結晶シリコンからなる半導体層115aを形成する
ためには、約600℃からシリコンの融点である1400℃と
いう高温の工程を経なければならず、この場合絶縁性基
板101や第１の電極層113、第２の電極層117等に高温に
耐える材質を用いなければならず、材質の選択の幅が小
さくなる。また、高温下での工程中にこれらの材質の構
成物質が、シリコン結晶中に不純物として混入し、半導
体装置としての性能を低下させるという問題もある。こ
のため従来は、結晶シリコンを用いて上記のような単位
光電変換素子の集積構造を実現することは困難であっ
た。
ところで半導体薄膜として、結晶シリコンの薄膜を基
板上に形成し、光電変換を行う半導体装置を得ようとす
る試みはいくつかなされている。例えば、第15図及び第
16図は、20th アイ イー イー イー フォトボルテ
ィツクスペシャリスツ コンフェレンス（20thIEEE Ph
otovoltaic Spcialists Conference）において発表さ
れた半導体装置の構造を示す概略図である。各図におい
て、111は耐熱性基板、102は該基板上に形成された拡散
ブロック層、105は上記基板111及びブロック層102上全
面に形成された半導体層、106は半導体層105に設けられ
た接合層、107は該接合層106上に形成された格子電極で
ある。
耐熱性基板111には、第15図の構造では低純度の多結
晶シリコン基板、第16図の構造では導電性セラミックス
が用いられている。
第15図に示す従来例では、上記耐熱性基板111の上に
シリコン酸化膜からなる拡散ブロック層102を形成し、
これに開口部102aを形成している。該開口部102aは、耐
熱性基板111と半導体層105との電気的接続を行うために
設けられている。すなわち、耐熱性基板111は半導体薄
膜105に光が入射した際に発生する起電力を外部に導く
ための一方の電極となる。この上には気相法により多結
晶シリコン薄膜からなる半導体層105を形成している。
気相法によって形成される多結晶シリコン薄膜は、結晶
粒が小さいため、これを赤外線加熱により一旦溶融し再
結晶化している。その後表面に不純物拡散により接合層
106を形成し、格子電極107を設けている。
この構造においては、ブロック層102は、溶融再結晶
化の際に、耐熱性基板111から半導体層105に半導体装置
としての性能を低下させるような不純物が拡散すること
を防止するとともに、半導体層105に入射した光のう
ち、半導体層105において吸収されず透過した光を反射
してもう一度半導体層105に導く役割を持っている。し
かし、ブロック層102には開口部102aが設けられている
ので、これを介して、半導体層105を溶融再結晶化した
際に、耐熱性基板111に含まれる不純物が半導体層105に
拡散し、半導体装置としての性能を低下させるという問
題点があった。
また、第16図に示す従来例においては、導電性セラミ
ックからなる耐熱性基板111の表面にブロック層102を全
面に設け、その上に半導体薄膜105として、多結晶シリ
コン薄膜を、錫を溶媒とする液相成長法によって形成
し、第15図の場合と同様に、接合層106、格子電極107を
設けている。
この例においては、ブロック層102の材質は明らかに
されていないが、第15図の場合と同様に、半導体薄膜10
5と耐熱性基板111の電気的接続を行うためには、ブロッ
ク層102は導電性を持つ材質でなければならず、このた
めには金属系の材質を用いなければならない。一般に金
属系の不純物がシリコン半導体に混入すると、シリコン
の半導体としての電気的特性に悪影響を及ぼす。一方、
このブロック層102の上に液相成長法によって半導体層1
05を形成する際には、成長温度は1000℃の高温にならざ
るを得ない。従って、この場合にも、半導体層105の形
成中に、ブロック層102の材質に含まれる不純物が、半
導体層105に拡散し、半導体装置としての性能を低下さ
せてしまうという問題点がある。
さらに、例えば、第15図，第16図に示した従来の半導
体装置においては、耐熱性基板111を半導体層105の発生
する起電力を外部に導くための電極として用いているた
め、耐熱性基板111は導電性の材質からなるものでなけ
ればならず、耐熱性基板111と半導体層105とは全面にわ
たって一様に電気的接続がなされており、その構造上、
例えば第14図に示したような個々の単位光電変換素子を
直列に接続した集積構造を実現することが本質的に不可
能であるという問題点がある。
〔発明が僻決しようとする課題〕
従来の半導体装置の製造方法は以上のように構成され
ているので、例えば結晶シリコン等の半導体材料を用い
て集積構造を実現することが困難であり、また半導体薄
膜中に電極等を構成する金属層から不純物が混入する等
の問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、複数の単位光電変換素子からなり、光電変
換効率が高く経時的な特性劣化が起こりにくい半導体装
置の製造方法を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置の製造方法は、耐熱性を有
する絶縁性基板上に、多結晶シリコンからなる第１導電
型の複数の第１の半導体層を互いに所定の間隔を置いて
選択的に形成したのち、該第１の半導体層を溶融再結晶
化してその粒経を拡大する、または第１導電型多結晶シ
リコンからなる第１の半導体層を溶融再結晶化して粒径
を拡大したのち、該１の半導体層を互いに所定の間隔を
置いて複数個選択的に形成する第１の工程と、上記第１
の半導体層の間で、上記絶縁性基板が露出する部分に対
し、その一部が上記第１の半導体層の少なくとも−方の
周辺部上に達するように絶縁層を形成する第２の工程
と、上記絶縁層をマスクとして上記第１の半導体層が露
出した部分の上、及び上記第１の半導体層に按する部分
を含む該絶縁層の一部の上に、上記第１の半導体層と同
じ導電型を有し、多結晶シリコンからなる第２の半導体
層を選択的に形成する第３の工程と、上記第２の半導体
層の表層に上記第1,第２の半導体層とは導電型の異なる
接合層を形成する第４の工程と、上記絶縁層が露出した
部分に対し、上記絶縁層の一部を選択的に除去して開口
を形成し、上記第１の半導体層の一部分を露出させる第
５の工程と、上記接合層上に、その一端が上記絶縁層の
開口を介して隣の単位光電変換素子に含まれる第１の半
導体層と接触するよう電極層を形成する第６の工程とを
含むものである。
〔作用〕
この発明においては、単位光電変換素子を形成するた
めの基板として、その表面に絶縁膜を有する耐熱性の基
板を用い、該素子の光電変換を行う半導体層の下側の電
極として、溶融再結晶して得られた多結晶シリコンから
なる半導体層を用いるようにしたから、基板上に下記下
側の電極を形成した後の高温処理が可能となり、光電変
換を行う半導体層として例えば結晶シリコン等の高温処
理を必要とする半導体材料を用いることができる。しか
も基板表面に絶縁膜が形成され、下側電極は半導体材料
からなるため、これらの上に形成される半導体層への不
純物の混入を回避することができる。この結果、光電変
換効率が高く特性劣化の起こりにくい、単位光電変換素
子の集積構造を得ることができる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体装置の構造
を示す図、第６図はその製造方法を製造工程に従って順
に説明するための概略断面図である。
第１図において、１は単位光電変換素子を形成するた
めの複数の素子形成領域を有する耐熱性の支持基体、２
は該支持基体１上に形成された絶縁被膜、3aは上記支持
基体１の素子形成領域に対応させて配設された第１の半
導体層、4aは隣接する第１の半導体層3a間の境界部3bに
該両半導体層周縁部を覆うよう形成され、一方の半導体
層上に開口部4bを有する絶縁層、５は上記第１の半導体
層３上に周縁部が若干上記絶縁層4a上に拡がるよう形成
された第２の半導体層、６は第２の半導体層５の表面部
に形成された接合層、７は該接合層６上に、その一端が
絶縁層4aの関口部4bを介して隣りの素子領域上の第１の
半導体層１と接触するよう形成された電極層である。
ここで耐熱性の支持基体１は半導体層3,5を形成する
のに必要な温度において十分な機械的強度を有するもの
であれば、その材質は何であってもよく、例えば、石
英，セラミックス，カーボン，高融点金属，あるいはシ
リコン等を用いることができる。カーボンや高融点金属
等の電気導電性の材質を支持基体１として用いる場合
は、上述のようにこの表面を絶縁被膜２で被覆して、こ
れを絶縁性基板として用いる。一方石英やセラミック等
の絶縁性の材質を支持基体１として用いる場合は、これ
をそのまま絶縁性基板とすることができる。また、支持
基体１に絶縁性の材質のものを用いた場合においても、
これが半導体装置の性能を低下させるような不純物を含
んでいる場合には、これを絶縁被膜２で被覆して、これ
らの不純物が半導体層3,5に混入することを防止するの
が有効である。
また上記絶縁被膜２としては、例えばシリコン酸化膜
やアルミナ等を用いることができる。例えば、支持基体
１の材質として純度の低い金属級シリコンを用いて、こ
れを絶縁被膜２としてのシリコン酸化膜で被覆してもよ
い。またこの絶縁被膜２としてアルミナやシリコン酸化
膜等を積層して用いてもよい。
次に製造方法について説明する。
第６図（ａ）は上述のように支持基体１上に絶縁被膜
２を形成した状態を示している。
次に、このような状態の絶縁被膜２上に第１の半導体
層３を形成する（第６図（ｂ））。例えば、気相法によ
り、低比抵抗のｎ型多結晶シリコン薄膜を形成する。こ
れをエッチングやレーザビーム照射等の手段により、所
定のパターンに従って複数の素子形成領域ごとに分離し
て、第１の半導体層3aとする（第６図（ｃ））。
続いてこれを、例えば気相法によるシリコン酸化膜等
の絶縁層４で被覆する（第６図（ｄ））。この際シリコ
ン窒化膜でさらにこの上を被覆してもよい。この状態に
おいて、第１の半導体層3aに対してレーザビーム照射に
よる再結晶化やカーボンストリップヒータによる加熱を
用いた帯域溶融再結晶化（ZMR:ZoneMelting Recrystal
lization）等の処理を行ってもよい。第６図（ｃ）にお
ける、第１の半導体層３のパターニングは、この再結晶
化の後で行ってもよい。その場合は、再結晶化の後に一
旦絶縁層４を除去し、パターニングを行った後に再び絶
縁層４で被覆すればよい。
続いて、隣接する素子形成領域間の第１の半導体層3a
の境界部3bと、この境界部3bに面する第１の半導体層3a
周縁部とを除いて、絶縁層４をエッチング除去する（第
６図（ｅ））。この時、第６図（ｅ）に示すように、絶
縁層4aが隣り合う第１の半導体層3aの一方の周縁部を覆
う部分4a１の幅を、他方側の被覆部4a２よりも大きくし
ておく。
さらに、この上に第２の半導体層５を選択成長させ
る。すなわち、第６図（ｆ）に示すように第１の半導体
層3aが表面に露出した部分にのみ、第２の半導体層５を
成長させ、絶縁層4aによって覆われた部分には第２の半
導体層５の成長が起こらないようにする。例えば、第１
および第２の半導体層3a,5が多結晶シリコンであり、絶
縁層4aがシリコン酸化膜である場合、気相法により第２
の半導体層５を形成する際に、HClを導入するようにす
るか、あるいは、錫を溶媒とする液相成長法を用いるよ
うにすればよい。この時、絶縁層4a表面からは第２の半
導体層５の成長は起こらないが、第６図（ｆ）に示すよ
うに、第１の半導体層3aの露出部からは第２の半導体層
５が絶縁層4aの上に乗り上げて成長する。ここで第２の
半導体層５はｎ型の多結晶シリコンとしている。
次に、第２の半導体層５の表面に、例えば不純物拡散
や非晶質あるいは微結晶薄膜の成膜等により、接合層６
を形成する（第６図（ｇ））。例えば、第２の半導体層
５がｎ型の多結晶シリコンの場合には、ホウ素等のｐ型
の不純物拡散を行えばよい。
続いて、隣接する第２の半導体層５の境界部5aに露出
した絶縁層4aの−部をエッチングして除去し、開口部4b
を形成する（第６図（ｈ））。最後に、第６図（ｉ）に
示すように、上記接合層６上に例えばアルミニウム等の
電極層７を、その一端側が絶縁層4aの開口部4bを介して
第１の半導体層3aと接触するよう形成する。ここで上記
電極層７が例えばアルミニウムや金属ペースト等の光を
透過しない材質により構成されている場合は、通常、こ
れを格子状や線状のパターンに形成して格子電極とす
る。また低比抵抗の第１の半導体層3aは、第２の半導体
層５に対して、電極層７と反対側の下側電極の役割をす
る。
このような本実施例では、単位光電変換素子を形成す
るための基板として、耐熱性を有する絶縁性基板を用
い、該素子の光電変換を行う半導体層５の下側の電極と
して第１の半導体層３を用いるようにしたので、基板上
に下側の電極を形成した後の高温処理が可能となり、例
えば光電変換を行う半導体層５として結晶シリコン等の
高温処理を必要とする半導体材料を用いることができ
る。しかも基板が絶縁性であり、第１の半導体層が下側
電極となっているため、これらの上に形成される半導体
層への不純物の混入を回避することができる。
この結果、単位光電変換素子を互いに直列接続した集
積構造を絶縁性基板１上に結晶シリコン等の半導体材料
を用いて実現することができる。
また本実施例の製造方法では、支持基体１は常に絶縁
被膜２で覆われており、支持基体１を一方の電極として
用いておらず、支持基体１が半導体層3a,5に直接接触す
る部分がないので、支持基体１が不純物を多く含む材質
の場合でも、これが半導体層3a,5に混入することを防止
できる利点がある。
さらに、絶縁被膜２をアルミナとシリコン酸化膜の積
層にするか、あるいは支持基体１の表面を銀やアルミニ
ウム等の金属で被覆した上にさらにシリコン酸化膜など
の透光性の絶縁被膜２で被覆すれば、半導体層3a,5に光
が入射した場合、入射した光のうち、半導体層3a,5にお
いて吸収されず透過した光を反射してもう一度半導体層
3a,5に導く際の反射率を大きくでき、半導体装置として
の性能を向上させることができる。
第２図は、第１図に示した本発明の第１の実施例を発
展させた第２の実施例による半導体装置の構造を示す断
面図、第７図はその製造方法を工程順に説明するための
断面図である。
この実施例装置では上記実施例に比べ、絶縁膜4aが隣
り合う第１の半導体層３の−方の周縁部を覆う面積を大
きくし、他方側の被覆部の面積を小さくし、上記絶縁膜
4aの開口部4bを隣り合う第２の半導体層５の境界部5a全
域にまで広げている。その他の点は上記実施例と同一で
ある。
次に製造方法について説明する。
第７図（ａ）は、第６図（ｄ）に相当する状態を示し
ている。この状態から、絶縁層４をパターニングして第
７図（ｂ）に示す断面構造を得る。この際、絶縁層4aを
これが一方の第１の半導体層3aの周縁部を被覆する幅が
小さくなるようパターニングすることによって、基板表
面上に第２の半導体層５を選択成長した時に、第７図
（ｃ）にその状態を示すように、絶縁層4a上に乗り上げ
て成長する第２の半導体層５が絶縁層4a下側の境界部3b
を完全に覆うようにしている。
そして第２の半導体層５を第１の半導体層3a上に形成
した後、第１図と同様に接合層６を第２の半導体層５表
面に形成し（第７図（ｄ））、絶縁層4aの一部をエッチ
ング除去して開口部4bを形成する。この時第２の半導体
層５は、第１の半導体層3aの境界部3bを完全に覆ってい
るので、第２の半導体層５そのものをエッチングのマス
クとして、隣接する第２の半導体層５の境界部5aに露出
した絶縁層4aを全部エッチングすればよい（第７図
（ｅ））。その後、第６図と同様に電極層７を形成して
光電変換素子を完成する（第７図（ｆ））。
この実施例では絶縁層４のパターニングを、パターニ
ング後の絶縁層4aが一方の第１の半導体層3aの周縁を被
覆する幅が小さくなるように行つたので、絶縁層4aに開
口部4bを形成する際、第２の半導体層５そのものをエッ
チングのマスクとすることができ、上記実施例に比べ製
造工程が簡単になる。
第３図は上記第２の実施例をさらに発展させた本発明
の第３の実施例を示す半導体装置の断面構造図、第８図
はその製造方法の説明図である。
第８図（ａ）は、第７図（ｅ）に相当する状態を示し
ている。上記第２の実施例では、この上に直接電極層７
を設けた場合について示したが、この場合は、電極層７
形成の際の下地の段差の大きい部分、つまり対向する第
２の半導体層５の境界部5aで、電極層７のパターニング
を行わなければならない。なぜなら、電極層７が境界部
5aの両側の第２の半導体層５上にまたがると、各光電変
換素子では、第２の半導体層５と第１の半導体層３とが
短絡することになり、半導体装置としての機能が失われ
てしまうからである。本実施例はこの問題を解決したも
のである。
すなわち、まず絶縁層４のエッチング後（第８図
（ａ））、全体を第２の絶縁層20で覆う（第８図
（ｂ））。ここでは、第２の絶縁層20として、例えば非
晶質シリコン膜８とシリコン酸化膜９を積層して用いた
場合について示しているが、例えば非晶質シリコン膜の
みであっても、他の材質であってもよい。
その後、第２の半導体層５の境界部5aにできる段差部
にレジスト10を満たし（第８図（ｃ））、第２の絶縁層
20の段差部以外の部分をエッチング除去し（第８図
（ｄ））、レジスト10を除去する（第８図（ｅ））。
次に、レーザビームを第２の半導体層5aの境界部5aの
底部中央Ｐ１に照射してこの部分の第２の絶縁層20aに
開口部20bを形成する（第８図（ｆ））。その後、電極
層７を全面に形成して素子を完成する（第８図
（ｇ））。
このように本実施例では、第２の半導体層５の側壁に
第２の絶縁膜20を形成した後、電極層７を形成するよう
にしたので、第８図（ｇ）に示すように電極層７の第２
の半導体層５の境界部5a、つまり段差の大きい部分での
パターニングをしなくても、境界部全体を電極層７の材
料で満たせばよく、工程管理が容易になる。
なお、上記各実施例では、いずれの場合も第２の半導
体層５が、接合層６を含めて考えると、一層のみからな
る場合について示したが、さらに第２の半導体層上に異
なる半導体層を積層したものであってもよい。
第４図はこのような構成の本発明の第４の実施例によ
る半導体装置の構造を示している。図において51aは接
合層６上に形成され、第２の半導体層５を構成する付加
半導体層、71aはその上に形成された電極層であり、そ
の他の構成は第３の実施例と同一である。
次に第９図を用いて製造方法について説明する。
第９図（ａ）は第７図（ｅ）に相当する状態を示して
いる。この状態で全面に、例えば非晶質シリコンからな
る付加半導体層51を形成する（第９図（ｂ））。ここで
は上記半導体層５とその表面に形成された接合層６、及
び半導体層51をまとめて第２の半導体層としている。非
晶質シリコンからなる半導体層51はｐ型,i型,n型の非晶
質シリコン層を含んでいる。上記第２の半導体層５が、
例えばｎ型多結晶シリコンからなり、接合層６がｐ型微
結晶シリコン膜である場合、この上に半導体層51とし
て、ｎ型,i型,P型の非晶質あるいは微結晶のシリコン膜
を順次積層すれば、多結晶シリコンと非晶質シリコンの
積層型の半導体装置が形成される。また、ｎ型,i型,P型
の非晶質あるいは微結晶のシリコン膜等を、順次２回以
上繰り返し積層してもよい。
次にレーザビームを矢印Ｐ１の位置に照射して、開口
部51bを設ける（第９図（ｃ））。続いて、例えばITOや
酸化錫などの透明導電膜からなる電極層71により全体を
覆い（第９図（ｄ））、さらに、位置を変えて、矢印Ｐ
２の位置にレーザビームを照射して、半導体層51aと電
極層71を同時に除去する（第９図（ｅ））。これによっ
て、各素子形成領域の第１の半導体層3aが、電極層71a
によりその隣の単位光電変換素子の第２の半導体層5aに
接続された集積構造が実現される。
この実施例では、光電変換を行う第２の半導体層を多
結晶シリコン層と非晶質シリコン層とからなる２層構造
としたので、単位光電変換素子での発電電圧を大きくす
ることができる。また付加半導体として絶縁性のものを
用いれば、上記第３実施例の構造を得ることができる。
第５図及び第10図は本発明の第５の実施例による半導
体装置の構造およびその製造方法を示し、この実施例は
第４実施例において半導体層55,電極層71を形成した後
開口部51bを形成し、ここに導電性充填材72を充填する
ようにしたものである。
すなわち、絶縁層4aのエッチング後（第10図
（ａ））、例えば非晶質シリコンからなる半導体層51
と、例えばITOや酸化錫等からなる電極層71を順次全面
に形成し（第10図（ｂ））、矢印Ｐｌ、Ｐ２の位置にレ
ーザビームを照射して開口部51b−51cを２ケ所に設ける
（第10図（ｃ））。その後、段差部分の開口部51bを、
例えば金属ペースト等の導電性の充填材72で満たして、
開口部51bに露出した第１の半導体層3aと電極層71を接
続する（第10図（ｄ））。これによって第４図と同等の
集積構造が実現される。
この場合、付加半導体層51と電極層71のパターニング
を１回の工程で行うことができ、上記第４の実施例に比
べ、パターニング回数を減らせる。
なお、上記の各実施例においては、例えば第１の半導
体層、第２の半導体層として、主に多結晶シリコン薄膜
あるいは非晶質シリコン薄膜を用いた場合等について示
したが、半導体装置の各構成部の材質やその加工手段
は、上記実施例に記したものに特定されない。
また各実施例においては隣接する単位光電変換素子の
第１の半導体層3aの境界部3b上、及び該境界部3bに面す
る第１の半導体層3aの周縁部の上に絶縁層4aを設けた場
合について示したが、例えば第11図に示すように、境界
部の一方の側の第１の半導体層3aの周縁部の上に絶縁層
4aを設けるようにしてもよい。
また、第２の実施例においては、絶縁層4aをこれが境
界部3bの一方の第１の半導体層3aの周縁部と重なる幅が
小さくなるようパターニングすることにより、第７図
（ｃ）に示すように第２の半導体層５の選択成長時に、
第２の半導体層５が絶縁層4a下側の、第１の半導体層3a
の境界部3b上に拡がるようにしているが、例えば、絶縁
層4aが絶縁性基板を構成する絶縁被膜２と材質を異にす
る場合等、該絶縁被膜２と絶縁膜４のうち絶縁層４のみ
を選択して除去することが可能な場合は、第12図に示す
ように、第２の半導体層５が絶縁層４の下側の、境界部
3bを必ずしても覆ってしまう必要はない。この場合にお
いても同等の効果を奏する。
さらにこの場合において、第11図の例を適用し、第１
の半導体層3aの境界部3b上、および境界部3bに面する第
１の半導体層3cの周縁部の上に絶縁層4aを設ける際、第
13図のように境界部3bの一方側の第１の半導体層３の周
縁部上にのみ絶縁層4aを設けるようにしてもよい。
上記第11図ないし第13図に示すように、絶縁膜4aは境
界部3bの片側の半導体層3a上には乗り上げても乗り上げ
なくてもよく、絶縁膜4aのパターニングマージンを大き
くとることができる。
〔発明の効果〕
以上のように、この発明によれば、単位光電変換素子
を形成するための基板として、その表面に絶縁膜が形成
された耐熱性を有する基板を用い、該素子の光電変換を
行う半導体層の下側の電極として、溶融再結晶化して得
られた多結晶シリコンからなる半導体層を用いるように
したので、基板上に下側の電極を形成した後の高温処理
が可能となり、例えば光電変換を行う半導体層として、
結晶シリコン等の高温処理を必要とするが、光電変換効
率の大きい半導体材料を用いることができる。しかも基
板表面に絶縁膜が形成され、下側電極は半導体であるた
め、これらの上に形成される半導体層への不純物の混入
を回避することができる。この結果、複数の単位光電変
換素子からなり、光電変換効率が高く経時的な特性劣化
が起こりにくい半導体装置を得ることができる。さらに
基板には耐熱性を有するものであれば、導体，非導体を
問わず使用することができ、基板材料の選択性が広がる
という効果がある。
4.図面の簡単な説明 第１図ないし第５図は、それぞれこの発明の第１ない
し第５の実施例による半導体装置の構造を示す図、第６
図ないし第10図はそれぞれ本発明の第１ないし第５の実
施例による半導体装置の製造方法を製造工程に従って順
に説明するための概略図、第11図ないし第13図は第２の
実施例の変形例を説明するための概略図、第14図は従来
の半導体装置の構造及びその製造方法をその製造工程に
従って順に説明するための概略断面図、第15図および第
16図は従来の他の半導体装置の構造を示す概略図であ
る。
図において、１は支持基体、２は絶縁被膜、3aは第１
の半導体層、3bは境界部、4aは絶縁層、4bは開口部、５
は第２の半導体層、７は電極層、20aは第２の絶縁層、5
1aは付加半導体層である。
なお図中同一符号は同一又は相当部分を示す。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】基板上に単位光電変換素子を複数配設し、
    これらを直列に接続して半導体装置を製造する方法にお
    いて、 耐熱性を有する絶縁性基板上に、多結晶シリコンからな
    る第１導電型の複数の第１の半導体層を互いに所定の間
    隔を置いて選択的に形成したのち、該第１の半導体層を
    溶融再結晶化してその粒径を拡大する、または第１導電
    型多結晶シリコンからなる第１の半導体層を溶融再結晶
    化して粒径を拡大したのち、該１の半導体層を互いに所
    定の間隔を置いて複数個選択的に形成する第１の工程
    と、 上記第１の半導体層の間で、上記絶縁性基板が露出する
    部分に対し、その一部が上記第１の半導体層の少なくと
    も一方の周辺部上に達するように絶縁層を形成する第２
    の工程と、 上記絶縁層をマスクとして上記第１の半導体層が露出し
    た部分の上、及び上記第１の半導体層に接する部分を含
    む該絶縁層の一部の上に、上記第１の半導体層と同じ導
    電型を有し、多結晶シリコンからなる第２の半導体層を
    選択的に形成する第３の工程と、 上記第２の半導体層の表層に上記第1,第２の半導体層と
    は導電型の異なる接合層を形成する第４の工程と、 上記絶縁層が露出した部分に対し、上記絶縁層の一部を
    選択的に除去して開口を形成し、上記第ｌの半導体層の
    一部分を露出させる第５の工程と、 上記接合層上に、その一端が上記絶縁層の開口を介して
    隣の単位光電変換素子に含まれる第１の半導体層と接触
    するよう電極層を形成する第６の工程とを含むことを特
    徴とする半導体装置の製造方法。
  2. 【請求項２】請求項１記載の半導体装置の製造方法にお
    いて、 上記第５の工程は、 上記絶縁層に開口を形成する工程と、 上記形成した開口より露出した上記第１の半導体層と、
    上記第２の半導体層または上記接合層の側壁部に、第２
    の絶縁層を形成する工程と、 該第２の絶縁層を選択的に除去して開口を形成し、改め
    て上記第１の半導体層の一部を露出させる工程とを含む
    ことを特徴とする半導体装置の製造方法。
  3. 【請求項３】請求項１記載の半導体装置の製造方法にお
    いて、 上記第５の工程は、 上記絶縁層に開口を形成する工程と、 上記接合層の上に、接合を内包する付加半導体層を形成
    する工程と、 上記付加半導体層を、上記単位光電変換素子毎に電気的
    絶縁がなされるようにパターニングする工程とを含み、 上記第６の工程は、 上記付加半導体層上に、その一端が上記絶縁層の開口を
    介して隣の単位光電変換素子に含まれる第１の半導体層
    と接触するよう、電極層を形成する工程であることを特
    徴とする半導体装置の製造方法。
JP2281060A 1990-10-17 1990-10-17 半導体装置の製造方法 Expired - Fee Related JP2804839B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2281060A JP2804839B2 (ja) 1990-10-17 1990-10-17 半導体装置の製造方法
US07/714,934 US5147468A (en) 1990-10-17 1991-06-13 Photovoltaic semiconductor device and method for manufacturing the same
DE4122845A DE4122845C2 (de) 1990-10-17 1991-07-10 Photovoltaische Halbleitereinrichtung und Herstellungsverfahren dafür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2281060A JP2804839B2 (ja) 1990-10-17 1990-10-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04154175A JPH04154175A (ja) 1992-05-27
JP2804839B2 true JP2804839B2 (ja) 1998-09-30

Family

ID=17633755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2281060A Expired - Fee Related JP2804839B2 (ja) 1990-10-17 1990-10-17 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5147468A (ja)
JP (1) JP2804839B2 (ja)
DE (1) DE4122845C2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3510740B2 (ja) * 1996-08-26 2004-03-29 シャープ株式会社 集積型薄膜太陽電池の製造方法
US6039059A (en) 1996-09-30 2000-03-21 Verteq, Inc. Wafer cleaning system
EP1045454A4 (en) * 1998-07-27 2001-10-24 Citizen Watch Co Ltd SOLAR CELL, PRODUCTION METHOD AND PHOTOLITHOGRAPHY MASK FOR MANUFACTURING THE SAME
US6305073B1 (en) 1999-12-29 2001-10-23 Gm Nameplate, Inc. One-sided electrode arrangement on an intermediate spacer for a touchscreen
US6569214B2 (en) * 2000-06-01 2003-05-27 U.S. Technology Corporation Composite polymer blast media
US7772484B2 (en) * 2004-06-01 2010-08-10 Konarka Technologies, Inc. Photovoltaic module architecture
US7662702B2 (en) * 2004-06-07 2010-02-16 Imec Method for manufacturing a crystalline silicon layer
US7709360B2 (en) * 2004-06-07 2010-05-04 Imec Method for manufacturing a crystalline silicon layer
US20080295882A1 (en) * 2007-05-31 2008-12-04 Thinsilicon Corporation Photovoltaic device and method of manufacturing photovoltaic devices
US8247254B2 (en) * 2007-07-13 2012-08-21 Silicon China (HK) Ltd. System and method for forming solar cell structures
WO2010037102A2 (en) * 2008-09-29 2010-04-01 Thinsilicon Corporation Monolithically-integrated solar module
TW201034209A (en) * 2009-03-06 2010-09-16 Inst Nuclear Energy Res Aec Solar cell device structure
WO2010146651A1 (ja) * 2009-06-15 2010-12-23 Wang Haibiao 光電転換器の製造方法
US8704083B2 (en) * 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
PL2724380T3 (pl) 2011-06-23 2017-03-31 Big Solar Limited Sposób wykonywania struktury obejmujący etapy powlekania i odpowiednie urządzenie
GB201301683D0 (en) 2013-01-30 2013-03-13 Big Solar Ltd Method of creating non-conductive delineations with a selective coating technology on a structured surface
CN106206950A (zh) * 2015-05-25 2016-12-07 松下电器产业株式会社 太阳能电池以及太阳能电池模块
GB2549134B (en) 2016-04-07 2020-02-12 Power Roll Ltd Asymmetric groove
GB2549132A (en) 2016-04-07 2017-10-11 Big Solar Ltd Aperture in a semiconductor
GB2549133B (en) * 2016-04-07 2020-02-19 Power Roll Ltd Gap between semiconductors
CN106057977A (zh) * 2016-07-29 2016-10-26 无锡中洁能源技术有限公司 一种高反射性能太阳能背板的生产工艺
CN112582491A (zh) * 2019-09-12 2021-03-30 苏州阿特斯阳光电力科技有限公司 电池片、叠瓦组件及电池片的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690572A (en) * 1979-12-22 1981-07-22 Seiko Instr & Electronics Ltd Manufacture of solar cell
DE3119631A1 (de) * 1981-05-16 1982-11-25 Messerschmitt-Bölkow-Blohm GmbH, 8000 München "photovoltaische solarzelle"
US4529829A (en) * 1982-11-24 1985-07-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
JPS59167072A (ja) * 1983-03-12 1984-09-20 Agency Of Ind Science & Technol 直列接続形薄膜太陽電池
JPS59182578A (ja) * 1983-03-31 1984-10-17 Sanyo Electric Co Ltd 光起電力装置の製造方法
JPS60211881A (ja) * 1984-04-05 1985-10-24 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPH067598B2 (ja) * 1984-08-18 1994-01-26 京セラ株式会社 太陽電池の製造方法
DE3604917A1 (de) * 1986-02-17 1987-08-27 Messerschmitt Boelkow Blohm Verfahren zur herstellung eines integrierten verbandes in reihe geschalteter duennschicht-solarzellen
JPS63157483A (ja) * 1986-12-22 1988-06-30 Kanegafuchi Chem Ind Co Ltd 半導体装置
EP0334111A1 (de) * 1988-03-24 1989-09-27 Siemens Aktiengesellschaft Verfahren zur integrierten Serienverschaltung von Dickschichtsolarzellen sowie Verwendung dieses Verfahrens bei der Herstellung einer Tandem-Solarzelle
JPH02177374A (ja) * 1988-12-27 1990-07-10 Semiconductor Energy Lab Co Ltd 光電変換装置
JPH06150381A (ja) * 1992-11-10 1994-05-31 Pioneer Electron Corp 光記録媒体

Also Published As

Publication number Publication date
DE4122845A1 (de) 1992-04-23
DE4122845C2 (de) 1995-01-19
JPH04154175A (ja) 1992-05-27
US5147468A (en) 1992-09-15

Similar Documents

Publication Publication Date Title
JP2804839B2 (ja) 半導体装置の製造方法
US5133809A (en) Photovoltaic device and process for manufacturing the same
US4808242A (en) Photovoltaic device and a method of manufacturing thereof
US4517403A (en) Series connected solar cells and method of formation
US4971919A (en) Semiconductor photoelectric conversion device and method of making the same
US4668840A (en) Photovoltaic device
US4726849A (en) Photovoltaic device and a method of manufacturing thereof
EP0641487A4 (en) ARRANGEMENT OF PARALLEL JOINED MONOLITHIC PHOTOVOLTAIC DETECTORS AND METHOD FOR MANUFACTURING THE SAME.
WO1994027327A1 (en) Series interconnected photovoltaic cells and method for making same
JPS5821827B2 (ja) 光起電力装置
JP2011009615A (ja) 太陽電池の製造方法
JPS60783A (ja) 太陽電池素子の製造方法
JPH0455352B2 (ja)
JP2522024B2 (ja) 光電変換素子の製造方法
JPS6114769A (ja) 光起電力装置
JPH04218980A (ja) 光起電力装置の製造方法
JPH07105511B2 (ja) 光起電力装置の製造方法
EP0215482B1 (en) Solar battery and method of manufacture
JP2598967B2 (ja) 光起電力装置の製造方法
JP2975751B2 (ja) 光起電力装置
JP2771653B2 (ja) 光起電力装置の製造方法
JPH0582816A (ja) 光起電力装置とその製造方法
JPH03132080A (ja) 光起電力装置
JPH11126914A (ja) 集積化太陽電池の製造方法
JPH0445990B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070717

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees