JP2792715B2 - キャプスタン制御装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テープを移送させるキャプスタンの制御装
置に関するものであり、特に高速でテープを移送させる
場合において、キャプスタンの回転周期の基準周期に対
する誤差を２進数として検出し、その誤差に基づいた出
力により前記キャプスタンを駆動するキャプスタンモー
タの速度を制御する装置に関するものである。

従来の技術 第９図は従来の回転ヘッド式磁気記録再生装置、たと
えばVTRのサーボ機構の構成を示すブロック図である。
第９図において、回転ヘッド（図示せず）を有するシリ
ンダモータ１と、そのシリンダモータ１の回転速度を検
出する第１の周波数発電機14と、シリンダモータ１の回
転位相を検出する位相検出器15と、第１の周波数発電機
14の出力信号の基準周期に対する誤差を検出するシリン
ダ速度比較回路20と、基準信号発生器24と、位相検出器
15より得られる回転位相信号と基準信号発生器24より得
られる再生基準信号との位相誤差を検出するシリンダ位
相比較回路21と、このシリンダ位相比較回路21の位相誤
差出力とシリンダ速度比較回路20の速度誤差出力とを混
合する第１の加算器22と、第１の加算器22の出力により
制御されて、シリンダモータ１を駆動するシリンダ駆動
回路23とによりシリンダ制御装置が構成されている。

また、磁気テープ７を移送させるために磁気テープ７
を挟んでピンチローラ４と圧着するキャプスタン３と、
キャプスタン３を駆動するキャプスタンモータ２と、そ
のキャプスタンモータ２の回転速度を検出する第２の周
波数発電機16と、磁気テープ７の下端にコントロール信
号を記録再生するコントロールヘッド８と、第２の周波
数発電機16の出力信号の基準周期に対する誤差を検出す
るキャプスタン速度比較回路25′と、基準信号発生器24
の出力信号によりトリガされるトラッキングシフト回路
29と、コントロールヘッド８より得られる再生コントロ
ール信号とトラッキングシフト回路29の出力信号との位
相誤差を検出するキャプスタン位相比較回路26と、この
キャプスタン位相比較回路26の位相誤差出力とキャプス
タン速度比較回路25′の速度誤差出力を混合する第２の
加算器27と、第２の加算器27の出力により制御されてキ
ャプスタンモータ２を駆動するキャプスタン駆動回路28
とによりキャプスタン制御装置が構成されている。

さらに、キャプスタンモータ２によりベルト10を介し
て回転駆動されるセンタープーリ９と、磁気テープ７が
巻つけられた供給側リール５および巻取側リール６と、
それぞれのリールを駆動する供給側リールギア12および
巻取側リールギア13と、磁気テープ７の走行方向に応じ
てセンタープーリ９の回転を供給側リールギア12または
巻取側リールギア13のいずれかに伝達するアイドラー11
とによって磁気テープ駆動装置が構成されている。

このように構成されたVTRについて、第９図の構成図
と第10図に示した主要部のタイミングチャートにより通
常再生時の動作を簡単に説明する。

第10図のS1は第９図の基準信号発生器24の出力波形で
あり、この信号がVTRの再生時の基準信号として、シリ
ンダ位相比較回路21とトラッキングシフト回路29に供給
される。第10図のS2の台形波信号はシリンダ位相比較回
路21の内部波形で、第10図S1の基準信号の立ち上がりエ
ッジでトリガされたシリンダモータ１の位相基準信号で
あり、位相検出器15より得られる回転位相信号すなわち
第10図のS3の立ち下がりエッジによりサンプリングさ
れ、ホールドされたシリンダモータ１の位相誤差信号
（図示せず）とシリンダ速度比較回路20より得られる速
度誤差信号とが第１の加算器22でミックスされ、シリン
ダ駆動回路23に供給される。したがってシリンダモータ
１は第10図S1の基準信号に位相同期して回転する。第10
図のS4はトラッキングシフト回路29の出力波形である。
第10図のS5の台形波信号はキャプスタン位相比較回路26
の内部波形で、第10図S4のトラッキングシフト回路29の
出力信号の立ち下がりエッジによりトリガされたキャプ
スタンモータの位相基準信号であり、コントロールヘッ
ド８より得られる再生コントロール信号つまり第10図の
S6の立ち上がりエッジによりサンプリングされ、ホール
ドされたキャプスタンモータ２の位相誤差信号（図示せ
ず）と、キャプスタン速度比較回路25′より得られる速
度誤差信号とが第２の加算器27でミックスされ、キャプ
スタン駆動回路28に供給される。したがってキャプスタ
ンモータ２は第10図S1の基準信号を位相シフトした第10
図S4のトラッキングシフト回路29の出力信号に位相同期
して回転する。以上により、VTRの通常再生時には、シ
リンダモータ１に取り付けられた回転ヘッド（図示せ
ず）と再生コントロール信号（第10図S6）を位相同期さ
せることにより、回転ヘッドが磁気テープ７上に記録さ
れたトラックを最適にトラッキングすることになる。

また、キャプスタンモータ２の回転は、ベルト10を介
してセンタープーリ９に伝達され、さらにアイドラー11
により通常再生時は巻取側リールギア13に伝達されて、
巻取側リール６を時計回りに回転させ、磁気テープ７を
適当なテンションを確保しながら巻き取ることになる。
もちろん、レビュー再生といった逆再生時にはアイドラ
ー11は左側に倒れて、供給側リール５を反時計回りに回
転させ、磁気ヘッド（図示せず）が磁気テープ７に記録
されたトラックをうまくトレースできるように磁気テー
プ７のテンションを確保しながら巻き取っていく。

以上の説明は再生時の動作であったが、磁気テープ７
を高速で巻取ったり（以下FFモードと称す）、巻き戻し
たり（以下REWモードと称す）する場合には、第９図の
ピンチローラ４をキャプスタン３より隔離させ、キャプ
スタンモータ２を高速で定速回転させることにより磁気
テープ７を巻き取っている。この場合にはキャプスタン
位相比較回路26は無効にされ、キャプスタンモータ２は
キャプスタン速度比較回路25′のみで速度制御されるこ
とになる。

第11図は第９図の従来のVTRにおけるキャプスタン速
度比較回路25′の内部構成を示すブロック図である。第
11図においてクロックパルス（第11図ではCLKと表示し
ている）を計数する第１のカウンタ31と、その計数出力
を取り込む第１のレジスタ30と、キャプスタンモータ２
の回転速度に応じて周期が変化する回転検出信号（第11
図ではCAFGと表示している）に基づいて各種タイミング
パルスを前記クロックパルスに同期して出力する第１の
タイミングジェネレータ34と、前記クロックパルスをマ
スクするANDゲート回路35と、第１のカウンタ31に対し
て計数初期値を供給する第１のデータレジスタ33によっ
て構成されている。

このように構成されたキャプスタン速度比較回路25′
について、第11図のブロック図と第12図に示した主要部
のタイミングチャートによりその動作を簡単に説明す
る。第12図のＡは第11図の端子50より入力されるクロッ
クパルスで、第１のカウンタ31のクロック信号つまり基
準速度の基本単位であり、また前記各種タイミングパル
スの同期信号である。第12図のＢは第11図の端子51より
入力される回転検出信号であり、第１のタイミングジェ
ネレータ34に入力されて、第12図のＣのクロックゲート
パルスと、第12図のＤのラッチパルスと、第12図のＥの
プリセットパルスが作成される。プリセットパルスＥに
より第１のデータレジスタ33に格納された計数初期値を
第１のカウンタ31にプリセットし、その直後、クロック
ゲートパルスＣによりANDゲート回路35において遮断さ
れていたクロックパルスＡが第１のカウンタ31に供給さ
れ、第１のカウンタ31は計数を開始する。その計数動作
をアナログ的に表示したデータが第12図のＦ′であり、
次の回転検出信号Ｂの到来により発生するラッチパルス
Ｄにより第１のカウンタ31の計数値を第１のレジスタ30
に取り込む。ここでクロックゲートパルスＣは、第１の
カウンタ31に計数初期値をプリセットするときと第１の
カウンタ31の計数値を第１のレジスタ30に取り込むとき
に第１のカウンタ31の計数動作を停止させ、安定な動作
を確保するためのものである。第１のレジスタ30に取り
込まれたデータＦ′は、デジタル−アナログ変換されて
出力される。そこで、定常状態での動作点を一定にする
ために、キャプスタンモータ２が設定速度で回転してい
るときに第１のレジスタ30に取り込まれる計数値が所定
の値（NFとする）となるように第１のデータレジスタ33
に格納される計数初期値（NP0とする）が決定される。
つまり、キャプスタンモータ２の回転検出信号Ｂの基準
周期をT₀とし、クロックパルスＡの周波数をf_CKとする
と、計数初期値NP0は次式で求められる。

NP0＝NF−f_CK×T₀ （１） したがって、回転体の設定速度を切り換えるときには
第１のデータレジスタ33に格納された計数初期値NP0を
変更するか、あるいはタイミングジェネレータ34に入力
される回転検出信号Ｂを分周して入力する手段をとる。

発明が解決しようとする課題 上記構成において問題となるのが、前述したように磁
気テープを高速で巻取ったり、巻き戻したりするFF/REW
モードの場合において、キャプスタンモータ２はキャプ
スタン速度比較回路25′のみで速度制御されるため、リ
ールのテープ巻径に応じてテープ速度が変化することで
ある。つまりキャプスタンモータ２の回転速度が一定で
あるために、たとえばFFモードにおける巻取側リール６
の回転速度は一定となり、テープを巻き取れば巻き取る
ほどに巻径が大きくなり、その周速度つまりテープ速度
は上昇し、テープ終端での速度が最大となる。そこで、
テープ終端での停止時におけるテープダメージを防止す
るために、その最大速度にはある限界値が設けられ、そ
れを越えるテープ速度つまりキャプスタン速度には設定
できない。したがって、FF/REW時間を短縮できないとい
う問題がある。

本発明は上記問題を解決するもので、テープの移送に
応じて回転する供給側リールと巻取側リールの回転検出
信号に基づいて基準周期を変調することにより安定した
テープ走行を実現することができるキャプスタン制御装
置を提供することを目的とするものである。

課題を解決するための手段 上述した問題を解決するために本発明のキャプスタン
制御装置は、制御すべきキャプスタンの回転速度に応じ
て周期が変化する回転検出信号の周期をクロックパルス
で量子化し、基準周期に対する誤差をデジタル量で検出
する装置であって、供給側リールと巻取側リールの回転
速度に応じて周期が変化する第2,第３の回転検出信号の
周期和の基準周期和に対する誤差あるいは周期二乗和の
基準値に対する誤差に応じて前記基準周期を変調する手
段を具備したものである。

作用 本発明は上記した構成によって、FF/REWモードにおい
てリールのテープ巻径に関係なくテープ速度をほぼ一定
にできるため、テープダメージをおこさずにFF/REW時間
を短縮することが可能となる。

実施例 以下、本発明の一実施例について図面を参照しながら
説明する。

第１図は本発明の一実施例のキャプスタン制御装置を
使用したVTRサーボ機構の構成を示すブロック図であ
る。第１図において、第９図の従来例の構成の他に、供
給側リール５と巻取側リール６のそれぞれの回転速度を
検出する第３の周波数発電機17と第４の周波数発電機18
が追加され、それぞれの出力はキャプスタン速度比較回
路25に入力される構成となっている。

第２図は第１図のキャプスタン速度比較回路25の内部
構成を示すブロック図である。第２図において、第11図
の従来のキャプスタン速度比較回路25の内部構成の他
に、端子53より入力されるプリセットパルス（第２図で
はPRと表示している）により第１のデータレジスタ33の
出力データがセットされ、端子52より入力される第２の
クロックパルス（第２図ではCLK2と表示している）を計
数し、その計数出力を第１のカウンタ31に供給する第２
のカウンタ32と、端子47から入力されるクロックパルス
（第２図ではCLKと表示している）を計数する第３のカ
ウンタ40と、その計数出力を取り込む第２のレジスタ39
と、端子48から入力され、供給側リール５の回転速度に
応じて周期が変化する回転検出信号（第２図ではSRELと
表示している）に基づいて各種タイミングパルスを前記
クロックパルスに同期して出力する第２のタイミングジ
ェネレータ42と、前記クロックパルスをマスクするAND
ゲート回路41と、前記クロックパルスを計数する第４の
カウンタ44と、その計数出力を取り込む第３のレジスタ
43と、端子49から入力され、巻取側リール６の回転速度
に応じて周期が変化する回転検出信号（第２図ではTREL
と表示している）に基づいて各種タイミングパルスを前
記クロックパルスに同期して出力する第３のタイミング
ジェネレータ46と、前記クロックパルスをマスクするAN
Dゲート回路45と、第２のレジスタ39と第３のレジスタ4
3のデータを加算する加算器38と、その加算出力と第２
のデータレジスタ36の出力データとの大小比較を行い、
その結果に応じて第２のカウンタ32の計数方向（UP/DOW
N）を指令するコンパレータ37とによって構成されてい
る。

このように構成されたキャプスタン速度比較回路につ
いて、第２図に示したブロック構成図と第３図に示した
主要部のタイミングチャートによりその動作を説明す
る。

第３図のＫと第３図のＰは第２図の端子48と端子49よ
り入力される供給側リール５と巻取側リール６の回転検
出信号であり、それぞれ第2,第３のタイミングジェネレ
ータ42,46に入力され、第３図のL,第３図のＱのクロッ
クゲートパルスと、第３のM,第３図のＲのラッチパルス
と、第３図のN,第３図のＳのリセットパルスが作成され
る。リセットパルスN,Sにより第3,第４のカウンタ40,44
はリセットされ、その直後、クロックゲートパルスL,Q
により、ANDゲート回路41,45において遮断されていた端
子47からのクロックパルスＡが第3,第４のカウンタ40,4
4に供給され、第3,第４のカウンタ40,44は計数を開始す
る。第３図のO,第３図のＴは次の回転検出信号K,Pの到
来により発生するラッチパルスM,Rにより第3,第４のカ
ウンタ40,44の計数値をそれぞれ第2,第３のレジスタ39,
43に取り込んだ周期データを示している。ここでクロッ
クゲートパルスL,Qは、カウンタをリセットするときと
カウンタの計数値をレジスタに取り込むときにカウンタ
の計数動作を停止させ、安定な動作を確保するためのも
のである。第３図のＪは、以上のようにして計測された
供給側リール５と巻取側リール６の回転検出信号の周期
データO,Tを加算器38で加算した周期和データであり、
第３図のＩは、コンパレータ37において、その周期和デ
ータと第２のデータレジスタ36に格納された基準周期和
データとの大小比較した結果に基づいて第２のカウンタ
32に対して計数方向つまりカウントアップ／ダウン／ス
トップを指令する制御信号である。また第３図のＧは端
子52より入力される第２のカウンタ32のクロックパルス
であり、第３図のＨは第２のカウンタ32の計数動作をア
ナログ的に表示したカウンタ出力である。つまり前記周
期和データが基準周期和よりもある所定値以上小さい場
合にはテープ速度が設定速度よりも高いので、第２のカ
ウンタ32に対してカウントダウンの指令を送り、第２の
カウンタ32は端子52より入力される第２のクロックパル
スＧをカウントダウンする。逆に前記周期和データが基
準周期和よりもある所定値以上大きい場合にはテープ速
度が設定速度よりも低いので第２のカウンタ32に対して
カウントアップの指令を送り、第２のカウンタ32は端子
52より入力される第２のクロックパルスＧをカウントア
ップする。また前記周期和データが基準周期和のある所
定値以内の場合にはテープ速度が設定速度近傍であるの
で第２のカウンタ32に対してカウントストップの指令を
送り、第２のカウンタ32は端子52より入力される第２の
クロックパルスＧをカウントしない。

ところで第３図のＡからＥまでは、第11図の従来例で
説明した第12図のＡからＥまでのタイミングチャートと
同一であり、端子51より入力される前記キャプスタンモ
ータ２の回転検出信号ＢによりクロックゲートパルスＣ
とラッチパルスＤとプリセットパルスＥが作成される。
第３図のＦは第１のカウンタ31の計数動作をアナログ的
に表示したカウンタ出力で、第12図のＦ′と異なる点
は、キャプスタンモータ２の回転検出信号Ｂが到来する
毎に第１のカウンタ31にプリセットされる計数初期値が
第２のカウンタ32の計数値となり、本実施例の場合はNP
0→NP1→NP2→NP3と可変されている点である。その結果
として第３図のＢに示すようにキャプスタンモータ２の
回転速度がスムースに減速することになり、したがっ
て、供給側と巻取側のリールの回転検出信号周期和をほ
ぼ一定に保持し、テープ速度もほぼ一定に制御すること
になる。すなわち、供給側リール５の回転検出信号周期
をT_S、巻取側リール６の回転検出信号周期をT_tとする
と、周期和一定であるから T_S＋T_t＝Ｋ （２） という式が成立する。ここで、Ｋは周期和定数である。
たとえばFFモードの場合、巻取側リール６がキャプスタ
ンモータ２によって駆動されるわけであり、キャプスタ
ンモータ２がある一定速度で回転しているとすると巻取
側リール６の回転検出信号周期T_tも一定となり、テープ
が巻取られるにしたがって供給側リール５は加速され、
供給側リール６の回転検出信号周期T_Sは減少していく。
したがって、上記（２）式の関係は満たすためには巻取
側リール６の回転検出信号周期T_tを大きくする。すなわ
ちキャプスタンモータ２を減速するのである。

ところで、近年ではマイクロコンピュータを用いたソ
フトウェアサーボ技術による回転体の速度制御装置がす
でに提案されている。第４図はマイクロコンピュータに
前述した各種回転検出信号の入力キャプチャ回路を付加
した構成を示した本発明の他の実施例である。

第４図において、マイクロコンピュータ61と、端子50
より入力されるクロックパルスを計数するフリーランカ
ウンタ54と、端子51,48,49,…60より入力される各種回
転検出信号が入力されたことを示す第１フラグ56、第２
フラグ57、第３フラグ58、…第４フラグ59と、前記各種
回転検出信号が入力されたときにフリーランカウンタ54
のカウント値を取り込む第１のレジスタ30、第２のレジ
スタ39、第３のレジスタ43、…第４のレジスタ55とによ
って構成されている。ここで第１のレジスタ30、第２の
レジスタ39、第３のレジスタ43はそれぞれ第２図の実施
例におけるレジスタ類と同一のものであり、また端子60
より入力されるのは、たとえば前記シリンダモータ１の
回転速度検出信号とか回転位相信号あるいは前記再生コ
ントロール信号であって、VTR全体のサーボ機能をマイ
クロコンピュータ61で実現する場合に必要となるもので
あるが本実施例では説明を省略する。

第５図は第４図の主要部のタイミングチャートであ
り、第５図を使って第４図の動作を説明する。第５図の
Ａは端子50から入力され、フリーランカウンタ54に計数
されるクロックパルスであり、第５図のＵはそのフリー
ランカウンタ54の計数動作をアナログ的に表示したもの
である。第５図のB,K,Pはそれぞれ端子51,48,49から入
力されるキャプスタンモータ２、供給側リール５、巻取
側リール６の回転検出信号である。第５図のV,X,Yは第
１フラグ56、第２フラグ57、第３フラグ58の出力信号で
あって前記各回転検出信号B,K,Pの立ち上がりエッジに
よってセットされ、マイクロコンピュータ61に内蔵され
たソフトウェアプログラム（後述する）によってリセッ
トされる。第５図のW,O,Tは各回転検出信号B,K,Pの立ち
上がりエッジが入力されたときのフリーランカウンタ54
の計数値を取り込んだ第１のレジスタ30、第２のレジス
タ39、第３のレジスタ43から出力される周期データであ
り、回転検出信号周期を測定するにはマイクロコンピュ
ータ61に内蔵されたソフトウェアプログラム（後述す
る）によって、前回のエッジ到来時の周期データとの差
を計算することにより求めることができる。

第６図（ａ）（ｂ）はマイクロコンピュータ61に内蔵
されたソフトウェアプログラムによって本発明を実現さ
せた場合のフローチャートである。

第６図（ａ）（ｂ）のフローチャートの３つの起動は
それぞれ第４図の第１フラグ56、第２フラグ57、第３フ
ラグ58のセットによる割り込み処理か、あるいはメイン
処理におけるフラグセンスによるサブルーチン処理起動
である。

第６図（ａ）のブランチ62はキャプスタンモータ２の
回転検出信号Ｂが到来したか否かを第４図の第１フラグ
56の出力状態で判別しており、もし到来していれば処理
ブロック63に移行し速度誤差計算を行う。ここで速度誤
差計算は、回転検出信号Ｂの到来時刻である第１のレジ
スタ値と、前回の到来時刻と基準周期に基づいてあらか
じめ計算しておいた期待値との差を求めており、前記期
待値については後で詳しく説明する。次にブランチ64に
おいて求めた速度誤差が測定範囲内か否かを判断してお
り、処理ブロック65あるいは66において、測定範囲内で
あればそのまま、測定範囲外であれば最大あるいは最小
出力を出力する。そして処理ブロック67において次の回
転検出信号Ｂの到来期待値を計算している。つまり現在
の回転検出信号Ｂの到来時刻である第１のレジスタ値に
基準周期に相当する計数値と速度変調させる値を加算す
ることにより求める。ブランチ62において否であれば、
ブランチ68に移行し、マイクロコンピュータ61に内蔵さ
れたタイマ（図示せず）により所定時間以上回転検出信
号Ｂが到来していないかをチェックし、もし到来してい
なければ、処理ブロック69において加速指令を出力しキ
ャプスタンモータ２の起動時の問題を解決している。つ
ぎにブランチ70においてFF/REWモードであるか否かを判
断し、もし否であれば処理ブロック71で前記変調値をゼ
ロにクリアする。

第６図（ｂ）のブランチ72は供給側リール５の回転検
出信号Ｋが到来したか否かを第４図の第２フラグ57の出
力状態で判別しており、もし到来していれば処理ブロッ
ク73に移行し回転検出信号Ｋの周期計算を行う。つま
り、回転検出信号Ｋの到来時刻である第２のレジスタ値
と前回の到来時刻との差を求めている。また、ブランチ
74は巻取側リール６の回転検出信号Ｐが到来したか否か
を第４図の第３フラグ58の出力状態で判別しており、も
し到来していれば処理ブロック75に移行し回転検出信号
Ｐの周期計算を行なう。つまり、回転検出信号Ｐの到来
時刻である第３のレジスタ値と前回の到来時刻との差を
求めている。そして、処理ブロック76で供給側リール５
と巻取側リール６の回転検出信号ＫとＰの周期和を求
め、ブランチ77で基準周期和との大小比較を行う。つま
り、測定した周期和が基準周期和よりａ以上大きいとき
は処理ブロック78に移行して現在の変調値からＡだけ減
算し新たな変調値としている。また、測定した周期和が
基準周期和よりａ以上小さいときは処理ブロック79に移
行して現在の変調値からＡだけ加算し新たな変調値とし
ている。また、測定した周期和が基準周期和のａ以内の
ときは現在の変調値を保持している。

以上のフローにより上述した第２図の実施例のキャプ
スタン制御装置と同様の動作を実現している。

ところで、本実施例では両リールの１回転あたりの回
転検出信号のパルス数を同じにしているが、もし異なる
場合にはパルス数比に応じて第２図の加算器38および第
６図（ｂ）のフローチャートにおける処理ブロック76の
周期和計算においてその補正が必要である。たとえば、
供給側リール５と巻取側リール６の前記パルス数比が
（m:n）であれば前記周期和計算は ｍ・T_S＋ｎ・T_t＝Ｋ （３） とする。

第７図はFF/REWモードにおけるテープ巻径とテープ速
度の関係を示したものである。第７図のｂは従来のキャ
プスタン制御装置によるものであって、テープ巻径にと
もなってテープ速度は増大の一途をたどるが、第７図の
ａの本発明のキャプスタン制御装置によるものでは、テ
ープ巻径に関係なくテープ速度は一定となり、巻き取り
時間も短縮できる等の効果が得られる。

第８図はマイクロコンピュータ61に内蔵されたソフト
ウェアプログラムによって実現させたさらに他の実施例
の要部を示すフローチャートであり、その起動は第４図
の第２フラグ57、第３フラグ58のセットによる割り込み
処理か、あるいはメイン処理におけるフラグセンスによ
るサブルーチン処理起動を示す。

第８図において、ブランチ81は供給側リール５の回転
検出信号Ｋが到来したか否かを第４図の第２フラグ57の
出力状態で判別しており、もし到来していれば処理ブロ
ック82に移行し回転検出信号Ｋの周期計算を行う。つま
り、回転検出信号Ｋの到来時刻である第２のレジスタ値
と前回の到来時刻との差を求めている。また、ブランチ
83は巻取側リール６の回転検出信号Ｐが到来したか否か
を第４図の第３フラグ58の出力状態で判別しており、も
し到来していれば処理ブロック84に移行し回転検出信号
Ｐの周期計算を行なう。つまり、回転検出信号の到来時
刻である第３のレジスタ値と前回の到来時刻との差を求
めている。そして、処理ブロック85で供給側リール５と
巻取側リール６の回転検出信号ＫとＰの周期二乗和を求
め、ブランチ86で基準値との大小比較を行う。つまり、
測定した周期二乗和が基準値よりａ以上大きいときは処
理ブロック87に移行して現在の変調値からＡだけ減算し
新たな変調値としている。また、測定した周期二乗和が
基準値よりａ以上小さいときは処理ブロック88に移行し
て現在の変調値からＡだけ加算し新たな変調値としてい
る。また、測定した周期二乗和が基準値のａ以内のとき
は現在の変調値を保持している。

以上のソフトウェア処理により前記キャプスタンモー
タ２は両リールの回転検出信号周期の二乗和が一定とな
るように速度制御される。つまり、供給側リールの回転
検出信号周期をT_S［1/s］、巻取側リールの回転検出信
号周期をT_t［1/s］とすると、周期二乗和一定であるか
ら T_S ²＋T_t ²＝Ｋ （４） という式が成立する。ここで、Ｋは定数である。

また、ここでテープ速度をＶ［m/s］、供給側テープ
巻径をR_S［ｍ］、巻取側テープ巻径をR_t［ｍ］、供給側
リールおよび巻取側リール１回転あたりの回転検出信号
のパルス数をＮとすると、 R_S＝Ｖ・Ｎ・T_S/（２π） （５） R_t＝Ｖ・Ｎ・T_t/（２π） （６） の２式が成立し、それぞれを（４）式に代入すると、 （４π/V²N²）・（πR_S ²＋πR_t ²）＝Ｋ （７） となる。とろで（７）式の左辺の２番目の括弧内は両リ
ールを含めた全テープ面積（Ｓ［m²］とする）を示して
おり、これはテープ巻径に関係なく一定である。従って
テープ速度Ｖは Ｖ＝（４π・S/N²・Ｋ）^1/2 （８） で求められる一定速度となる。

ところで、本実施例では両リールの１回転あたりの回
転検出信号のパルス数を同じにしているが、もし異なる
場合にはパルス数比に応じて第８図のフローチャートに
おける処理ブロック85の周期二乗和計算においてその補
正が必要である。たとえば、供給側リール５と巻取側リ
ール６の前記パルス数比が（m:n）であれば前記周期二
乗和計算は ｍ・T_S ²＋ｎ・T_t ²＝Ｋ （９） となる。

発明の効果 以上の説明からも明らかなように、本発明のキャプス
タン制御装置によれば、供給側リールと巻取側リールの
回転検出信号の周期和または周期二乗和が一定となるよ
うにキャプスタンモータの回転速度を制御するので、ピ
ンチローラを脱着してリールを駆動させるFF/REWモード
においてテープ走行速度をほぼ一定にでき、また速度比
較の基準周期を段階的に変調させることによりキャプス
タンモータにハンチング現象を発生させずにスムースな
過渡応答を実現させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のキャプスタン制御装置を使
用したVTRサーボ機構の構成を示すブロック図、第２図
は第１図のキャプスタン制御装置におけるキャプスタン
速度比較回路の内部構成を示すブロック図、第３図は第
２図のキャプスタン速度比較回路の回路動作を説明する
タイミングチャート、第４図は本発明の他の実施例のキ
ャプスタン制御装置をマイクロコンピュータを使って実
現した場合の構成を示すブロック図、第５図は第４図の
キャプスタン制御装置の回路動作を説明するタイミング
チャート、第６図（ａ）（ｂ）は第４図のキャプスタン
制御装置におけるマイクロコンピュータに搭載したソフ
トウェアのフローチャート、第７図は本発明および従来
例のキャプスタン制御装置のFF/REWモードにおけるテー
プ巻径とテープ速度の関係を示した特性図、第８図は本
発明のさらに他の実施例のキャプスタン制御装置をマイ
クロコンピュータを使って実現した場合のソフトウェア
の要部を示すフローチャート、第９図は従来のVTRサー
ボ機構の構成を示すブロック図、第10図は第９図の従来
のVTRサーボ機構の動作を説明するタイミングチャー
ト、第11図は第10図の従来のVTRサーボ機構におけるキ
ャプスタン速度比較回路の内部構成を示すブロック図、
第12図は第11図の従来のキャプスタン速度比較回路の回
路動作を説明するタイミングチャートである。 １……シリンダモータ、２……キャプスタンモータ、３
……キャプスタン、４……ピンチローラ、５……供給側
リール、６……巻取側リール、７……磁気テープ、14,1
6,17,18……第１〜第４の周波数発電機、24……基準信
号発生回路、25……キャプスタン速度比較器、26……キ
ャプスタン位相比較回路、28……キャプスタン駆動回
路。

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G05D 13/62 H02P 5/00

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】キャプスタンの回転速度に応じて周期が変
   化する第１の回転検出信号の周期をクロックパルスで量
   子化し、基準周期に対する誤差をデジタル量で検出する
   キャプスタン制御装置であって、供給側リールと巻取側
   リールの回転速度に応じて周期が変化する第2,第３の回
   転検出信号の周期和の基準周期和に対する誤差に応じて
   前記基準周期を変調する手段を設けたキャプスタン制御
   装置。
2. 【請求項２】キャプスタンの回転速度に応じて周期が変
   化する第１の回転検出信号の周期をクロックパルスで量
   子化し、基準周期に対する誤差をデジタル量で検出する
   キャプスタン制御装置であって、供給側リールと巻取側
   リールの回転速度に応じて周期が変化する第2,第３の回
   転検出信号の周期二乗和の基準値に対する誤差に応じて
   前記基準周期を変調する手段を備えたキャプスタン制御
   装置。