JP2792715B2 - キャプスタン制御装置 - Google Patents

キャプスタン制御装置

Info

Publication number
JP2792715B2
JP2792715B2 JP2121944A JP12194490A JP2792715B2 JP 2792715 B2 JP2792715 B2 JP 2792715B2 JP 2121944 A JP2121944 A JP 2121944A JP 12194490 A JP12194490 A JP 12194490A JP 2792715 B2 JP2792715 B2 JP 2792715B2
Authority
JP
Japan
Prior art keywords
capstan
cycle
speed
rotation detection
reel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2121944A
Other languages
English (en)
Other versions
JPH0417590A (ja
Inventor
豊 太田
健二郎 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2121944A priority Critical patent/JP2792715B2/ja
Priority to DE69130034T priority patent/DE69130034T2/de
Priority to US07/698,771 priority patent/US5282098A/en
Priority to EP91107711A priority patent/EP0457237B1/en
Publication of JPH0417590A publication Critical patent/JPH0417590A/ja
Application granted granted Critical
Publication of JP2792715B2 publication Critical patent/JP2792715B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Electric Motors In General (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テープを移送させるキャプスタンの制御装
置に関するものであり、特に高速でテープを移送させる
場合において、キャプスタンの回転周期の基準周期に対
する誤差を2進数として検出し、その誤差に基づいた出
力により前記キャプスタンを駆動するキャプスタンモー
タの速度を制御する装置に関するものである。
従来の技術 第9図は従来の回転ヘッド式磁気記録再生装置、たと
えばVTRのサーボ機構の構成を示すブロック図である。
第9図において、回転ヘッド(図示せず)を有するシリ
ンダモータ1と、そのシリンダモータ1の回転速度を検
出する第1の周波数発電機14と、シリンダモータ1の回
転位相を検出する位相検出器15と、第1の周波数発電機
14の出力信号の基準周期に対する誤差を検出するシリン
ダ速度比較回路20と、基準信号発生器24と、位相検出器
15より得られる回転位相信号と基準信号発生器24より得
られる再生基準信号との位相誤差を検出するシリンダ位
相比較回路21と、このシリンダ位相比較回路21の位相誤
差出力とシリンダ速度比較回路20の速度誤差出力とを混
合する第1の加算器22と、第1の加算器22の出力により
制御されて、シリンダモータ1を駆動するシリンダ駆動
回路23とによりシリンダ制御装置が構成されている。
また、磁気テープ7を移送させるために磁気テープ7
を挟んでピンチローラ4と圧着するキャプスタン3と、
キャプスタン3を駆動するキャプスタンモータ2と、そ
のキャプスタンモータ2の回転速度を検出する第2の周
波数発電機16と、磁気テープ7の下端にコントロール信
号を記録再生するコントロールヘッド8と、第2の周波
数発電機16の出力信号の基準周期に対する誤差を検出す
るキャプスタン速度比較回路25′と、基準信号発生器24
の出力信号によりトリガされるトラッキングシフト回路
29と、コントロールヘッド8より得られる再生コントロ
ール信号とトラッキングシフト回路29の出力信号との位
相誤差を検出するキャプスタン位相比較回路26と、この
キャプスタン位相比較回路26の位相誤差出力とキャプス
タン速度比較回路25′の速度誤差出力を混合する第2の
加算器27と、第2の加算器27の出力により制御されてキ
ャプスタンモータ2を駆動するキャプスタン駆動回路28
とによりキャプスタン制御装置が構成されている。
さらに、キャプスタンモータ2によりベルト10を介し
て回転駆動されるセンタープーリ9と、磁気テープ7が
巻つけられた供給側リール5および巻取側リール6と、
それぞれのリールを駆動する供給側リールギア12および
巻取側リールギア13と、磁気テープ7の走行方向に応じ
てセンタープーリ9の回転を供給側リールギア12または
巻取側リールギア13のいずれかに伝達するアイドラー11
とによって磁気テープ駆動装置が構成されている。
このように構成されたVTRについて、第9図の構成図
と第10図に示した主要部のタイミングチャートにより通
常再生時の動作を簡単に説明する。
第10図のS1は第9図の基準信号発生器24の出力波形で
あり、この信号がVTRの再生時の基準信号として、シリ
ンダ位相比較回路21とトラッキングシフト回路29に供給
される。第10図のS2の台形波信号はシリンダ位相比較回
路21の内部波形で、第10図S1の基準信号の立ち上がりエ
ッジでトリガされたシリンダモータ1の位相基準信号で
あり、位相検出器15より得られる回転位相信号すなわち
第10図のS3の立ち下がりエッジによりサンプリングさ
れ、ホールドされたシリンダモータ1の位相誤差信号
(図示せず)とシリンダ速度比較回路20より得られる速
度誤差信号とが第1の加算器22でミックスされ、シリン
ダ駆動回路23に供給される。したがってシリンダモータ
1は第10図S1の基準信号に位相同期して回転する。第10
図のS4はトラッキングシフト回路29の出力波形である。
第10図のS5の台形波信号はキャプスタン位相比較回路26
の内部波形で、第10図S4のトラッキングシフト回路29の
出力信号の立ち下がりエッジによりトリガされたキャプ
スタンモータの位相基準信号であり、コントロールヘッ
ド8より得られる再生コントロール信号つまり第10図の
S6の立ち上がりエッジによりサンプリングされ、ホール
ドされたキャプスタンモータ2の位相誤差信号(図示せ
ず)と、キャプスタン速度比較回路25′より得られる速
度誤差信号とが第2の加算器27でミックスされ、キャプ
スタン駆動回路28に供給される。したがってキャプスタ
ンモータ2は第10図S1の基準信号を位相シフトした第10
図S4のトラッキングシフト回路29の出力信号に位相同期
して回転する。以上により、VTRの通常再生時には、シ
リンダモータ1に取り付けられた回転ヘッド(図示せ
ず)と再生コントロール信号(第10図S6)を位相同期さ
せることにより、回転ヘッドが磁気テープ7上に記録さ
れたトラックを最適にトラッキングすることになる。
また、キャプスタンモータ2の回転は、ベルト10を介
してセンタープーリ9に伝達され、さらにアイドラー11
により通常再生時は巻取側リールギア13に伝達されて、
巻取側リール6を時計回りに回転させ、磁気テープ7を
適当なテンションを確保しながら巻き取ることになる。
もちろん、レビュー再生といった逆再生時にはアイドラ
ー11は左側に倒れて、供給側リール5を反時計回りに回
転させ、磁気ヘッド(図示せず)が磁気テープ7に記録
されたトラックをうまくトレースできるように磁気テー
プ7のテンションを確保しながら巻き取っていく。
以上の説明は再生時の動作であったが、磁気テープ7
を高速で巻取ったり(以下FFモードと称す)、巻き戻し
たり(以下REWモードと称す)する場合には、第9図の
ピンチローラ4をキャプスタン3より隔離させ、キャプ
スタンモータ2を高速で定速回転させることにより磁気
テープ7を巻き取っている。この場合にはキャプスタン
位相比較回路26は無効にされ、キャプスタンモータ2は
キャプスタン速度比較回路25′のみで速度制御されるこ
とになる。
第11図は第9図の従来のVTRにおけるキャプスタン速
度比較回路25′の内部構成を示すブロック図である。第
11図においてクロックパルス(第11図ではCLKと表示し
ている)を計数する第1のカウンタ31と、その計数出力
を取り込む第1のレジスタ30と、キャプスタンモータ2
の回転速度に応じて周期が変化する回転検出信号(第11
図ではCAFGと表示している)に基づいて各種タイミング
パルスを前記クロックパルスに同期して出力する第1の
タイミングジェネレータ34と、前記クロックパルスをマ
スクするANDゲート回路35と、第1のカウンタ31に対し
て計数初期値を供給する第1のデータレジスタ33によっ
て構成されている。
このように構成されたキャプスタン速度比較回路25′
について、第11図のブロック図と第12図に示した主要部
のタイミングチャートによりその動作を簡単に説明す
る。第12図のAは第11図の端子50より入力されるクロッ
クパルスで、第1のカウンタ31のクロック信号つまり基
準速度の基本単位であり、また前記各種タイミングパル
スの同期信号である。第12図のBは第11図の端子51より
入力される回転検出信号であり、第1のタイミングジェ
ネレータ34に入力されて、第12図のCのクロックゲート
パルスと、第12図のDのラッチパルスと、第12図のEの
プリセットパルスが作成される。プリセットパルスEに
より第1のデータレジスタ33に格納された計数初期値を
第1のカウンタ31にプリセットし、その直後、クロック
ゲートパルスCによりANDゲート回路35において遮断さ
れていたクロックパルスAが第1のカウンタ31に供給さ
れ、第1のカウンタ31は計数を開始する。その計数動作
をアナログ的に表示したデータが第12図のF′であり、
次の回転検出信号Bの到来により発生するラッチパルス
Dにより第1のカウンタ31の計数値を第1のレジスタ30
に取り込む。ここでクロックゲートパルスCは、第1の
カウンタ31に計数初期値をプリセットするときと第1の
カウンタ31の計数値を第1のレジスタ30に取り込むとき
に第1のカウンタ31の計数動作を停止させ、安定な動作
を確保するためのものである。第1のレジスタ30に取り
込まれたデータF′は、デジタル−アナログ変換されて
出力される。そこで、定常状態での動作点を一定にする
ために、キャプスタンモータ2が設定速度で回転してい
るときに第1のレジスタ30に取り込まれる計数値が所定
の値(NFとする)となるように第1のデータレジスタ33
に格納される計数初期値(NP0とする)が決定される。
つまり、キャプスタンモータ2の回転検出信号Bの基準
周期をT0とし、クロックパルスAの周波数をfCKとする
と、計数初期値NP0は次式で求められる。
NP0=NF−fCK×T0 (1) したがって、回転体の設定速度を切り換えるときには
第1のデータレジスタ33に格納された計数初期値NP0を
変更するか、あるいはタイミングジェネレータ34に入力
される回転検出信号Bを分周して入力する手段をとる。
発明が解決しようとする課題 上記構成において問題となるのが、前述したように磁
気テープを高速で巻取ったり、巻き戻したりするFF/REW
モードの場合において、キャプスタンモータ2はキャプ
スタン速度比較回路25′のみで速度制御されるため、リ
ールのテープ巻径に応じてテープ速度が変化することで
ある。つまりキャプスタンモータ2の回転速度が一定で
あるために、たとえばFFモードにおける巻取側リール6
の回転速度は一定となり、テープを巻き取れば巻き取る
ほどに巻径が大きくなり、その周速度つまりテープ速度
は上昇し、テープ終端での速度が最大となる。そこで、
テープ終端での停止時におけるテープダメージを防止す
るために、その最大速度にはある限界値が設けられ、そ
れを越えるテープ速度つまりキャプスタン速度には設定
できない。したがって、FF/REW時間を短縮できないとい
う問題がある。
本発明は上記問題を解決するもので、テープの移送に
応じて回転する供給側リールと巻取側リールの回転検出
信号に基づいて基準周期を変調することにより安定した
テープ走行を実現することができるキャプスタン制御装
置を提供することを目的とするものである。
課題を解決するための手段 上述した問題を解決するために本発明のキャプスタン
制御装置は、制御すべきキャプスタンの回転速度に応じ
て周期が変化する回転検出信号の周期をクロックパルス
で量子化し、基準周期に対する誤差をデジタル量で検出
する装置であって、供給側リールと巻取側リールの回転
速度に応じて周期が変化する第2,第3の回転検出信号の
周期和の基準周期和に対する誤差あるいは周期二乗和の
基準値に対する誤差に応じて前記基準周期を変調する手
段を具備したものである。
作用 本発明は上記した構成によって、FF/REWモードにおい
てリールのテープ巻径に関係なくテープ速度をほぼ一定
にできるため、テープダメージをおこさずにFF/REW時間
を短縮することが可能となる。
実施例 以下、本発明の一実施例について図面を参照しながら
説明する。
第1図は本発明の一実施例のキャプスタン制御装置を
使用したVTRサーボ機構の構成を示すブロック図であ
る。第1図において、第9図の従来例の構成の他に、供
給側リール5と巻取側リール6のそれぞれの回転速度を
検出する第3の周波数発電機17と第4の周波数発電機18
が追加され、それぞれの出力はキャプスタン速度比較回
路25に入力される構成となっている。
第2図は第1図のキャプスタン速度比較回路25の内部
構成を示すブロック図である。第2図において、第11図
の従来のキャプスタン速度比較回路25の内部構成の他
に、端子53より入力されるプリセットパルス(第2図で
はPRと表示している)により第1のデータレジスタ33の
出力データがセットされ、端子52より入力される第2の
クロックパルス(第2図ではCLK2と表示している)を計
数し、その計数出力を第1のカウンタ31に供給する第2
のカウンタ32と、端子47から入力されるクロックパルス
(第2図ではCLKと表示している)を計数する第3のカ
ウンタ40と、その計数出力を取り込む第2のレジスタ39
と、端子48から入力され、供給側リール5の回転速度に
応じて周期が変化する回転検出信号(第2図ではSRELと
表示している)に基づいて各種タイミングパルスを前記
クロックパルスに同期して出力する第2のタイミングジ
ェネレータ42と、前記クロックパルスをマスクするAND
ゲート回路41と、前記クロックパルスを計数する第4の
カウンタ44と、その計数出力を取り込む第3のレジスタ
43と、端子49から入力され、巻取側リール6の回転速度
に応じて周期が変化する回転検出信号(第2図ではTREL
と表示している)に基づいて各種タイミングパルスを前
記クロックパルスに同期して出力する第3のタイミング
ジェネレータ46と、前記クロックパルスをマスクするAN
Dゲート回路45と、第2のレジスタ39と第3のレジスタ4
3のデータを加算する加算器38と、その加算出力と第2
のデータレジスタ36の出力データとの大小比較を行い、
その結果に応じて第2のカウンタ32の計数方向(UP/DOW
N)を指令するコンパレータ37とによって構成されてい
る。
このように構成されたキャプスタン速度比較回路につ
いて、第2図に示したブロック構成図と第3図に示した
主要部のタイミングチャートによりその動作を説明す
る。
第3図のKと第3図のPは第2図の端子48と端子49よ
り入力される供給側リール5と巻取側リール6の回転検
出信号であり、それぞれ第2,第3のタイミングジェネレ
ータ42,46に入力され、第3図のL,第3図のQのクロッ
クゲートパルスと、第3のM,第3図のRのラッチパルス
と、第3図のN,第3図のSのリセットパルスが作成され
る。リセットパルスN,Sにより第3,第4のカウンタ40,44
はリセットされ、その直後、クロックゲートパルスL,Q
により、ANDゲート回路41,45において遮断されていた端
子47からのクロックパルスAが第3,第4のカウンタ40,4
4に供給され、第3,第4のカウンタ40,44は計数を開始す
る。第3図のO,第3図のTは次の回転検出信号K,Pの到
来により発生するラッチパルスM,Rにより第3,第4のカ
ウンタ40,44の計数値をそれぞれ第2,第3のレジスタ39,
43に取り込んだ周期データを示している。ここでクロッ
クゲートパルスL,Qは、カウンタをリセットするときと
カウンタの計数値をレジスタに取り込むときにカウンタ
の計数動作を停止させ、安定な動作を確保するためのも
のである。第3図のJは、以上のようにして計測された
供給側リール5と巻取側リール6の回転検出信号の周期
データO,Tを加算器38で加算した周期和データであり、
第3図のIは、コンパレータ37において、その周期和デ
ータと第2のデータレジスタ36に格納された基準周期和
データとの大小比較した結果に基づいて第2のカウンタ
32に対して計数方向つまりカウントアップ/ダウン/ス
トップを指令する制御信号である。また第3図のGは端
子52より入力される第2のカウンタ32のクロックパルス
であり、第3図のHは第2のカウンタ32の計数動作をア
ナログ的に表示したカウンタ出力である。つまり前記周
期和データが基準周期和よりもある所定値以上小さい場
合にはテープ速度が設定速度よりも高いので、第2のカ
ウンタ32に対してカウントダウンの指令を送り、第2の
カウンタ32は端子52より入力される第2のクロックパル
スGをカウントダウンする。逆に前記周期和データが基
準周期和よりもある所定値以上大きい場合にはテープ速
度が設定速度よりも低いので第2のカウンタ32に対して
カウントアップの指令を送り、第2のカウンタ32は端子
52より入力される第2のクロックパルスGをカウントア
ップする。また前記周期和データが基準周期和のある所
定値以内の場合にはテープ速度が設定速度近傍であるの
で第2のカウンタ32に対してカウントストップの指令を
送り、第2のカウンタ32は端子52より入力される第2の
クロックパルスGをカウントしない。
ところで第3図のAからEまでは、第11図の従来例で
説明した第12図のAからEまでのタイミングチャートと
同一であり、端子51より入力される前記キャプスタンモ
ータ2の回転検出信号BによりクロックゲートパルスC
とラッチパルスDとプリセットパルスEが作成される。
第3図のFは第1のカウンタ31の計数動作をアナログ的
に表示したカウンタ出力で、第12図のF′と異なる点
は、キャプスタンモータ2の回転検出信号Bが到来する
毎に第1のカウンタ31にプリセットされる計数初期値が
第2のカウンタ32の計数値となり、本実施例の場合はNP
0→NP1→NP2→NP3と可変されている点である。その結果
として第3図のBに示すようにキャプスタンモータ2の
回転速度がスムースに減速することになり、したがっ
て、供給側と巻取側のリールの回転検出信号周期和をほ
ぼ一定に保持し、テープ速度もほぼ一定に制御すること
になる。すなわち、供給側リール5の回転検出信号周期
をTS、巻取側リール6の回転検出信号周期をTtとする
と、周期和一定であるから TS+Tt=K (2) という式が成立する。ここで、Kは周期和定数である。
たとえばFFモードの場合、巻取側リール6がキャプスタ
ンモータ2によって駆動されるわけであり、キャプスタ
ンモータ2がある一定速度で回転しているとすると巻取
側リール6の回転検出信号周期Ttも一定となり、テープ
が巻取られるにしたがって供給側リール5は加速され、
供給側リール6の回転検出信号周期TSは減少していく。
したがって、上記(2)式の関係は満たすためには巻取
側リール6の回転検出信号周期Ttを大きくする。すなわ
ちキャプスタンモータ2を減速するのである。
ところで、近年ではマイクロコンピュータを用いたソ
フトウェアサーボ技術による回転体の速度制御装置がす
でに提案されている。第4図はマイクロコンピュータに
前述した各種回転検出信号の入力キャプチャ回路を付加
した構成を示した本発明の他の実施例である。
第4図において、マイクロコンピュータ61と、端子50
より入力されるクロックパルスを計数するフリーランカ
ウンタ54と、端子51,48,49,…60より入力される各種回
転検出信号が入力されたことを示す第1フラグ56、第2
フラグ57、第3フラグ58、…第4フラグ59と、前記各種
回転検出信号が入力されたときにフリーランカウンタ54
のカウント値を取り込む第1のレジスタ30、第2のレジ
スタ39、第3のレジスタ43、…第4のレジスタ55とによ
って構成されている。ここで第1のレジスタ30、第2の
レジスタ39、第3のレジスタ43はそれぞれ第2図の実施
例におけるレジスタ類と同一のものであり、また端子60
より入力されるのは、たとえば前記シリンダモータ1の
回転速度検出信号とか回転位相信号あるいは前記再生コ
ントロール信号であって、VTR全体のサーボ機能をマイ
クロコンピュータ61で実現する場合に必要となるもので
あるが本実施例では説明を省略する。
第5図は第4図の主要部のタイミングチャートであ
り、第5図を使って第4図の動作を説明する。第5図の
Aは端子50から入力され、フリーランカウンタ54に計数
されるクロックパルスであり、第5図のUはそのフリー
ランカウンタ54の計数動作をアナログ的に表示したもの
である。第5図のB,K,Pはそれぞれ端子51,48,49から入
力されるキャプスタンモータ2、供給側リール5、巻取
側リール6の回転検出信号である。第5図のV,X,Yは第
1フラグ56、第2フラグ57、第3フラグ58の出力信号で
あって前記各回転検出信号B,K,Pの立ち上がりエッジに
よってセットされ、マイクロコンピュータ61に内蔵され
たソフトウェアプログラム(後述する)によってリセッ
トされる。第5図のW,O,Tは各回転検出信号B,K,Pの立ち
上がりエッジが入力されたときのフリーランカウンタ54
の計数値を取り込んだ第1のレジスタ30、第2のレジス
タ39、第3のレジスタ43から出力される周期データであ
り、回転検出信号周期を測定するにはマイクロコンピュ
ータ61に内蔵されたソフトウェアプログラム(後述す
る)によって、前回のエッジ到来時の周期データとの差
を計算することにより求めることができる。
第6図(a)(b)はマイクロコンピュータ61に内蔵
されたソフトウェアプログラムによって本発明を実現さ
せた場合のフローチャートである。
第6図(a)(b)のフローチャートの3つの起動は
それぞれ第4図の第1フラグ56、第2フラグ57、第3フ
ラグ58のセットによる割り込み処理か、あるいはメイン
処理におけるフラグセンスによるサブルーチン処理起動
である。
第6図(a)のブランチ62はキャプスタンモータ2の
回転検出信号Bが到来したか否かを第4図の第1フラグ
56の出力状態で判別しており、もし到来していれば処理
ブロック63に移行し速度誤差計算を行う。ここで速度誤
差計算は、回転検出信号Bの到来時刻である第1のレジ
スタ値と、前回の到来時刻と基準周期に基づいてあらか
じめ計算しておいた期待値との差を求めており、前記期
待値については後で詳しく説明する。次にブランチ64に
おいて求めた速度誤差が測定範囲内か否かを判断してお
り、処理ブロック65あるいは66において、測定範囲内で
あればそのまま、測定範囲外であれば最大あるいは最小
出力を出力する。そして処理ブロック67において次の回
転検出信号Bの到来期待値を計算している。つまり現在
の回転検出信号Bの到来時刻である第1のレジスタ値に
基準周期に相当する計数値と速度変調させる値を加算す
ることにより求める。ブランチ62において否であれば、
ブランチ68に移行し、マイクロコンピュータ61に内蔵さ
れたタイマ(図示せず)により所定時間以上回転検出信
号Bが到来していないかをチェックし、もし到来してい
なければ、処理ブロック69において加速指令を出力しキ
ャプスタンモータ2の起動時の問題を解決している。つ
ぎにブランチ70においてFF/REWモードであるか否かを判
断し、もし否であれば処理ブロック71で前記変調値をゼ
ロにクリアする。
第6図(b)のブランチ72は供給側リール5の回転検
出信号Kが到来したか否かを第4図の第2フラグ57の出
力状態で判別しており、もし到来していれば処理ブロッ
ク73に移行し回転検出信号Kの周期計算を行う。つま
り、回転検出信号Kの到来時刻である第2のレジスタ値
と前回の到来時刻との差を求めている。また、ブランチ
74は巻取側リール6の回転検出信号Pが到来したか否か
を第4図の第3フラグ58の出力状態で判別しており、も
し到来していれば処理ブロック75に移行し回転検出信号
Pの周期計算を行なう。つまり、回転検出信号Pの到来
時刻である第3のレジスタ値と前回の到来時刻との差を
求めている。そして、処理ブロック76で供給側リール5
と巻取側リール6の回転検出信号KとPの周期和を求
め、ブランチ77で基準周期和との大小比較を行う。つま
り、測定した周期和が基準周期和よりa以上大きいとき
は処理ブロック78に移行して現在の変調値からAだけ減
算し新たな変調値としている。また、測定した周期和が
基準周期和よりa以上小さいときは処理ブロック79に移
行して現在の変調値からAだけ加算し新たな変調値とし
ている。また、測定した周期和が基準周期和のa以内の
ときは現在の変調値を保持している。
以上のフローにより上述した第2図の実施例のキャプ
スタン制御装置と同様の動作を実現している。
ところで、本実施例では両リールの1回転あたりの回
転検出信号のパルス数を同じにしているが、もし異なる
場合にはパルス数比に応じて第2図の加算器38および第
6図(b)のフローチャートにおける処理ブロック76の
周期和計算においてその補正が必要である。たとえば、
供給側リール5と巻取側リール6の前記パルス数比が
(m:n)であれば前記周期和計算は m・TS+n・Tt=K (3) とする。
第7図はFF/REWモードにおけるテープ巻径とテープ速
度の関係を示したものである。第7図のbは従来のキャ
プスタン制御装置によるものであって、テープ巻径にと
もなってテープ速度は増大の一途をたどるが、第7図の
aの本発明のキャプスタン制御装置によるものでは、テ
ープ巻径に関係なくテープ速度は一定となり、巻き取り
時間も短縮できる等の効果が得られる。
第8図はマイクロコンピュータ61に内蔵されたソフト
ウェアプログラムによって実現させたさらに他の実施例
の要部を示すフローチャートであり、その起動は第4図
の第2フラグ57、第3フラグ58のセットによる割り込み
処理か、あるいはメイン処理におけるフラグセンスによ
るサブルーチン処理起動を示す。
第8図において、ブランチ81は供給側リール5の回転
検出信号Kが到来したか否かを第4図の第2フラグ57の
出力状態で判別しており、もし到来していれば処理ブロ
ック82に移行し回転検出信号Kの周期計算を行う。つま
り、回転検出信号Kの到来時刻である第2のレジスタ値
と前回の到来時刻との差を求めている。また、ブランチ
83は巻取側リール6の回転検出信号Pが到来したか否か
を第4図の第3フラグ58の出力状態で判別しており、も
し到来していれば処理ブロック84に移行し回転検出信号
Pの周期計算を行なう。つまり、回転検出信号の到来時
刻である第3のレジスタ値と前回の到来時刻との差を求
めている。そして、処理ブロック85で供給側リール5と
巻取側リール6の回転検出信号KとPの周期二乗和を求
め、ブランチ86で基準値との大小比較を行う。つまり、
測定した周期二乗和が基準値よりa以上大きいときは処
理ブロック87に移行して現在の変調値からAだけ減算し
新たな変調値としている。また、測定した周期二乗和が
基準値よりa以上小さいときは処理ブロック88に移行し
て現在の変調値からAだけ加算し新たな変調値としてい
る。また、測定した周期二乗和が基準値のa以内のとき
は現在の変調値を保持している。
以上のソフトウェア処理により前記キャプスタンモー
タ2は両リールの回転検出信号周期の二乗和が一定とな
るように速度制御される。つまり、供給側リールの回転
検出信号周期をTS[1/s]、巻取側リールの回転検出信
号周期をTt[1/s]とすると、周期二乗和一定であるか
ら TS 2+Tt 2=K (4) という式が成立する。ここで、Kは定数である。
また、ここでテープ速度をV[m/s]、供給側テープ
巻径をRS[m]、巻取側テープ巻径をRt[m]、供給側
リールおよび巻取側リール1回転あたりの回転検出信号
のパルス数をNとすると、 RS=V・N・TS/(2π) (5) Rt=V・N・Tt/(2π) (6) の2式が成立し、それぞれを(4)式に代入すると、 (4π/V2N2)・(πRS 2+πRt 2)=K (7) となる。とろで(7)式の左辺の2番目の括弧内は両リ
ールを含めた全テープ面積(S[m2]とする)を示して
おり、これはテープ巻径に関係なく一定である。従って
テープ速度Vは V=(4π・S/N2・K)1/2 (8) で求められる一定速度となる。
ところで、本実施例では両リールの1回転あたりの回
転検出信号のパルス数を同じにしているが、もし異なる
場合にはパルス数比に応じて第8図のフローチャートに
おける処理ブロック85の周期二乗和計算においてその補
正が必要である。たとえば、供給側リール5と巻取側リ
ール6の前記パルス数比が(m:n)であれば前記周期二
乗和計算は m・TS 2+n・Tt 2=K (9) となる。
発明の効果 以上の説明からも明らかなように、本発明のキャプス
タン制御装置によれば、供給側リールと巻取側リールの
回転検出信号の周期和または周期二乗和が一定となるよ
うにキャプスタンモータの回転速度を制御するので、ピ
ンチローラを脱着してリールを駆動させるFF/REWモード
においてテープ走行速度をほぼ一定にでき、また速度比
較の基準周期を段階的に変調させることによりキャプス
タンモータにハンチング現象を発生させずにスムースな
過渡応答を実現させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例のキャプスタン制御装置を使
用したVTRサーボ機構の構成を示すブロック図、第2図
は第1図のキャプスタン制御装置におけるキャプスタン
速度比較回路の内部構成を示すブロック図、第3図は第
2図のキャプスタン速度比較回路の回路動作を説明する
タイミングチャート、第4図は本発明の他の実施例のキ
ャプスタン制御装置をマイクロコンピュータを使って実
現した場合の構成を示すブロック図、第5図は第4図の
キャプスタン制御装置の回路動作を説明するタイミング
チャート、第6図(a)(b)は第4図のキャプスタン
制御装置におけるマイクロコンピュータに搭載したソフ
トウェアのフローチャート、第7図は本発明および従来
例のキャプスタン制御装置のFF/REWモードにおけるテー
プ巻径とテープ速度の関係を示した特性図、第8図は本
発明のさらに他の実施例のキャプスタン制御装置をマイ
クロコンピュータを使って実現した場合のソフトウェア
の要部を示すフローチャート、第9図は従来のVTRサー
ボ機構の構成を示すブロック図、第10図は第9図の従来
のVTRサーボ機構の動作を説明するタイミングチャー
ト、第11図は第10図の従来のVTRサーボ機構におけるキ
ャプスタン速度比較回路の内部構成を示すブロック図、
第12図は第11図の従来のキャプスタン速度比較回路の回
路動作を説明するタイミングチャートである。 1……シリンダモータ、2……キャプスタンモータ、3
……キャプスタン、4……ピンチローラ、5……供給側
リール、6……巻取側リール、7……磁気テープ、14,1
6,17,18……第1〜第4の周波数発電機、24……基準信
号発生回路、25……キャプスタン速度比較器、26……キ
ャプスタン位相比較回路、28……キャプスタン駆動回
路。
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G05D 13/62 H02P 5/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】キャプスタンの回転速度に応じて周期が変
    化する第1の回転検出信号の周期をクロックパルスで量
    子化し、基準周期に対する誤差をデジタル量で検出する
    キャプスタン制御装置であって、供給側リールと巻取側
    リールの回転速度に応じて周期が変化する第2,第3の回
    転検出信号の周期和の基準周期和に対する誤差に応じて
    前記基準周期を変調する手段を設けたキャプスタン制御
    装置。
  2. 【請求項2】キャプスタンの回転速度に応じて周期が変
    化する第1の回転検出信号の周期をクロックパルスで量
    子化し、基準周期に対する誤差をデジタル量で検出する
    キャプスタン制御装置であって、供給側リールと巻取側
    リールの回転速度に応じて周期が変化する第2,第3の回
    転検出信号の周期二乗和の基準値に対する誤差に応じて
    前記基準周期を変調する手段を備えたキャプスタン制御
    装置。
JP2121944A 1990-05-11 1990-05-11 キャプスタン制御装置 Expired - Lifetime JP2792715B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2121944A JP2792715B2 (ja) 1990-05-11 1990-05-11 キャプスタン制御装置
DE69130034T DE69130034T2 (de) 1990-05-11 1991-05-13 Magnetisches Aufzeichnungs-/Wiedergabegerät
US07/698,771 US5282098A (en) 1990-05-11 1991-05-13 Capstan controlling apparatus including capstan, supply side reel and winding side reel rotation detectors
EP91107711A EP0457237B1 (en) 1990-05-11 1991-05-13 Magnetic record reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2121944A JP2792715B2 (ja) 1990-05-11 1990-05-11 キャプスタン制御装置

Publications (2)

Publication Number Publication Date
JPH0417590A JPH0417590A (ja) 1992-01-22
JP2792715B2 true JP2792715B2 (ja) 1998-09-03

Family

ID=14823791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2121944A Expired - Lifetime JP2792715B2 (ja) 1990-05-11 1990-05-11 キャプスタン制御装置

Country Status (1)

Country Link
JP (1) JP2792715B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2525823B2 (ja) * 1987-08-05 1996-08-21 パイオニア株式会社 リ−ルサ−ボ回路
JPH0544901Y2 (ja) * 1988-04-28 1993-11-16

Also Published As

Publication number Publication date
JPH0417590A (ja) 1992-01-22

Similar Documents

Publication Publication Date Title
US4448368A (en) Control for tape drive system
JPS6026653U (ja) 供給リールから巻取リールへの柔軟なウエヴ部材の移送を制御する装置
US4213583A (en) Reel drive motor control system for cassette/cartridge tape recorders
KR920006333B1 (ko) 자기테이프 재생장치
JP2792715B2 (ja) キャプスタン制御装置
EP0457237B1 (en) Magnetic record reproducing apparatus
EP0497559B1 (en) Servo control devices for video apparatus
JPS6223382B2 (ja)
JPH0576107B2 (ja)
JPS6131393Y2 (ja)
JP3007123B2 (ja) 磁気記録再生装置
JPS6321260B2 (ja)
JP2571188B2 (ja) ヘッド回転制御装置
JPS6224865B2 (ja)
JP2827508B2 (ja) モータ制御装置
JP2701253B2 (ja) テープ状記録媒体再生装置
JP2996540B2 (ja) テープ駆動装置
JP2846101B2 (ja) 記録再生装置用マイクロプロセッサ制御装置
JPS61276157A (ja) 記録再生装置
JPS6045965A (ja) Vtrのテ−プ走行速度制御方式
JPH0369049A (ja) 磁気記録再生装置
JPS63234433A (ja) テ−プ巻径演算装置
JPS60143470A (ja) 磁気テ−プ装置の速度制御回路
JPH02308464A (ja) カセツトテープの定速度制御装置
JPH04364287A (ja) 画像データ記録再生装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080619

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090619

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100619

Year of fee payment: 12

EXPY Cancellation because of completion of term