JPH0417590A - キャプスタン制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テープを移送させるキャプスタンの制御装置
に関するものであり、特に高速でテープを移送させる場
合において、キャプスタンの回転周期の基準周期に対す
る誤差を２進数として検出し、その誤差に基づいた出力
により前記キャプスタンを駆動するキャプスタンモータ
の速度を制御する装置に関するものである。

従来の技術 第９図は従来の回転ヘッド式磁気記録再生装置、たとえ
ばＶＴＲのサーボ機構の構成を示すブロック図である。

第９図において、回転ヘッド（図示せず）を有するシリ
ンダモータ１と、そのシリンダモータ１の回転速度を検
出する第１の周波数発電機１４と、シリンダモータ１の
回転位相を検出する位相検出器１５と、第１の周波数発
電機１４の出力信号の基準周期に対する誤差を検出する
シリンダ速度比較回路２０と、基準信号発生器２４と、
位相検出器１５より得られる回転位相信号と基準信号発
生器２４より得られる再生基準信号との位相誤差を検出
するシリンダ位相比較回路２１と、このシリンダ位相比
較回路２１の位相誤差出力とシリンダ速度比較回路２０
の速度誤差出力とを混合する第１の加算器２２と、第１
の加算器２２の出力により制御されて、シリンダモータ
１を駆動するシリンダ駆動回路２３とによりシリンダ制
御装置が構成されている。

また、磁気テープ７を移送させるために磁気テープ７を
挟んでピンチローラ４と圧着するキャプスタン３と、キ
ャプスタン３を駆動するキャプスタンモータ２と、その
キャプスタンモータ２の回転速度を検出する第２の周波
数発電機１６と、磁気テープ７の下端にコントロール信
号を記録再生するコントロールヘッド８と、第２の周波
数発電機１６の出力信号の基準周期に対する誤差を検出
するキャプスタン速度比較回路２５′　と、基準信号発
生器２４の出力信号によりトリガされるトラッキングシ
フト回路２９と、コントロールヘッド８より得られる再
生コントロール信号とトラッキングシフト回路２９の出
力信号との位相誤差を検出するキャプスタン位相比較回
路２６と、このキャプスタン位相比較回路２６の位相誤
差出力とキャプスタン速度比較回路２５′の速度誤差出
力を混合する第２の加算器２７と、第２の加算器２７の
出力により制御されてキャプスタンモータ２を駆動する
キャプスタン駆動回路２８とによりキャプスタン制御装
置が構成されている。

さらに、キャプスタンモータ２によりベルト１０を介し
て回転駆動されるセンタープーリ９と、磁気テープ７が
巻つけられた供給側リール５および巻取側リール６と、
それぞれのリールを駆動する供給側リールギア１２およ
び巻取側リールギア１３と、磁気テープ７の走行方向に
応じてセンタープーリ９の回転を供給側リールギア１２
または巻取側り−ルギア１３のいずれかに伝達するアイ
ドラー１１とによって磁気テープ駆動装置が構成されて
いる。

このように構成されたＶＴＲについて、第９図の構成図
と第１０図に示した主要部のタイミングチャートにより
通常再生時の動作を簡単に説明する。

第１０図の８１は第９図の基準信号発生器２４の出力波
形であり、この信号がＶＴＲの再生時の基準信号として
、シリンダ位相比較回路２１とトラッキングシフト回路
２９に供給される。第１０図の８２の台形波信号はシリ
ンダ位相比較回路２１の内部波形で、第１０図８１の基
準信号の立ち上がりエツジでトリガされたシリンダモー
タ１の位相基準信号であり、位相検出器１５より得られ
る回転位相信号すなわち第１０図の８３の立ち下がりエ
ツジによりサンプリングされ、ホールドされたシリンダ
モータ１の位相誤差信号（図示せず）とシリンダ速度比
較回路２０より得られる速度誤差信号とが第１の加算器
２２でミックスされ、シリンダ駆動回路２３に供給され
る。したがってシリンダモータ１は第１０図８１の基準
信号に位相同期して回転する。第１０図の８４はトラッ
キングシフト回路２９の出力波形である。第１０図の８
５の台形波信号はキャプスタン位相比較回路２６の内部
波形で、第１０図８４のトラッキングシフト回路２９の
出力信号の立ち下かりエツジによりトリガされたキャプ
スタンモータの位相基準信号であり、コントロールヘッ
ド８より得られる再生コントロール信号つまり第１０図
の８６の立ち上がりエツジによりサンプリングされ、ホ
ールドされたキャプスタンモータ２の位相誤差信号（図
示せず）と、キャプスタン速度比較回路２５′　より得
られる速度誤差信号とが第２の加算器ｚ７でミックスさ
れ、キャプスタン駆動回路２８に供給される。したがっ
てキャプスタンモーター２は第１Ｏ図８１の基準信号を
位相シフトした第１０図Ｓ４のトラッキングシフト回路
２９の出力信号に位相同期して回転する。以上により、
ＶＴＲの通常再生時には、シリンダモータ１に取り付け
られた回転ヘッド（図示せず）と再生コントロール信号
（第１０図８６）を位相同期させることにより、回転ヘ
ッドが磁気テープ７上に記録されたトラックを最適にト
ラッキングすることになる。

また、キャプスタンモータ２の回転は、ベルト１０を介
してセンタープーリ９に伝達され、さらにアイドラー１
１により通常再生時は巻取側リールギア１３に伝達され
て、巻取側リール６を時計回りに回転させ、磁気テープ
７を適当なテンションを確保しながら巻き取ることにな
る。もちろん、レビ、ニー再生といった逆再生時にはア
イドラー１１は左側に倒れて、供給側リール５を反時計
回りに回転させ、磁気ヘッド（図示せず）が磁気テープ
７に記録されたトラックをうまくトレースできるように
磁気テープ７のテンションを確保しながら巻き取ってい
く。

以上の説明は再生時の動作であったが、磁気テープ７を
高速で巻取ったり（以下ＦＦモードと称す）、巻き戻し
たり（以下ＲＥＷモードと称す）する場合には、第９図
のピンチローラ４をキャプスタン３より隔離させ、キャ
プスタンモータ２を高速で定速回転させることにより磁
気テープ７を巻き取っている。この場合にはキャプスタ
ン位相比較回路２６は無効にされ、キャプスタンモータ
２はキャプスタン速度比較回路２５′のみで速度制御さ
れることになる。

第１１図は第９図の従来のＶＴＲにおけるキャプスタン
速度比較回路２５′の内部構成を示すブロック図である
。第１１図においてクロックパルス（第１１図ではＣＬ
Ｋと表示している）を計数する第１のカウンタ３１と、
その計数出力を取り込む第１のレジスタ３０と、キャプ
スタンモータ２の回転速度に応じて周期が変化する回転
検出信号（第１１図ではＣＡＦＧと表示している）に基
づいて各種タイミングパルスを前記クロックパルスに同
期して出力する第１のタイミングジェネレータ３４と、
前記クロックパルスをマスクするＡＮＤゲート回路３５
と、第１のカウンタ３１に対して計数初期値を供給する
第１のデータレジスタ３３によって構成されている。

このように構成されたキャプスタン速度比較回路２５′
　について、第１１図のブロック図と第１２図に示した
主要部のタイミングチャートによりその動作を簡単に説
明する。第１２図のＡは第１１図の端子５０より入力さ
れるクロックパルスで、第１のカウンタ３１のクロック
信号つまり基準速度の基本単位であり、また前記各種タ
イミングパルスの同期信号である。第１２図のＢは第１
１図の端子５１より入力される回転検出信号であり、第
１のタイミングジェネレータ３４に入力されて、第１２
図のＣのクロックゲートパルスと、第１２図のＤのラッ
チパルスと、第１２図のＥのプリセットパルスが作成さ
れる。プリセットパルスＥにより第１のデータレジスタ
３３に格納された計数初期値を第１のカウンタ３１にプ
リセットし、その直後、クロックゲートパルスＣにより
ＡＮＤゲート回路３５において遮断されていたクロック
パルスＡが第１のカウンタ３１に供給され、第１のカウ
ンタ３１は計数を開始する。その計数動作をアナログ的
に表示したデータが第１２図のＦ′であり、次の回転検
出信号Ｂの到来により発生するラッチパルスＤにより第
１のカウンタ３１の計数値を第１のレジスタ３０に取り
込む。ここでクロックゲートパルスＣは、第１のカウン
タ３１に計数初期値をプリセットするときと第１のカウ
ンタ３１の計数値を第１のレジスタ３０に取り込むとき
に第１のカウンタ３１の計数動作を停止させ、安定な動
作を確保するためのものである。第１のレジスタ３０に
取り込まれたデータＦ′は、デジタル−アナログ変換さ
れて出力される。そこで、定常状態での動作点を一定に
するために、キャプスタンモータ２が設定速度で回転し
ているときに第１のレジスタ３０に取り込まれる計数値
が所定の値（ＮＦとする）となるように第１のデータレ
ジスタ３３に格納される計数初期値（ＮＰＱとする）が
決定される。つまり、キャプスタンモータ２の回転検出
信号Ｂの基準周期をＴ。とじ、クロックパルスＡの周波
数をｆＣＫとすると、計数初期値ＮＰＯは次式で求めら
れる。

ＮＰＯ＝ＮＦ−ｆｃＫｘＴｏ　　　　　（＋）したがっ
て、回転体の設定速度を切り換えるときには第１のデー
タレジスタ３３に格納された計数初期値ＮＰＯを変更す
るか、あるいはタイミングジェネレータ３４に入力され
る回転検出信号Ｂを分周して入力する手段をとる。

発明が解決しようとする課題 上記構成において問題となるのが、前述したように磁気
テープを高速で巻取ったり、巻き戻したりするＦＦ／Ｒ
ＥＷモードの場合において、キャプスタンモータ２はキ
ャプスタン速度比較回路２５′のみで速度制御されるた
め、リールのテープ巻径に応じてテープ速度が変化する
ことである。

つまりキャプスタンモータ２の回転速度が一定であるた
めに、たとえばＦＦモードにおける巻取側リール６の回
転速度は一定となり、テープを巻き取れば巻き取るほど
に巻径が大きくなり、その周速度つまりテープ速度は上
昇し、テープ終端での速度が最大となる。そこで、テー
プ終端での停止時におけるテープダメージを防止するた
めに、その最大速度にはある限界値が設けられ、それを
越えるテープ速度つまりキャプスタン速度には設定でき
ない。したがって、ＦＦ／ＲＥＷ時間を短縮できないと
いう問題がある。

本発明は上記問題を解決するもので、テープの移送に応
じて回転する供給側リールと巻取側リールの回転検出信
号に基づいて基準周期を変調することにより安定したテ
ープ走行を実現することができるキャプスタン制御装置
を提供することを目的とするものである。

課題を解決するための手段 上述した問題を解決するために本発明のキャプスタン制
御装置は、制御すべきキャプスタンの回転速度に応じて
周期が変化する回転検出信号の周期をクロックパルスで
量子化し、基準周期に対する誤差をデジタル量で検出す
る装置であって、供給側リールと巻取側リールの回転速
度に応じて周期が変化する第２．第３の回転検出信号の
周期和の基準周期和に対する誤差あるいは周期二乗和の
基準値に対する誤差に応じて前記基準周期を変調する手
段を具備したものである。

作用 本発明は上記した構成によって、ＦＦ／ＲＥＷモードに
おいてリールのテープ巻径に関係なくテープ速度をほぼ
一定にできるため、テープダメージをおこさずにＦＦ／
ＲＥＶ時間を短縮することが可能となる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例のキャプスタン制御装置を使
用したＶＴＲサーボ機構の構成を示すブロック図である
。第１図において、第９図の従来例の構成の他に、供給
側リール５と巻取側リール６のそれぞれの回転速度を検
出する第３の周波数発電機１７と第４の周波数発電機１
８が追加され、それぞれの出力はキャプスタン速度比較
回路２５に入力される構成となっている。

第２図は第１図のキャプスタン速度比較回路２５の内部
構成を示すブロック図である。第２図において、第１１
図の従来のキャプスタン速度比較回路２５の内部構成の
他に、端子５３より入力されるプリセットパルス（第２
図ではＰＲと表示している）により第１のデータレジス
タ３３の出力データがセットされ、端子５２より入力さ
れる第２のクロックパルス（第２図ではＣＬＫ２と表示
している）を計数し、その計数出力を第１のカウンタ３
１に供給する第２のカウンタ３２と、端子４７から入力
されるクロックパルス（第２図ではＣＬＫと表示してい
る）を計数する第３のカウンタ４０と、その計数出力を
取り込む第２のレジスタ３９と、端子４８から入力され
、供給側リール５の回転速度に応じて周期が変化する回
転検出信号（第２図では５ＲＥＬと表示している）に基
づいて各種タイミングパルスを前記クロックパルスに同
期して出力する第２のタイミングジェネレータ４２と、
前記クロックパルスをマスクするＡＮＤゲート回路４Ｉ
と、前記クロックパルスを計数する第４０カウンタ４４
と、その計数出力を取り込む第３のレジスタ４３と、端
子４９から入力され、巻取側リール６の回転速度に応し
て周期が変化する回転検出信号（第２図ではＴＲＥＬと
表示している）に基づいて各種タイミングパルスを前記
クロックパルスに同期して出力する第３のタイミングジ
ェネレータ４６と、前記クロックパルスをマスクするＡ
ＮＤゲート回路４５と、第２のレジスタ３９と第３のレ
ジスタ４３のデータを加算する加算器３８と、その加算
出力と第２のデータレジスタ３６の出力データとの大小
比較を行い、その結果に応じて第２のカウンタ３２の計
数方向（ＵＰ／ＤＯＷＮ）を指令するコンパレータ３７
とによって構成されている。

このように構成されたキャプスタン速度比較回路につい
て、第２図に示したブロック構成図と第３図に示した主
要部のタイミングチャートによりその動作を説明する。

第３図のＫと第３図のＰは第２図の端子４８と端子４９
より入力される供給側リール５と巻取側り−ル６の回転
検出信号であり、それぞれ第２．第３のタイミングジェ
ネレータ４２．４６に入力され、第３図のし、第３図の
Ｑのクロックゲートパルスと、第３図のＭ、第３図のＲ
のラッチパルスと、第３図のＮ、第３図のＳのリセット
パルスが作成される。リセットパルスＮ、　　Ｓにより
第３．第４のカウンタ４０．４４はリセットされ、その
直後、クロックゲートパルスＬ、　　Ｑにより、ＡＮＤ
ゲート回路４１、４５において遮断されていた端子４７
からのクロックパルスＡが第３．第４のカウンタ４０．
４４に供給され、第３．第４のカウンタ４０．４４は計
数を開始する。第３図の０．第３図のＴは次の回転検出
信号に、　　Ｐの到来により発生するラッチパルスＭ。

Ｒにより第３．第４のカウンタ４０．４４の計数値をそ
れぞれ第２．第３のレジスタ３９．４３に取り込んだ周
期データを示している。ここでクロックゲートパルスＬ
、Ｑは、カウンタをリセットするときとカウンタの計数
値をレジスタに取り込むときにカウンタの計数動作を停
止させ、安定な動作を確保するためのものである。第３
図のＪは、以上のようにして計測された供給側リール５
と巻取側リール６の回転検出信号の周期データＯ，Ｔを
加算器３８で加算した周期和データであり、第３図のＩ
は、コンパレータ３７において、その周期和データと第
２のデータレジスタ３６に格納された基準周期和データ
との大小比較した結果に基づいて第２のカウンタ３２に
対して計数方向つまりカウントアツプ／ダウン／ストッ
プを指令する制御信号である。

また第３図のＧは端子５２より入力される第２のカウン
タ３２のクロックパルスであり、第３図のＨは第２のカ
ウンタ３２の計数動作をアナログ的に表示したカウンタ
出力である。つまり前記周期和データが基準周期和より
もある所定値以上大さい場合にはテープ速度か設定速度
よりも高いので、第２のカウンタ３２に対してカウント
ダウンの指令を送り、第２のカウンタ３２は端子５２よ
り入力される第２のクロックパルスＧをカウントダウン
する。逆に前記周期和データが基準周期和よりもある所
定値以上大きい場合にはテープ速度が設定速度よりも低
いので第２のカウンタ３２に対してカウントアツプの指
令を送り、第２のカウンタ３２は端子５２より入力され
る第２のクロックパルスＧをカウントアツプする。また
前記周期和データが基準周期和のある所定値以内の場合
にはテープ速度が設定速度近傍であるので第２のカウン
タ３２に対してカウントストップの指令を送り、第２の
カウンタ３２は端子５２より入力される第２のクロック
パルスＧをカウントしない。

ところで第３図のＡからＥまでは、第１１図の従来例で
説明した第１２図のＡからＥまでのタイミングチャート
と同一であり、端子５１より入力される前記キャプスタ
ンモータ２の回転検出信号Ｂによりりロックゲートパル
スＣとラッチパルスＤとプリセットパルスＥが作成され
る。第３図のＦは第１のカウンタ３１の計数動作をアナ
ログ的に表示したカウンタ出力で、第１２図のＦ′　と
異なる点は、キャプスタンモータ２の回転検出信号Ｂが
到来する毎に第１のカウンタ３１にプリセットされる計
数初期値が第２のカウンタ３２の計数値となり、本実施
例の場合はＮＰＯ−ＮＰＩ→ＮＰ２→ＮＰ３と可変され
ている点である。その結果として第３図のＢに示すよう
にキャプスタンモータ２の回転速度がスムースに減速す
ることになり、したがって、供給側と巻取側のリールの
回転検出信号周期和をほぼ一定に保持し、テープ速度も
ほぼ一定に制御することになる。すなわち、供給側リー
ル５の回転検出信号周期をＴ５、巻取側リール６の回転
検出信号周期をＴ１とすると、周期和一定であるから Ｔ、　十Ｔ、　＝Ｋ　　　　　　　（２）という式か成
立する。ここで、Ｋは周期和定数である。たとえばＦＦ
モードの場合、巻取側リール６がキャプスタンモータ２
によって駆動されるわけであり、キャプスタンモータ２
がある一定速度で回転しているとすると巻取側リール６
の回転検出信号周期Ｔ１も一定となり、テープが巻取ら
れるにしたがって供給側リール５は加速され、供給側リ
ール６の回転検出信号周期Ｔ５は減少していく。したが
って、上記（２）式の関係は満たすためには巻取側リー
ル６の回転検出信号周期Ｔ１を大きくする。すなわちキ
ャプスタンモータ２を減速するのである。

ところで、近年ではマイクロコンピュータを用いたソフ
トウェアサーボ技術による回転体の速度制御装置がすで
に提案されている。第４図はマイクロコンピュータに前
述した各種回転検出信号の入力キャプチャ回路を付加し
た構成を示した本発明の他の実施例である。

第４図において、マイクロコンピュータ６１と、端子５
０より入力されるクロックパルスを計数するフリーラン
カウンタ５４と、端子５１．　４８．　４９．　・・・
６０より入力される各種回転検出信号か入力されたこと
を示す第１フラグ５６、第２７ラグ５７、第３７ラグ５
８、・・・第４７ラグ５９と、前記各種回転検出信号が
入力されたときにフリーランカウンタ５４のカウント値
を取り込む第１のレジスタ３０．第２のレジスタ３９、
第３のレジスタ４３、・・・第４のレジスタ５５とによ
って構成されている。ここで第１のレジスタ３０、第２
のレジスタ３９、第３のレジスタ４３はそれぞれ第２図
の実施例におけるレジスタ類と同一のものであり、また
端子６０より入力されるのは、たとえば前記シリンダモ
ータ１の回転速度検出信号とか回転位相信号あるいは前
記再生コントロール信号であって、ＶＴＲ全体のサーボ
機能をマイクロコンピュータ６１で実現する場合に必要
となるものであるが本実施例では説明を省略する。

第５図は第４図の主要部のタイミングチャートであり、
第５図を使って第４図の動作を説明する。

第５図のＡは端子５０から入力され、フリーランカウン
タ５４に計数されるクロックパルスであり、第５図のＵ
はそのフリーランカウンタ５４の計数動作をアナログ的
に表示したものである。第５図のＢ。

Ｋ、　　Ｐはそれぞれ端子５１．４８．４９から入力さ
れるキャプスタンモータ２、供給側リール５、巻取側リ
ール６の回転検出信号である。第５図のＶ、　Ｘ。

Ｙは第１７ラグ５６、第２７ラグ５７、第３７ラグ５８
の出力信号であって前記各回転検出信号Ｂ、　Ｋ。

Ｐの立ち上がりエツジによってセットされ、マイクロコ
ンピュータ６１に内蔵されたソフトウェアプログラム（
後述する）によってリセットされる。

第５図のＷ、　Ｏ，Ｔは各回転検出信号Ｂ、　Ｋ、　　
Ｐの立ち上がりエツジが入力されたときのフリーランカ
ウンタ５４の計数値を取り込んだ第１のレジスタ３０、
第２のレジスタ３９、第３のレジスタ４３から出力され
る周期データであり、回転検出信号周期を測定するには
マイクロコンピュータ６１に内蔵されたソフトウェアプ
ログラム（後述する）によって、前回のエツジ到来時の
周期データとの差を計算することにより求めることがで
きる。

第６図（ａ）（ｂ）はマイクロコンピュータ６１に内蔵
されたソフトウェアプログラムによって本発明を実現さ
せた場合のフローチャートである。

第６図（ａ）　（ｂ）のフローチャートの３つの起動は
それぞれ第４図の第１７ラグ５６、第２７ラグ５７、第
３７ラグ５８のセットによる割り込み処理か、あるいは
メイン処理におけるフラグセンスによるサブルーチン処
理起動である。

第６図（ａ）のブランチ６２はキャプスタンモータ２の
回転検出信号Ｂが到来したか否かを第４図の第１７ラグ
５６の出力状態で判別しており、もし到来していれば処
理ブロック６３に移行し速度誤差計算を行う。ここで速
度誤差計算は、回転検出信号Ｂの到来時刻である第１の
レジスタ値と、前回の到来時刻と基準周期に基づいてあ
らかじめ計算しておいた期待値との差を求めており、前
記期待値については後で詳しく説明する。次にブランチ
６４において求めた速度誤差が測定範囲内か否かを判断
しており、処理ブロック６５あるいは６６において、測
定範囲内であればそのまま、測定範囲外であれば最大あ
るいは最小出力を出力する。そして処理ブロック６７に
おいて次の回転検出信号Ｂの到来期待値を計算している
。つまり現在の回転検出信号Ｂの到来時刻である第１の
レジスタ値に基準周期に相当する計数値と速度変調させ
る値を加算することにより求める。ブランチ６２におい
て否であれば、ブランチ６８に移行し、マイクロコンピ
ュータ６１に内蔵されたタイマ（図示せず）により所定
時間以上回転検出信号Ｂが到来していないかをチエツク
し、もし到来していなければ、処理ブロック６９におい
て加速指令を出力しキャプスタンモータ２の起動時の問
題を解決している。つぎにブランチ７０においてＦＦ／
ＲＥＷモードであるか否かを判断し、もし否であれば処
理ブロック７１で前記変調値をゼロにクリアする。

第６図（ｂ）のブランチ７２は供給側リール５の回転検
出信号Ｋが到来したか否かを第４図の第２７ラグ５７の
出力状態で判別しており、もし到来していれば処理ブロ
ック７３に移行し回転検出信号にの周期計算を行う。つ
まり、回転検出信号にの到来時刻である第２のレジスタ
値と前回の到来時刻との差を求めている。また、ブラン
チ７４は巻取側リール６の回転検出信号Ｐが到来したか
否かを第４図の第３７ラグ５８の出力状態で判別してお
り、もし到来していれば処理ブロック７５に移行し回転
検出信号Ｐの周期計算を行なう。つまり、回転検出信号
Ｐの到来時刻である第３のレジスタ値と前回の到来時刻
との差を求めている。そして、処理ブロック７６で供給
側リール５と巻取側リール６の回転検出信号にとＰの周
期和を求め、ブランチ７７で基準周期和との大小比較を
行う。つまり、測定した周期和が基準周期和よりａ以上
大きいときは処理ブロック７８に移行して現在の変調値
からＡだけ減算し新たな変調値としている。また、測定
した周期和が基準周期和よりａ以上小さいときは処理ブ
ロック７９に移行して現在の変調値からＡだけ加算し新
たな変調値としている。また、測定した周期和が基準周
期和のａ以内のときは現在の変調値を保持している。

以上のフローにより上述した第２図の実施例のキャプス
タン制御装置と同様の動作を実現している。

ところで、本実施例では両リールの１回転あたりの回転
検出信号のパルス数を同じにしているが、もし異なる場
合にはパルス数比に応じて第２図の加算器３８および第
６図（ｂ）のフローチャートにおける処理ブロック７６
の周期和計算においてその補正が必要である。たとえば
、供給側リール５と巻取側リール６の前記パルス数比が
（ｍ、：ｎ）であれば前記周期和計算は ｍ　’　Ｔ　Ｓ　＋　ｎ　’　Ｔ　Ｉ　＝　Ｋ　　　　
　　（３）とする。

第７図はＦＦ／ＲＥＶモードにおけるテープ巻径とテー
プ速度の関係を示したものである。第７図のｂは従来の
キャプスタン制御装置によるものであって、テープ巻径
にともなってテープ速度は増大の一途をたどるが、第７
図のａの本発明のキャプスタン制御装置によるものでは
、テープ巻径に関係なくテープ速度は一定となり、巻き
取り時間も短縮できる等の効果が得られる。

第８図はマイクロコンピュータ６１に内蔵されたソフト
ウェアプログラムによって実現させたさらに他の実施例
の要部を示すフローチャートであり、その起動は第４図
の第２７ラグ５７、第３７ラグ５８のセットによる割り
込み処理か、あるいはメイン処理におけるフラグセンス
によるサブルーチン処理起動を示す。

第８図において、ブランチ８１は供給側リール５の回転
検出信号Ｋが到来したか否かを第４図の第２７ラグ５７
の出力状態で判別しており、もし到来していれば処理ブ
ロック８２に移行し回転検出信号にの周期計算を行う。

つまり、回転検出信号にの到来時刻である第２のレジス
タ値と前回の到来時刻との差を求めている。また、ブラ
ンチ８３は巻取側リール６の回転検出信号Ｐが到来した
か否かを第４図の第３フラグ５８の出力状態で判別して
おり、もし到来していれば処理ブロック８４に移行し回
転検出信号Ｐの周期計算を行なう。つまり、回転検出信
号の到来時刻である第３のレジスタ値と前回の到来時刻
との差を求めている。そして、処理ブロック８５で供給
側リール５と巻取側リール６の回転検出信号にとＰの周
期二乗和を求め、ブランチ８６で基準値との大小比較を
行う。つまり、測定した周期二乗和が基準値よりａ以上
大きいときは処理ブロック８７に移行して現在の変調値
からＡだけ減算し新たな変調値としている。また、測定
した周期二乗和が基準値よりａ以上小さいときは処理ブ
ロック８８に移行して現在の変調値からＡだけ加算し新
たな変調値としている。また、測定した周期二乗和が基
準値のａ以内のときは現在の変調値を保持している。

以上のソフトウェア処理により前記キャプスタンモータ
２は両リールの回転検出信号周期の二乗和が一定となる
ように速度制御される。つまり、供給側リールの回転検
出信号周期をＴ５　［１／Ｓ］、巻取側リールの回転検
出信号周期をＴ、［］／＋３　とすると、周期二乗和一
定であるから Ｔｓ２＋Ｔ、’　＝Ｋ　　　　　　　（４）という式が
成立する。ここで、Ｋは定数である。

また、ここでテープ速度をＶ　［ｍ／ｓ］　、供給側テ
ープ巻径をＲｓ　［ｍ）　、巻取側テープ巻径をＲ１［
ｍ］、供給側リールおよび巻取側リール１回転あたりの
回転検出信号のパルス数をＮとすると、Ｒ５−ｖ−Ｎ−
ＴＳ／（２π）　　　（５）Ｒ，、＝Ｖ−Ｎ−Ｔ、／　
（２π）　　　　（６）の２式が成立し、それぞれを（
４）式に代入すると、（４π／■２Ｎ２）　　（πＲ５
’＋πＲ１２）＝Ｋ　　　（７） となる。ところで（７）式の左辺の２番目の括弧内は両
リールを含めた全テープ面積（Ｓ［ｍ２１　　とする）
を示しており、これはテープ巻径に関係なく一定である
。従ってテープ速度Ｖは ■＝（４π・Ｓ／Ｎ２・Ｋ）　”’　　（８）で求めら
れる一定速度となる。

ところで、本実施例では両リールの１回転あたりの回転
検出信号のパルス数を同じにしているが、もし異なる場
合にはパルス数比に応じて第８図のフローチャートにお
ける処理ブロック８５の周期二乗和計算においてその補
正が必要である。たとえば、供給側リール５と巻取側リ
ール６の前記パルス数比が（ｍ：ｎ）であれば前記周期
二乗和計算は ｍ−７５”　　＋　ｎ−Ｔ＋　　’　　＝Ｋ　　　　　
（９）となる。

発明の効果 以上の説明からも明らかなように、本発明のキャプスタ
ン制御装置によれば、供給側リールと巻取側リールの回
転検出信号の周期和または周期二乗和が一定となるよう
にキャプスタンモータの回転速度を制御するので、ピン
チローラを脱着してリールを駆動させるＦＦ／ＲＥＷモ
ードにおいてテープ走行速度をほぼ一定にでき、また速
度比較の基準周期を段階的に変調させることによりキャ
プスタンモータにハンチング現象を発生させずにスムー
スな過渡応答を実現させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のキャプスタン制御装置を使
用したＶＴＲサーボ機構の構成を示すブロック図、第２
図は第１図のキャプスタン制御装置におけるキャプスタ
ン速度比較回路の内部構成を示すブロック図、第３図は
第２図のキャプスタン速度比較回路の回路動作を説明す
るタイミングチャート、第４図は本発明の他の実施例の
キャプスタン制御装置をマイクロコンピュータを使って
実現した場合の構成を示すブロック図、第５図は第４図
のキャプスタン制御装置の回路動作を説明するタイミン
グチャート、第６図（ａ）　（ｂ）は第４図のキャプス
タン制御装置におけるマイクロコンピュータに搭載した
ソフトウェアのフローチャート、第７図は本発明および
従来例のキャプスタン制御装置のＦＦ／ＲＥＷモードに
おけるテープ巻径とテープ速度の関係を示した特性図、
第８図は本発明のさらに他の実施例のキャプスタン制御
装置をマイクロコンピュータを使って実現した場合のソ
フトウェアの要部を示すフローチャート、第９図は従来
のＶＴＲサーボ機構の構成を示すブロック図、第１０図
は第９図の従来のＶＴＲサーボ機構の動作を説明するタ
イミングチャート、第１１図は第１０図の従来のＶＴＲ
サーボ機構におけるキャプスタン速度比較回路の内部構
成を示すブロック図、第１２図は第１１図の従来のキャ
プスタン速度比較回路の回路動作を説明するタイミング
チャートである。 １・・・シリンダモータ、２・・・キャプスタンモータ
、３・・・キャプスタン、４・・・ピンチローラ、５・
・・供給側リール、６・・・巻取側リール、７・・・磁
気テープ、１４、１５．１７．１８・・・第１〜第４の
周波数発電機、２４・・・基準信号発生回路、２５・・
・キャプスタン速度比較器、２６・・・キャプスタン位
相比較回路、２８・・・キャプスタン駆動回路。 代理人　　　森　　本　　義　　弘 第３ ■■園■■ 第４図 第す図（（１） 第５図 １ｍｇｇｍｍ−ニーー二二−二二ＸＥ二二ＸＨ丁 第７図 冬始め 萎す 歴」久り

Claims (1)

1. 【特許請求の範囲】 １、キャプスタンの回転速度に応じて周期が変化する第
   １の回転検出信号の周期をクロックパルスで量子化し、
   基準周期に対する誤差をデジタル量で検出するキャプス
   タン制御装置であって、供給側リールと巻取側リールの
   回転速度に応じて周期が変化する第２、第３の回転検出
   信号の周期和の基準周期和に対する誤差に応じて前記基
   準周期を変調する手段を設けたキャプスタン制御装置。 ２、キャプスタンの回転速度に応じて周期が変化する第
   １の回転検出信号の周期をクロックパルスで量子化し、
   基準周期に対する誤差をデジタル量で検出するキャプス
   タン制御装置であって、供給側リールと巻取側リールの
   回転速度に応じて周期が変化する第２、第３の回転検出
   信号の周期二乗和の基準値に対する誤差に応じて前記基
   準周期を変調する手段を備えたキャプスタン制御装置。