KR100248926B1

KR100248926B1 - 서보 제어 장치

Info

Publication number: KR100248926B1
Application number: KR1019920001280A
Authority: KR
Inventors: 야쓰오 나가이; 미쯔구 요시히로
Original assignee: 오오가 노리오; 소니 가부시끼 가이샤
Priority date: 1991-01-30
Filing date: 1992-01-29
Publication date: 2000-03-15
Also published as: CA2060061C; JPH04245052A; US5161209A; EP0497559A2; EP0497559A3; JP2940171B2; DE69201806D1; DE69201806T2; EP0497559B1; KR920015305A; CA2060061A1

Abstract

드럼 서보 회로(310)는 한(301)쌍의 마이크로 프로세서에 의해 제어되고, 릴서보 회로(220) 및 캡스턴 서보 회로(240)는 다른 마이크로 프로세서(201)에 의해 제어된다. 따라서, 마이크로 프로세서의 부담은 경감될 수 있고, 설정된 시간에서 차단 프로세싱은 서보 이행을 개선시키는 것이 가능하게 된다. 더욱이, 테이프 작동은 순조롭게 그리고 빨리 제어될 수 있다.

Description

서보 제어 장치

본 발명은 마이크로 프로세서를 사용한 VTR 용 서보 제어 장치에 관한 것이다.

VTR의 동작 모드에 따른 드럼 서보, 캡스턴(capstan) 서보 및 릴 서보를 제어하는 마이크로 프로세서를 사용한 제어 시스템을 예로 하여 일본 특허 공개 공보 번호 소 58-186274호에서 관례적으로 공지되어 있다.

제6도에서 도시된 바와 같이, 상기 제어 시스템은 단일 마이크로 프로세서(30)를 포함한다. 마이크로 프로세서(30)는 데이터 버스(31)를 통해 릴 서보(32), 캡스턴 서보(34), 스캐닝 드럼 서보(36) 및 기계 전달 인터페이스에 연결됨으로써, 다수의 VTR동작 모드는 사용자 또는 원격 제어에 의한 동작에 따라 제어된다.

상기 예에서, 마이크로 프로세서(30)에 대한 차단 응답(IRQ)은 드럼 서보(36)로부터의 출력이다.

기분 발생기(40)는 라인(42)을 통해 그곳에 공급되기 위한 기준 오피스(office) 합성 동기 신호를 기초로 하는 시스템 클럭을 발생시키고 마이크로 프로세서(30) 및 서보 회로의 클럭 타이밍을 동기시킨다.

마이크로 프로세서(30)는 자동 스캐닝 트랙킹 서보(44) 및 테이프 동기 프로세서(46)에 연결된다. 테이프 합성 동기 신호는 라인(48)을 통해 프로세서(46)에 연결되고, 프로세서(46)로부터의 출력이 타임 베이스 정정 인터페이스(50)에 공급된다.

그러나, 단일 마이크로 프로세서가 상기 언급된 바와 같이 사용된 경우, 다음의 문제가 각각의 서보 회로에서 발생한다.

드럼 서보 회로에서, 위상 서보 및 속도 서보가 공존하게 사용된다. 피드백은 위상 서보에서 드럼 모터의 회전 속도의 비율로 그리고 속도 서보에서 회전 속도를 몇 배의 비율로 수행한다.

따라서, 차단은 회전 속도를 몇 배의 비율로 마이크로 프로세서에 수행되고, 속도 검출은 상기 비율에서 결과로 된다.

그러므로 드럼 모터의 회전 속도가 높아짐에 따라, 차단 주파수가 커지고, 따라서 마이크로 프로세서에 부담이 증가한다.

보통 아날로그 VTR에서, 드럼의 회전 속도는 30rps로 낮다, 따라서, 차단이 드럼의 회전당 6배를 수행할 때 조차도, 차단 주기는 5.5mS와 같이 상대적으로 길게 된다.

그러나, 성분 형태 비디오 신호(Y, R-Y, B-Y)를 디지털- 기록하기에 설계된 D-1 형태(소위 4 : 2 : 2 형태) VTR에서 , 드럼의 회전 속도가 150rps와 같이 상대적으로 높은 값에 세트된다. 따라서, 차단이 드럼의 회전당 6회로 수행할 경우, 예를 들어, 차단 주기가 1.1mS와 같이 짧아야 하고, 마이크로 프로세서에 부담을 증가한다.

캡스턴 서보 회로에서, 캡스턴 모터의 회전 속도가 기껏해야 20rps로 낮다. 따라서, 차단이 캡스턴 모더의 회전당 6회를 수행할 때 조차도, 차단 주기는 8mS 및 그 이상으로 상대적으로 길게 되고, 따라서 중대한 문제가 야기되지 않는다.

릴 서보 회로에서, 장력 서보의 응답 특성이 100Hz 또는 근처에 이르도록 하는 것이 필요하다. 더욱이, 500회/S 또는 이상의 비율에서 피드백을 수행하는 것이 필요하고, 예를 들어, 100Hz에 달하는 위상 지연을 감소시키기 위해서이다. 환언하면, 예를 들어, 2mS의 짧은 주기를 갖는 차단 프로세싱이 요구되고, 그것은 마이크로 프로세서의 부담을 증가시킨다.

더욱이, 세 종류의 서보가 상기 언급된 바와 같이 단일 마이크로 프로세서 되는 경우, 차단 주파수는 증가된다. 결과적으로, 마이크로 프로세서의 부담은 더욱이 증가되고, 차단 프로세싱은 프로세서 대기 상태의 발생을 야기시켜 더욱 겹쳐지고, 결과적으로 차단 프로세싱은 서보 이행을 감소하기 위해 설정된 시간에서 수행될 수 없다.

상기 언급된 바와 같이, 서보 이행의 감소를 피하기 위해, 각각 독립된 마이크로 프로세서에 의해 세 종류의 서보를 프로세서하는 것이 고려되어 진다.

그러나, 상기의 경우에, 릴 서보 및 캡스턴 서보는 테이프 작동 제어에서 서로 상호 밀접하게 관련된다. 결과적으로, 테이프 작동 제어에서 문제가 발생하고, 릴 작동 모드 및 캡스턴 작동 모드간의 그런 그 선택은 캡스턴 작동이 느리게 되는 동안 순조롭지 못하게 느리고, 또는 가속 및 감속하게 된다.

제1도는 본 발명에 따른 VTR용 서보 제어 장치의 양호한 실시예의 일반적인 구조를 도시한 블록도.

제2도는 본 발명의 양호한 실시예의 필수 부분을 도시한 블록도.

제3도는 본 발명의 양호한 실시예의 다른 필수 부분을 도시한 블록도.

제4도는 본 발명의 양호한 실시예의 다른 필수 부분을 도시한 블록도.

제5도는 본 발명의 양호한 실시예의 다른 필수 부분을 도시한 블록도.

제6도는 종래 기술에서 VTR용 서보 제어 장치의 구조를 도시한 블록도.

* 도면의 주요부분에 대한 부호의 설명

12 : 제어 패널 206 : 비활성 메모리

228 : 회전 방향 검출기 317 : 입력 포트

319 : 래치

따라서, 본 발명의 목적은, 마이크로 프로세서의 부담을 경감할 수 있는 VTR용 서보 제어 장치를 제공하고, 서보 이행을 개선시키기 위해 설정된 시간에서 차단 프로세싱을 가능하게 하고, 테이프 작동을 순조롭게 그리고 빠르게 제어한다.

본 발명에 따라서, 자기 헤드 위에 설치된 드럼의 회전을 제어하는 드럼 서보 수단, 테이크 -업(take-up) 릴 및 공급 릴의 회전을 제어하는 릴 서보 수단, 캡 스턴의 회전을 제어하는 캡스턴 서보 수단, 다수의 동작 모드에 따른 각각의 상기 서보 수단을 제어하는 프로세싱 수단을 갖는 VTR용 서보 제어 장치가 제공되고, 개선점은 상기 프로세싱 수단이 다른 프로세싱 수단에 의해 제어되는 상기 캡스턴 서보 수단(240) 및 상기 릴 서보 수단(220), 상기 프로세싱 수단중 하나에 의해 제어되는 상기 드럼 서보 수단(310), 한 쌍으 프로세싱 수단(201) 및 (301)을 포함하는 것을 특징으로 한다.

상기 구조로써, 마이크로 프로세서의 부담은 경감될 수 있고, 설정된 시간에서 차단 프로세싱은 서보 이행을 개선시키기 위해 실현될 수 있다. 더욱이, 테이프 작동은 순조롭게 그리고 빨리 제어될 수 있다.

본 발명의 다른 목적 및 특징은 첨 부도면을 참고로 할 때 다음의 상설 및 첨부된 항으로부터 더욱 완전히 이해될 것이다.

본 발명에 따른 VTR용 서보 제어 장치는 제1도 내지 제5도를 참고할 때, D-1 형 VTR에 공급되는 양호한 실시예가 현재 설명될 것이다.

제1도는 본 발명에 따른 양호한 실시예의 일반적인 구조를 도시하고, 제2도 내지 제5도는 양호한 실시예에서 필수 부분의 구조를 도시한다.

제1도를 참고할 때, 도면 번호(10)는 시스템 마이크로 프로세서(CPU)(11), 제어 패널(12) 및 원격 제어 I/O 포트(13)를 포함하는 제어 시스템을 가리킨다.

도면 번호(200)는 마이크로 프로세서(CPU)(201), 기준 신호 발생 회로(210), 릴 서보 회로(220) 및 캡스턴 서보 회로(240)를 포함하는 테이프 작동 제어를 가리킨다. 상기 회로(210 내지 240) 및 마이크로 프로세서(201)는 데이터 버스(202)에 의해 같이 연결된다. 더욱이, 램(203), 롬(204) 및 인터페이스 램(205)은 데이터 버스(202)에 연결된다. 테이프 작동 제어 시스템(200)은 인터페이스 램(205)을 통해 시스템 제어 시스템(10)에 연결된다.

이하에서 상세하게 설명되듯이, 공급 릴 모터(211) 및 테이프-업 릴 모터(222)는 릴 서보 회로(220)에 의한 회전에서 제어되고, 캡스턴 모터(241)는 캡스턴 서보 회로(240)에 의한 회전에서 제어된다.

도면 번호(300)는 데이터 버스(302)에 의해 같이 연결되는 드럼 서보 회로(310) 및 마이크로 프로세서(CPU)(301)를 포함하는 드럼 제어 시스템을 가리킨다. 더욱이, 램(303), 롬(304) 및 인터페이스 램(305)은 데이터 버스(302)에 연결된다. 드럼 제어 시스템(300)은 인터페이스 램(305)을 통해 테이프 작동 제어 시스템(200)에 연결된다.

자기 헤드상에 설치한 드럼(도시안된)을 구동하는 모터(311)는 드럼 서보 회로(310)에 의한 회전에서 제어된다.

제2도는 기준 신호 발생 회로(210)의 구조를 도시하고, 수정 발진기(211)로부터 출력은 기준 신호를 발생하는 주파수 분할기(212)에 공급된다. 주파수 분할기(212)는 각기, Fm, 2Fm 및 4Fm의 주기를 갖는 기준 신호(Sfm, Sf2 및 Sf4)를 형성하고, 여기서 Fm은 프레임 주기를 표시하고, 서보 기준 신호(C시 펄스)(Ssr)는 150Hz의 반복 주파수를 갖고, 차단 신호(Sia 및 Sib)는 각기, V/5 및 V/12의 주기를 갖는다. 상기 차단 신호 (Sia 및 Sib)는 프레임 신호(Sfm)을 갖는 타이밍에서 동기적이다.

주파수 분할기(212)로부터의 기준 프레임 신호(Sfm) 출력은 위상 비교기(213)에서 외부 기준 신호(오피스(office) 합성 동기 신호)로부터 분리된 프레임 신호(Sfr)를 갖는 위상에서 비교되고, 위상 비교기(213)로부터의 위상차 데이터는 주파수 분할기(212)로 피드백됨으로써, 외부 기준 신호(Sfr)를 갖는 위상에서 기준 신호 발생 회로(210)로부터의 출력을 동기시킨다.

525/60 형태에서, 신호(Sfm 및 Sf2)는 각각의 프레임 신호 및 컬러 프레임 신호로써 사용되고, 반면에 625/50 형태에서, 신호(Sfm, Sf2 및 Sf4)는 각각의 프레임 신호, 컬러 필드 신호 및 컬러 프레임 신호로써 사용된다.

더욱이, 수정 발진기(211)로부터의 출력은 설정된 주파수를 갖는 다수의 클럭 신호를 형성하기 위해 클럭 주파수 분할기(214)에 공급된다.

모든 VTR에 특징으로 하는 다수의 서보 조절 데이터는 생산 또는 보수시 비활성 메모리(206)에 예비적으로 저장된다.

상기 데이터는 VTR의 시작시에 다른 램에 복사되고, 서보 회로에 대한 파라미터로써 사용된다.

VTR 동작동안, 시스템에 대한 초기 데이터 및 서보 회로는 배터리 백업(backup)메모리(207)로 주기적으로 저장된다.

상기 데이터는 비정상에 대한 분석 데이터로 사용된다.

더욱이, 모터의 온도 증가 또는 FG 또는 PG의 실패와 같은 비정상을 검출하는 경우, 정지 명령은 출력포트(208)를 통해 모든 모터에 대해 구동 회로에 출력된다.

제3도는 릴 서보 회로(220)의 구조를 도시하고, FGs (223 및 224)는 각각의 공급 릴 모터(221) 및 테이프-업 릴 모터(222)에 연결된다. FGs(223 및 224)로부터 릴 FG 펄스는 각각의 계수기(225 및 226)에 공급되고, 그들은 각각의 회전방향 검출 회로(227 및 228)에 역시 공급된다. 계수기(225 및 226)는 데이터 버스(202)에 직접 연결되고, 검출 회로(227 및 228)는 입력포트(229)를 통해 데이터 버스(202)에 연결된다. 장력 센서(231)는 A-D 변환기(232)를 통해 데이터 버스(202)에 연결된다.

상기 언급된 차단 신호(Sia 및 Sib)는 마이크로 프로세서(201)에 공급된다. 따라서, 계수기(225 및 226)로부터의 데이터는 V/6주기를 갖는 마이크로 프로세서(201)에 의해 패치되고 장력 센서(231)로부터의 데이터는 V/12 주기를 갖는 마이크로 프로세서(201)에 의해 페치된다.

구동 증폭기(233 및 234)는 각각의 릴 모터(211 및 222)에 연결된다. 마이크로 프로세서(201)로부터의 구동 신호 D-A 변환기(235 및 236)를 통해 각각의 증폭기(233 및 234)에 공급되고, 마이크로 프로세서(201)로부터의 회전 방향 신호는 출력포트(237)를 통해 증폭기(233 및 234)에 공급된다.

제4도는 캡스턴 서보 회로(240)의 구조를 도시하고, FG(242)는 캡스턴 모터(241)에 연결된다. FG(242)로부터의 캡스턴 FG 펄스는 계수기(243)에 공급되고, 그것은 차단 신호로써 마이크로 프로세서(201)에 역시 공급된다. 클럭(CK)은 계수기(243)에 공급되고, 모든 FG 주기동안 클럭 계수치는 계수기(243)로부터 출력된다.

제2도에 도시된 주파수 분할기(212)로부터의 기준 CTL 펄스(Ssr)는 지연 회로(245)를 통해 위상 비교기(244)에 공급되고, CTL 헤드(246)로부터 재생된 CTL 펄스는 선택기 스위치(247) 및 CTL 분리 회로(248)를 통해 위상 비교기(244)에 공급된다. CTL 펄스 둘다는 서로 위상에서 비교되고, 위상 비교기(244)로부터의 위상차 데이터는 마이크로 프로세서(201)에 의해 패치된다.

기록 모드에서 프레임 신호, 컬러 프레임 신호, 등처럼 기준 신호(Sfm - Sf4)는 지연 회로(245)로부터 CTL 헤드(246)까지의 기준 CTL 펄스(Ssr)와 함께 공급된다.

구동 증폭기(251)는 캡스턴 모터(241)에 연결된다.

마이크로 프로세서(201)로부터의 구동 신호 D-A 변환기(252)를 통해 증폭기(251)에 공급되고, 마이크로 프로세서(201)로부터의 회전 방향 신호는 출력포트(253)를 통해 증폭기(251)에 공급된다.

제5도는 드럼 서보 회로(310)의 구조를 도시하고, FG(312) 및 PF(313)는 드럼 모터(311)에 연결된다. 드럼 FG 펄스는 각기, FG(312) 및 PG(313)로부터 지연 회로(314)까지에 공급된다. 지연 회로(314)로부터의 PG 펄스는 제1래치(315)에 공급되고, 그것은 리세트 신호로써 1/8주파수 분할기(316)에 공급된다. FG(312)로부터의 FG 펄스는 주파수 분할기(316)에 역시 공급된다. 주파수 분할기(316)로부터의 출력은 래치(315)에 공급된다. 래치(315)는 입력포트(317)를 통해 데이터 버스(302)에 연결된다.

클럭(CK)은 계수기(318)에 공급되고, CTL 펄스는 리세트 신호로써 계수기(318)에 역시 공급된다. 계수기(318)로부터의 출력은 제2래치(319)에 공급된다. 주파수 분할기(316)로부터의 출력은 래치(319) 및 마이크로 프로세서(301) 둘다에 공통적으로 공급된다. 래치(319)는 데이터 버스(302)에 연결된다.

구동 증폭기(321)는 드럼 모터(311)에 연결되고, 마이크로 프로세서(301)로부터의 구동 신호는 D-A 변환기(322)를 통해 증폭기(321)에 공급된다.

현재, 본 발명의 양호한 실시예에서 각각의 서보 제어는 설명될 것이다.

제3도에 도시된 릴 서보 회로(220)에서, 700 웨이브로부터의 릴 FG 펄스는 각각이 릴 모터(211 및 222)의 회전당 각각의 FSs(223 및 224)로부터 출력된다.

FGs(223 및 224)로부터의 FG 펄스는 각각의 계수기(225 및 226)에 의한 계수기이고, 계수기(225 및 226)로부터의 계수치는 V/6 주기를 갖는 마이크로 프로세서(201)에 의해 페치된다. 마이크로 프로세서(201)에서, 단위 시간당 각각의 릴 모터의 회전량, 즉, 회전 속도(W)는 이전의 계수치 및 현재의 계수치간에 차를 기본으로 해서 검출된다. 회전 속도는 예를 들어, 70rps가 된다.

더욱이, 마이크로 프로세서(201)에서, 테이프의 총량은 단위 시간당 캡스턴 FG 펄스의 계수치 및 둘의 릴 FG 펄스의 계수치를 기본으로 우선 얻어진다. 결국, 공급 릴 및 테이크-업 주위의 테이프 권선의 직경(Rs 및 Rt)은 단위 시간당 둘의 릴 모터의 회전량을 기본으로 해서 역시 검출된다. 이후 테이프 작동 속도(Vmt)는 테이프-업 릴 주위의 테이프 권선의 직경 및 테이프-업 릴의 회전 속도로부터 얻어지고, 테이프 작동 속도(Vmt) 및 명령 세트 속도(Vcm)간의 차, 즉, 속도 에러(Vε)는 검출된다.

더욱이, 마이크로 프로세서(201)에서, 공급 릴 모터(201) 및 테이프-업 릴 모터(222)에 필요한 토크(Torques)(Tq)는 다음 방법에서 얻어지고, 필요로 하는구동 신호는 D-A 변환기(235 및 236)를 통해 각각의 증폭기(233 및 234)에 공급된다.

공급 릴 모터(221)에 필요한 토크(Tqs)는 속도 에러로부터 변환된 장력(Ts)와 테이프 권선의 직경(Rs)와 적 및 직경(Rs)에 따른 관성 모멘트(Is)와 세트 가속(Acm)의 적의 합이다. 즉, 토크(Tqs)는 다음과 같이 표현된다 :

Tqs = Ts ㆍRs + Is ㆍ Acm

다른 한편으로, 테이크-업 릴 모터(222)에 필요한 토크(Tqt)는 명령에 따라 장력(Tt) 세트와 테이프 권선의 직경(Rt)의 적 및 직경(Rt)에 따른 관성 모멘트(It)와 세트 가속(Acm)의 적의 합이다. 즉, 토크(Tqt)는 다음과 같이 표현된다 :

Tqt = Tt ㆍ]Rt + It ㆍ Acm

상기 언급된 바와 같이, 장력 센서(231)로부터의 데이터는 V/12 주기를 갖는 마이크로 프로세서(201)에 의해 페치되고 그것은 테이프 경로 상수의 장력을 만들기 위해 릴 모터(221 및 222) 둘다를 구동시키는 구동 신호에 피드백된다.

제4도에 도시된 캡스턴 서보 회로(240)에서, 90 웨이브를 예로 하는 캡스턴 FG 펄스는 캡스턴 모터(241)의 회전당 FG(242)로부터 출력된다. FG 펄스 주기동안 클럭(CK)은 계수기(243)에 의해 계수되고, 모든 FG 펄스 주기에서 계수치는 마이크로 프로세서(201)에 의해 페치된다. 마이크로 프로세서(201)에서, 캡스턴 모터(241)의 회전 속도(W)는 계수기(243)로부터의 계수치를 기본으로 해서 검출되고, 회전 속도(W) 및 명령 회전 속도(Wcm)간의 차, 즉, 회전 속도 에러(Wε)는 검출된다.

위상 비교기에서 지연 회로(245)로부터의 기준 CTL 펄스(Ssr)의 위상은 헤드(246)로부터 재생된 CTL 펄스의 위상과 비교되고, 비교기(244)로부터의 위상 에러 데이터는 V/6 주기의 3회 모두(즉, V/2 주기를 갖는)에서 한번의 비율에서 마이크로 프로세서(201)에 의해 페치된다. 마이크로 프로세서(201)에서, 위상 에러는 회전 속도 에러(Wδ)로 변환된다.

더욱이, 마이크로 프로세서(201)에서, 캡스턴 모더(241)에 필요한 토크는 회전 속도 에러(Wε 및 Wδ)의 합을 기본으로 해서 얻어지고, 필요로 하는 구동 신호는 D-A 변환기(252)를 통해 증폭기(251)에 공급된다.

더욱이, 순 또는 역 회전 방향 신호는 시스템 제어 시스템(10)에 따라 형성되고, 출력포트(253)를 통해 증폭기(251)에 공급된다.

제5도에 도시된 드럼 서보 회로(310)에서, 48웨이브를 예로 하는 드럼 FG 펄스는 FG(312)로부터 출력되고, 하나의 웨이브의 PG 펄스는 모터(311)의 회전당 PG(313)로부터 출력된다.

주파수 분할기(316)에서 ⅛로 주파수를 분할한 FG 펄스는 마이크로 프로세서(301)를 차단하고, 래치(315)에서 지연 회로(314)로부터의 PG 펄스를 래치하고, 래치(319)에서 계수기(318)로부터의 출력을 래치한다.

드럼의 회전 속도가 상기 언급된 바와 같이 D-1형태 VTR에서 150rps로 세트되기 때문에, 주파수-분할된 FG 펄스의 차단 주기는 1.1mS가 되고, PG 펄스의 반복 주파수는 150Hz가 된다.

상기 언급된 캡스턴 서보 회로(240)와 거의 유사하게, 드럼 서보 회로(310)에서 기준 CTL 펄스(Ssr)의 주기동안 클럭(CK)은 계수기(318)에 의해 계수되고, 계수치는 주파수-분할된 FG 펄스 주기 모두에서 래치(319)를 통해 마이크로 프로세서(301)에 의해 페치된다.

더욱이, 래치(315)에서 지연된 PG 펄스의 위상 데이터는 주파수-분할된 FG 펄스 주기 모두에서 입력포트(317)를 통해 마이크로 프로세서(301)에 의해 페치되고, 그것은 위상 데이터가 그 극성을 기본으로 한 시작 위상인지 아닌지를 결정한다. 위상 데이터가 시작 위상이라고 결정되면, 상기 시간에서 래치(319)에서의 데이터는 시작 데이터로써 적용된다.

상기 시작 데이터는 주파수-분할된 FG 펄스 주기에서 연속적으로 페치되기 위해 래치(319)에서의 데이터로부터 감산된다.

더욱이, 마이크로 프로세서(301)에서, 드럼 서보에 대한 기준 데이터는 비휘발성 메모리(206)에 이미 저장된 조절 데이터 및 외부 기준 신호(오피스 합성 동기 신호)의 주파수 데이터로부터 형성된다.

상기 기준 데이터는 속도 기준뿐만 아니라 위상 기준이고, 그것은 주파수-분할된 FG 펄스 주기에서 상기 감산의 결과와 비교된다. 그렇게 얻게 된 에러에 대응하는 구동 신호는 D-A 변환기(322)를 통해 증폭기(321)에 공급된다. 따라서, 드럼 제어 시스템(300)에서, 속도 서보 및 위상 서보는 모터(311)의 회전당에 영향을 미친다.

더욱이, FF 모드에서, 드럼 모터(311)의 회전 속도는 테이프 작동 제어 시스템(200)의 마이크로 프로세서(201)로부터 피드되기 위해 테이프 속도 데이터에 비례해 감소된다.

부가적으로, 테이프 작동 제어 시스템(200) 및 드럼 제어 시스템(300)간의 통신 데이터 양이 적기 때문에, 인터페이스 램(305) 및 램(303)은 동일한 패키지로 만들어질 수 있다.

상기 언급된 바와 같이 본 발명에 따라서, 드럼 서보 회로는 한쌍의 마이크로 프로세서에 의해 제어되고, 릴 서보 회로 및 캡스턴 서보 회로는 다른 마이크로 프로세서에 의해 제어된다. 따라서, 마이크로 프로세서의 부담은 경감될 수 있고, 설정된 타이밍에서 차단 프로세싱은 서보 이행을 개선시키는 것이 가능하다. 더욱이, 테이프 작동은 순조롭게 그리고 빨리 제어될 수 있다.

발명이 특정한 실시예를 참고로 설명되는 반면, 설명은 도시적이고 발명의 범위를 제한하도록 분석되지 않는다는 것이다. 다수의 수정 및 변화는 첨부된 항에 의해 한정된 발명의 정신 및 범위를 벗어남이 없이 기술에 숙련된 사람에 의해 일어날 수 있다.

Claims

회전 자기 헤드, 자기 테이프가 감기는 공급 릴, 상기 자기 테이프를 테이크-업(take-up)하는 테이크-업 릴, 상기 회전 자기 헤드를 경유하여 상기 테이크-업 릴에 의해 테이크-업 되기 위해 그리고 상기 공급 릴로부터 공급된 상기 자기 테이프의 작동을 구동하는 캡스턴을 포함하는 비디오 신호 기록 및 재생 장치용 서보 제어 장치로서, 상기 비디오 신호는 상기 회전 자기 헤드에 의해 다수의 모드에 따른 상기 자기 테이프상에서 기록 및 재생되는, 상기 서보 제어 장치는, 상기 회전 자기 헤드의 회전 조건을 표시하는 제1 조건 신호를 발생하고 제1 제어 신호에 따른 상기 회전 자기 헤드의 회전을 바람직하게 구동시키는 제1 서보 수단(310)과, 상기 공급 릴의 회전 조건을 표시하는 제2 조건 신호 및 상기 테이크-업 릴의 회전 조건을 표시하는 제3 조건 신호를 발생시키고, 제2 제어 신호에 따른 상기 공급 릴의 회전을 바람직하게 구동시키며 제3 제어 신호에 따른 상기 테이크-업 릴의 회전을 바람직하게 구동시키는 제2 서보 수단(220)과, 상기 캡스턴의 회전 조건을 표시하는 제4 조건 신호를 발생시키고 제4 제어 신호에 따른 캡스턴의 회전을 바람직하게 구동시키는 제3 서보 수단(240)과, 주기적인 기준을 갖는 상기 제1 조건 신호를 수신하고 수신된 상기 제1 조건 신호에 따른 상기 회전 자기 헤드의 회전 조건을 바람직하게 제어하는 상기 제1 제어 신호를 발생시키는 제1 마이크로 프로세서(301)와, 주기적인 기준을 갖는 상기 제2, 제3 및 제4 조건 신호를 수신하고 수신된 상기 제2, 제3 및 제4 조건 신호에 따라, 상기 공급 릴의 회전 조건을 바람직하게 제어하는 상기 제2 제어 신호, 상기 테이크-업 릴의 회전 조건을 바람직하게 제어하는 상기 제3 제어 신호, 상기 캡스턴의 회전 조건을 바람직하게 제어하는 상기 제4 제어 신호를 발생시키는 제2 마이크로 프로세서(201)와, 명령 신호에 따른 상기 모드의 조건에서 상기 기록 및 재생 장치를 유지하기 위해, 상기 제1 및 제2 마이크로 프로세서를 제어하는 제어 수단(10)을 포함하는 서보 제어 장치.
제1항에 있어서, 상기 자기 테이프 작동의 장력을 감지하는 감지기 수단(231)을 포함하고, 거기에서 상기 제2마이크로 프로세서는 주기적인 기준을 갖는 상기 감지기 수단으로부터 출력의 제5조건 신호를 수신하고 상기 제2 및 제3 제어 신호에 포함되어 수신된 상기 제5조건 신호에 따른 상기 자기 테이프의 장력을 바람직하게 제어하는 제어 정보를 만드는 서보 제어 장치.
제2항에 있어서, 외부 합성 동기 신호에 따른 기준 신호를 발생시키는 기준 신호 발생 수단(210)을 포함하고, 상기 제1 및 제2마이크로 프로세서는 각각의 조건 신호를 얻기 위해 기준 신호에 다른 상기 주기적인 기준을 독립적으로 수행하는 서보 제어 장치.
제3항에 있어서, 생산 또는 보수시 모든 비디오 신호 기록 및 재생 장치에 특정한 조절 데이터를 저장하는 비휘발성 메모리 수단(206)을 포함하고, 상기 제1 및 제2마이크로 프로세서는 상기 모드에 따른 상기 비휘발성 메모리 수단으로부터 상기 조절 데이터를 판독하고 상기 제1 내지 제3서보 수단을 제어하기 위해 제어 파라미터에 포함된 상기 조절 데이터를 만드는 서보 제어 장치.
제1항에 있어서, 상기 제어 수단이 제3마이크로 프로세서를 포함하는 서보 제어 장치.