JPH089675A - サーボ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 マイクロプロセッサーに速度および位相サー
ボの主部分を担わせ極めて高精度の回転制御を達成す
る。 【構成】 駆動手段によって駆動される回転機構の回転
速度および位相を制御するサーボ制御装置において、
（イ）上記回転機構の回転速度を制御し、この回転機構
の回転周期を表わすディジタルカウント信号を発生する
第１のカウンタ手段を含んだ第１のサーボ手段と、
（ロ）上記回転機構の回転位相を制御し、この回転機構
の位相位置を表わすディジタルカウント信号を発生する
第２のカウンタ手段を含んだ第２のサーボ手段と、
（ハ）上記第１および第２のカウンタ手段のカウント値
を決定し、上記第１のカウンタ手段の決定されたカウン
ト値とある所定のカウント値とを比較して第１の誤差信
号を発生し、かつ上記第２のカウンタ手段の決定された
カウント値とある所定のカウント値とを比較して第２の
誤差信号を発生する処理手段と、（ニ）上記第１および
第２の誤差信号を加算し、この加算した信号を上記駆動
手段に与える手段とを具備した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般に、記録再生装置用
サーボシステム、特に、磁気テープ記録再生装置用マイ
クロプロセッサ制御システムに関するものである。

【０００２】

【従来の技術】映像記録再生装置、特に放送用品質の映
像情報を記録再生する装置は、機構的のみならず高度に
電子的な部品やシステムを必要とする非常に技術的に複
雑な装置であることは明らかである。放送用品質の記録
再生装置の場合、とりわけビデオテープ記録再生装置で
は、放送用品質基準で高い信頼性を保ちながら装置を動
作させるのに必要な制御の量に関して技術的なレベルは
非常に高い。そのようなビデオテープ記録装置はその動
作を制御するサーボシステムを多数有し、これは、記録
再生トランスジューサ（変換器）すなわちヘッドを備え
る走査ドラムの回転を制御するサーボシステム、供給お
よび巻取りリールを駆動するリール駆動モータを制御す
るサーボシステム、および記録再生中に駆動されるテー
プの速度を制御するキャプスタンサーボシステムを含
む。記録再生装置の比較的新しい技術には、走査ドラム
に再生ヘッドを保持する可動部材を制御するサーボシス
テムが含まれ、この可動部材が再生ヘッドの再生中にト
ラックに再生ヘッドが追従するように制御され、特殊モ
ーション効果を行う場合、すなわち記録時のテープ走行
速度とは異なった速度でテープを走行させる場合にも放
送用品質で再生を行うことができる。この可動部材はト
ラックの長手方向に対して垂直な方向にヘッドを動か
し、これによって記録されたトラックに正確に追従し、
通常の記録速度より速い速度でテープが走行しているか
否かに関係なくファーストモーション効果を生ずる品質
の高い信号を再生することができ、また通常の速度より
遅い速度で走行している場合はスローモーション効果や
ストップモーション（スチルフレーム）効果さえも生ず
ることができる。このような特殊モーション再生効果に
ついての考察は、１９７６年４月１６日に出願されたハ
サウェー（Ｈａｔｈａｗａｙ）他による米国特許出願第
６７７，８１５号に詳しく記載されている。従来技術の
システムではさまざまなモータを制御するサーボシステ
ムは一般に互いに独立していた。換言すれば、リールお
よびキャプスタンのサーボシステムは、通常の制御スイ
ッチなどによって使用者が制御し、互いに独立して走査
して所望の機能を果たし、サーボシステム相互の間には
全体の制御を除いては実際にはほとんど相互関係がなか
った。従来のこのようなサーボシステムは別々なマイク
ロプロセッサによって制御されていたが、サーボシステ
ムはそれぞれ基本的にはそれまで行われていたのと同じ
機能を実行するように構成されていた。また、このよう
な従来のシステムでは、その回路の４０％以上の部分が
その回路の相互関係を調整する回路との通信の機能に使
われていた。すべてのサーボを制御するマイクロプロセ
ッサの場合、このような通信は実質的に避けられない。

【０００３】

【発明が解決しようとする課題】本発明は、ビデオテー
プ記録再生装置におけるすべてのサーボの動作を制御
し、すべてのサーボシステム、および時間ベースコレク
タ（時間軸補正器）やテープ同期処理などの関連する装
置のために単一のマイクロプロセッサを使用することに
よって機能的な相互関係が発生し、これによって非常に
改良された動作性能および精度を生ずる改良されたマイ
クロプロセッサ制御サーボシステムを提供する。本発明
は、また、リールサーボ、キャプスタンサーボ、スキャ
ナサーボのみならず、ヘッドの縦の（即ちトラックに対
して横方向の）動きを制御してさまざまなテープ給送速
度で再生中にトラックに正確に追従することができる自
動走査トラックサーボを同時に制御する前述の方式の改
良されたマイクロプロセッサ制御サーボシステムを提供
する。本発明は、また、１つのサーボシステムのサーボ
制御中に受信した情報によってそのサーボシステムの他
の部分および装置全体の動作に対して高い性能および融
通性を生ずる前述の方式の改良されたサーボシステムを
提供する。本発明は、また、記録再生装置におけるすべ
ての重要なサーボおよび再生された信号の補助タイミン
グ情報回路の動作を制御し、その本質的な通信を単一の
マイクロプロセッサで制御するすべてのサーボによって
その装置のさまざまな状態および動作入力信号のサンプ
リングをかなり増大させることができ、これによって装
置全体の制御の応答性および精度を改善した改良された
マイクロプロセッサ制御サーボシステムを提供する。本
発明は、また、マイクロプロセッサで制御されているた
めに、さまざまなサーボシステムに対する実質的にすべ
てのコマンドがディジタルワードの形でデータバスに現
れるので遠隔制御に適している前述の方式の改良された
マイクロプロセッサ制御サーボシステムを提供する。本
発明は、また、単一のマイクロプロセッサで制御されて
いるので、各サーボの機能を容易入力分離できるだけで
なく、さまざまなサーボの機能の相互動作を容易にする
ことができ、この両方の特徴によって診断することがで
きる範囲を大きく拡大することができる前述の方式の改
良されたマイクロプロセッサ制御サーボシステムを提供
する。本発明は、また、すべてのサーボシステムが単一
のマイクロプロセッサで制御されているので、ＮＴＳ
Ｃ，ＰＡＬまたはＳＥＣＡＭのフォーマットのいずれに
おいてもテレビジョン映像信号を記録再生するように単
一の装置をたやすくプログラムすることができる前述の
方式の改良されたサーボシステムを提供する。特に、こ
のようなフォーマット選択の融通性が僅か２本の制御線
によって行われることができる。本発明は、また、シャ
トルモードにおいてリールサーボおよび走査ドラムサー
ボを同時に制御し、テープを１つのリールから他のリー
ルに巻き取り終わったときの給送速度を実質的に遅く
し、同時にそのときの走査ドラムの回転を実質的に遅く
することによって、走査ドラムに保持されているセラミ
ック変換ヘッドをチップするポテンシャルを少なくする
ように構成された前述の方式の改良されたマイクロプロ
セッサ制御サーボシステムを提供する。本発明は、ま
た、シャトルモードにおいて走査ドラムサーボおよびリ
ールサーボを制御し、走査ドラムがその最終的な速度に
ロックする前にテープを走行させることができ、これに
よってシャトル動作を指示したのちの応答時間を増大さ
せるように構成された前述の方式の改良されたマイクロ
プロセッサ制御サーボシステムを提供する

【０００４】

【課題を解決するための手段】本発明において、上述の
課題を解決するため、駆動手段によって駆動される回転
機構の回転速度および位相を制御するサーボ制御装置に
おいて、（イ）上記回転機構の回転速度を制御し、この
回転機構の回転周期を表わすディジタルカウント信号を
発生する第１のカウンタ手段を含んだ第１のサーボ手段
と、（ロ）上記回転機構の回転位相を制御し、この回転
機構の位相位置を表わすディジタルカウント信号を発生
する第２のカウンタ手段を含んだ第２のサーボ手段と、
（ハ）上記第１および第２のカウンタ手段のカウント値
を決定し、上記第１のカウンタ手段の決定されたカウン
ト値とある所定のカウント値とを比較して第１の誤差信
号を発生し、かつ上記第２のカウンタ手段の決定された
カウント値とある所定のカウント値とを比較して第２の
誤差信号を発生する処理手段と、（ニ）上記第１および
第２の誤差信号を加算し、この加算した信号を上記駆動
手段に与える手段とを具備したことを特徴とするサーボ
制御装置を提供する。従って、上記処理手段はマイクロ
プロセッサーによって実現でき、極めて高精度のサーボ
が与えられる。

【０００５】

【実施例】一般に、実施例のサーボシステムはマイクロ
プロセッサを有し、これはテープ記録再生装置の主サー
ボシステムを制御する。このサーボシステムは、（１）
記録再生ヘッドを適当な速度で動作中回転させる走査ド
ラムサーボと、（２）記録動作、およびすべてではない
が多くの再生動作においてテープの走行を制御するキャ
プスタンサーボと、（３）再生ヘッドのトラックの長手
方向に対する横方向の動きを制御して再生動作中、特に
テープを通常の再生速度以外の速度で給送させる特殊モ
ーション効果の再生中に正確にトラックに追従させる自
動走査トラッキングサーボと、（４）記録再生動作にお
けるテープの張力、およびシャトル動作におけるテープ
の走行を制御するリールサーボとを含む。このマイクロ
プロセッサは、ディジタル情報およびディジタル変換さ
れたアナログ情報を回路や装置のさまざまな部分から受
け、このような情報を処理したのち、他の回路にディジ
タル出力信号として供給し、これらの信号のうちのいく
つかはアナログ領域に変換されて本装置によってさまざ
まなモードで行われるさまざまな動作を制御する。第１
図のブロック図をまず参照すると、マイクロプロセッサ
３０が示され、これはデータバス３１によってリールサ
ーボ３２、キャプスタンサーボ３４、スキャナサーボ３
６、ならびにマシン通信インターフェイスおよびデータ
３８に接続され、これは基本的には使用者または遠隔操
作によって操作されたときに記録再生装置のさまざまな
モードを制御するものである。このマイクロプロセッサ
はまた、基準発生器４０とともに動作し、これはその入
力としてライン４２を通して基準ステーション複合同期
信号を受信する。この基準発生器はシステムクロックを
発生し、これはマイクロプロセッサをクロック同期させ
てサーボおよび頬の回路のすべてのクロックタイミング
を同期させる。マイクロプロセッサはまた自動走査トラ
ッキングサーボ４４およびテープ同期プロセッサ４６と
ともに動作し、これはライン４８を通してテープ複合同
期信号入力を受ける。またテープ同期プロセッサは時間
ベースコレクタインターフェイス５０に信号を与え、こ
れは適切なタイミング制御信号を与え、時間ベースコレ
クタによって必要な安定性とシステム基準に対する垂直
位置、ならびに正しいクロマ情報を有する放送用品質の
映像を与えるために使用され、この処理は本装置が動作
する再生モードに応じて変化する。第１図に示されてい
る機能ブロック図はマイクロプロセッサと本装置のさま
ざまなサーボシステム、マシン制御、および時間ベース
コレクタなどとの相互関係を示しているが、本システム
はまたマイクロプロセッサに入出力する入出力信号につ
いても機能的に示すことができ、この機能ブロック図を
第２図に示す。マイクロプロセッサ３０は左上の機能ブ
ロックで示される周波数、位相およびタイミングデータ
を受け、これはスキャナタコパルス、リールタコパル
ス、キャプスタンタコパルス、基準垂直およびフレーム
タイミング信号などの入力信号を含み、これはディジタ
ル情報に変換されてマイクロプロセッサで処理される。
このマイクロプロセッサはまた、マイクロプロセッサの
左のブロックで示されるアナログ情報を受信し、これは
ディジタル情報に変換されてマイクロプロセッサで処理
され、このようなアナログ入力信号は自動走査トラッキ
ングエラー信号、テンションアームエラー信号、および
リール駆動モータ、キャプスタン駆動モータおよびスキ
ャナ駆動モータからのさまざまなモータ電流を含む。こ
のデータバスはまた、動作モード情報、および他のマシ
ン制御データを受信し、この情報を処理して状態情報お
よび他のデータを出力する。マイクロプロセッサはディ
ジタル情報を発生し、これはアナログ情報に変換され、
これらのアナログ出力情報はキャプスタンサーボ、リー
ルサーボ、スキャナサーボおよび自動走査トラッキング
サーボの制御信号を含む。同様に、マイクロプロセッサ
は周波数、位相およびタイミング出力情報を発生し、こ
れは遅延信号、位相およびタイミング出力情報を含み、
これらはさまざまななサーボおよび他の回路によって使
用される。実施例のマイクロプロセッサ制御システムは
つぎの点で特有の利点を有する。すなわち、いずれの標
準的な国際フォーマットの映像信号も記録再生すること
ができる。すなわちこれは５２５本の走査線を有するＮ
ＴＳＣ信号、または６２５本の垂直走査線を有するＰＡ
ＬもしくはＳＥＣＡＭ信号を記録再生することができ
る。入力制御線をセットして５２５または６２５走査線
方式などのいずれかを操作し、本装置のサーボおよび他
の回路を制御するさまざまな定数および他のソフトウエ
アの値を選択して適当な動作を行うことができる。同様
に他の制御線をＰＡＬまたはＳＥＣＡＭフォーマット方
式のいずれかにセットすれば、６２５走査線方式を指定
することができる。メモリのソフトウエアは命令および
数字を含み、これによって本装置は使用するテレビジョ
ン信号フォーマットに関係なく適切に動作することがで
きる。本装置の１つの特徴によれば、ここで説明するマ
イクロプロセッサ制御サーボシステムは、記録および再
生ヘッドを保護するように高速シャトルモードにおいて
リールサーボシステムおよびスキャナサーボシステムを
制御するように構成され、この間テープが一方のリール
から他方のリールに巻き取られる。これまでは、高速シ
ャトル動作中テープが終わりに近づいて単一のリールに
巻き取られるにつれ、セラミックの記録および再生ヘッ
ドをチップするポテンシャルが極めて高かった。ここで
説明する装置の１つの特徴によれば、高速シャトル動作
中、リールテープパックの直径についての情報をマイク
ロプロセッサで判断し、これを使用してリールサーボお
よび走査ドラムサーボを制御し、ヘッドをチップする可
能性がなくならない場合にはこれを実質的に減らす一連
の動作を行う。テープが一方のリールの殆ど終わりに達
したことをマイクロプロセッサが判断すると、リールサ
ーボを制御してテープを停止させ、スキャナモータ電流
を反転してスキャナを制動する。テープが停止したの
ち、リールサーボはテープを比較的遅い速度、たとえば
通常の記録速度の２倍で走行させ、走査ドラムを慣性で
回転させ、この間にテープを一方のリールから他方のリ
ールに完全に巻き取らせる。

【０００６】本装置は図３の（ａ）の全体フローチャー
トで示されるようなさまざまな動作モードで動作するよ
うにプログラムされている。マイクロプロセッサソフト
ウエアを表わすフローチャートは、マシンを初期設定す
ると１つのモードを選択し、これらのモードは停止、記
録、スローおよびファーストモーション動作、ストップ
モーションすなわちスチルフレーム動作、レディおよび
ノーマル再生を含むことを示している。本装置が動作モ
ードにある場合、これが有効なモードであるか否か、お
よびそうであればそのモードに戻って本装置をそのモー
ドで制御するプログラムを走らせることを判定するモー
ドテストを行う。このモードテストが無効であれば、停
止モードに戻り、本装置は停止する。本装置があるモー
ドにあると、モード変更またはある動作の完了などのあ
る事象が発生するまでそのモードを続ける。各動作モー
ドの一部として図３の（ａ）に示すようなさまざまなサ
ブルーチンが含まれる。これらのサブルーチンのうちの
あるものは動作モードのさまざまなものに使用される。
たとえば、再生モードは１ブロックのコード命令を含
み、これはさまざまなサブルーチンを特定の順序で呼び
出す。本装置が再生モードで動作している限り、このブ
ロックのコード命令を繰り返し実行する。スキャナタコ
メータが発生すると、図３の（ｂ）に示すようにこれに
よってマイクロプロセッサに割り込みが生ずる。

【０００７】マイクロプロセッサは割り込みベースで動
作し、割り込みは３つの入力のうちの１つによって生ず
る。ソフトウエアは割り込みを生じた入力を判定し、つ
ぎにマイクロプロセッサはそれが終了するまでさまざま
なサブルーチンを行う適当なブロックのコードを入力
し、つぎにその割り込みに先だって以前終了した命令に
戻る。スキャナタコメータパルスはもともとカウンタを
トリガし、これはマイクロプロセッサのスタックレジス
タにすべての現在の関連する情報を蓄積するのに必要な
最大の時間を超える係数値を有する。これを行うと、直
ちにスキャナ１ブロックのコードにおける命令を実行す
る状態になる。スキャナ割り込みブロックのコードによ
ってこれを実行し、これによってマイクロプロセッサは
その情報を蓄積して実際にスキャナ１割り込みを待つ。
スキャナ１ブロックのコードを実行したのち、マイクロ
プロセッサはこの情報をスタックレジスタからクリア
し、その動作モードによって指定される命令を再び実行
する。

【０００８】このプログラムはさまざまな動作を実行す
るのに必要なメモリの量を最小にするような明確な方法
で記述されている。これについて図４は３２０，０００
の記憶位置を有するメモリマップを示している。図１に
示すように、さまざまなサーボおよび他の動作を行う全
体の回路は２枚の印刷基板回路に含まれ、上半分の第１
の基板には大部分のサーボとマイクロプロセッサ自体が
含まれ、第２の基板には、自動査定トラックサーボ、基
準発生器、テープ同期プロセッサおよび時間ベースコレ
クタインターフェース回路が含まれている。図４に示す
メモリマップでは、３２Ｋメモリのさまざまな記憶位置
を利用するプログラムが書かれており、このメモリは８
つの独立した４ＫのセクションＳ0 〜Ｓ7 に分割され、
これはアドレスビット１２〜１４でデコードされ、これ
を使用してそのメモリのある領域にメモリ命令を記憶さ
せる。たとえば、アドレス領域Ｓ4 を使用して第１の基
板の入出力回路を識別し、アドレス領域Ｓ5 は第２の基
板の入出力部の動作に関係する命令が含まれているメモ
リの４Ｋセクションを識別する。セクションＳ1 、Ｓ2
およびＳ3 は本装置の動作中にデコードされるように示
されているが、使用されない。したがって図４からわか
るように、図１および図２のブロック図に示されている
サーボおよび他の動作のすべての全体の動作は４Ｋ以下
のプログラムを使用して実行される。つぎに全体のシス
テムの動作を全般的に機能レベルの個々のサーボシステ
ムごとに説明し、つぎにマイクロプロセッサ制御システ
ムのサーボならびに他の部分のそれぞれについて詳しく
説明する。

【０００９】本発明の重要な特徴によれば、ここでリー
ルサーボシステムを図５および図６の２つの機能ブロッ
ク図を参照して説明する。図５に示す上半分のブロック
図はキャプスタン係合モードにおけるリールサーボシン
テムを示し、図６のブロック図はキャプスタン非係合モ
ードにおけるリールサーボを示す。記録、通常再生、お
よびスチルフレーム再生以外のさまざまな速度の再生の
モードではキャプスタンが係合し、シャトル、キューお
よびスチルフレーム再生では係合しない。

【００１０】図５および図６のブロック図は比較的それ
自体で明瞭であるが、それらの構成要素はマイクロプロ
セッサ３０を有し、これはライン６２を通して巻取りリ
ール６０からのタコパルス、ライン６６を通して供給リ
ール６４からのタコパルス、およびライン６８を通して
テープ７２が巻き付いているテンションアーム７０の位
置に関する入力情報などの入力情報を受信する。従っ
て、供給リールからのテープはガイド７４およびテンシ
ョンアーム７０の上を通ってヘリカル走査ドラム（図示
せず）の回りを回り、キャプスタン７６を通過する。キ
ャプスタン７６は、テープに当接したときにテープの反
対側にあるピンチローラ７８と共働して動作する。そこ
でテープはアイドラ８０、他のガイド８２および巻取り
リール６０の回りを回る。マイクロプロセッサ３０はタ
コメータ入力情報を受信し、これによって供給リールお
よび巻取りリールに巻き取られたテープパックの直径を
算出し、また、テンションアーム７０の位置を示す信号
も受信する。マイクロプロセッサはライン８４を通して
ディジタルアナログ変換器８６に出力信号を与え、これ
はモータ駆動増幅器８８を制御するアナログ信号を発生
する。この増幅器は供給リール駆動モータを制御する。
同様に、マイクロプロセッサは出力ライン９０、ディジ
タルアナログ変換器９２、および巻取りリールモータを
駆動するモータ駆動増幅器９４を通して巻取りリールを
制御する。図５および図６に示すように、アイドラ８０
はタコメータを有し、これはライン８５にテープ速度を
示すテープタコ信号を発生し、これはマイクロプロセッ
サ３０に与えられる。使用者が調整できる分圧器８７
（図６）はまたマイクロプロセッサに使用者が制御して
いるシャトル動作中のテープ速度に関する入力信号を与
える。

【００１１】図５に示すようにリールサーボがキャブス
タン係合モードにあり、巻取りリール６０がテープを受
けていると、テープに加わるトルクはリールに巻き取ら
れるテープパックの大きさ（リールサイズ）の関数とし
て制御され、これを制御することによってキャプスタン
駆動モータは既知の正確な量の仕事を行うことになる。
すなわち、キャプスタン係合モードで動作中、テープの
張力を制御すれば、キャプスタン駆動モータは正確な量
の仕事を行う。これによってキャプスタン駆動モータが
モータ駆動増幅器のクロスオーバ領域で動作するのを防
ぐことができる。このモードでは、供給リールは位置サ
ーボループによって制御され、これはその構成要素とし
てテンションアーム、マイクロプロセッサ、ディジタル
アナログ変換器およびモータ駆動増幅器を有する。この
モードでは、マイクロプロセッサはエラー情報、リール
テープパック直径情報、リール速度情報、テープ速度情
報を発生し、この情報を利用してディジタルアナログ変
換器にディジタル出力信号を与え、モータ駆動増幅器を
適切に制御する。マイクロプロセッサは、アイドラタコ
メータからのテープ速度情報とともにリールタコメータ
からの同じ利用できるタコメータパルスを計算すること
によってテープパックの直径を測定する。

【００１２】正または逆のシャトルやキューにおいては
キャプスタン非係合モードで、およびスチルフレーム再
生モードでリールサーボが動作していると、図６のブロ
ック図はリールサーボが動作する方法を示している。リ
ールサーボが正または逆のシャトルないしはキューモー
ドで動作していると、巻取りリール６０は速度サーボル
ープモードで制御される。この速度サーボループはアイ
ドラタコメータからのテープタコメータパルスを使用
し、これはテープ速度を示し、図６のシャトル分圧器制
御回路８７のセット状態によって決まる８ビット数から
抽出される基準信号とこれを比較する。ここで示すよう
に、テープタコメータ信号を比較器９６に加え、その他
方の入力には基準信号が供給され、これはディジタルア
ナログ変換器９２にディジタル信号を供給してモータ駆
動増幅器９４を制御し、巻取りリール駆動モータを動作
させる。このようにして巻取りリールはたとえば１５０
または３００インチ／秒などの使用者が決めた速度でテ
ープ７２を供給する。

【００１３】この速度サーボループを使用することによ
って、前述のようにシャトル、キューおよびスチルフレ
ーム再生では係合しないキャプスタン７６を使用するこ
となく低速で給送の正確な制御を行うことができる。テ
ープがいずれかの方向にシャトル動作していると、図５
について説明したのと同様な方法で巻取りリール動作は
速度サーボループによって制御され、供給リール動作は
位置サーボループによって制御される。テープが正の方
向にシャトル動作していると、テンションアームの基準
位置を右の方に動かし、これによってテープの張力が実
際に減少し、巻取りリールは通常の所定の張力でその上
にテープを巻き取ることになる。テープが逆の方向にシ
ャトル動作していると、テンションアームを左の方に動
かしテープの張力を減少させる。これは供給の摩擦に対
抗する効果を有し、通常の所定の張力で供給リールにテ
ープが巻き取られることになる。このようにして摩擦の
負荷が速度ループにおいて保持され、供給リールがテン
ションアームの張力の関数として制御される。正の方向
の動的特性は逆方向の動的特性とはまったく異なってい
るが、位置ループテンションアーム基準位置をつぎつぎ
と切り換えることによって正および逆の動的特性を互い
に同じようにすることができることは明らかである。

【００１４】テープを逆方向に走行させればポテンシャ
ルの問題が生ずる。これはテープをテンションアームに
供給する巻取りリールの例をとれば理解することができ
る。その場合、かなりの量の摩擦が存在し、テープが給
送装置にステックし、テンションアームが供給されな
い。換言すれば、巻取りリールがアイドラの方にテープ
をたるませるほど充分に早く押し出すと（しばしば「混
乱状態」と称する）、アイドラと接触しなくなり、正確
なキューが不可能となる。これは、アイドラタコメータ
カウンタがこのようなテープの動きについての情報を与
えるためである。

【００１５】アイドラ８０と、従って、テープタコメー
タカウンタによる接触損失のために不利なキュー動作を
与えてしまうような混乱状態という起こりそうな問題を
克服するために、テンションアーム７０は左側に位置を
替えられ、該テンションアームと巻取りリールとの間の
テープの張力を増し、よって、走査装置、案内装置、ア
イドラアームおよびその他同種の物によって生ずる摩擦
を含む、給送装置における摩擦を克服している。張力を
増すために、マイクロプロセッサは単にテンションアー
ムを左側に移すだけで該テープの張力を増している、そ
して該テンションアームがその新しい位置に移された
後、巻取りリールはテープをアイドラの方へ与えるまた
は押し出し始め、さらに、テンションアームによっても
たらされた増加張力は、テープの通路で発生するいかな
るたるみをも防ぐようになる。

【００１６】リールサーボもまた、マイクロプロセッサ
によって与えられた加速ループ制御を有しており、シャ
トル中に、巻取りリールあるいは繰出しリールのどちら
に対しても、テープが余りにも速く動かされることがな
いように保証する。従って、前述したように、該テンシ
ョンアームが適切に置かれ、適切なテープ張力を与えて
該テープを一つのリール上に張った後、テンションアー
ム運動の限度がセットされ（該限度はテープの動きの各
方向に対して異なることが好ましい）、さらに、テープ
がそのシャトル速度に加速されるにつれ、該限度の一つ
を超えるようなアームのいかなる動きでも、巻取りリー
ルの速度を変化させて、該アームを必要張力に戻す該限
度内の位置に該アームを戻す。

【００１７】該リールサーボにプログラムされているも
う一つのモードは、いかなる有効動作モードが実行され
る前に逐行される装填モードである。マイクロプロセッ
サは、基本的には、給送装置が装填されてから動作され
たかを確かめる。テープが装置上に置かれ、そのたるみ
を除去するように操作されない場合、さらに、それが有
効動作モードのうちの一つに置かれる場合、テープをピ
ンとさせてそれを伸ばしたり、テンションアームあるい
は同種の物を乱暴に動かしたりするようなこともあり得
るが、それは、テープおよび／または給送装置成分を損
なうことになる。従って、該装填モードによって繰出し
リールと巻取りリールを相対的にゆっくり巻くことが効
果的になされるのであって、その結果、テープを適切な
レベルに持って行き、かつ効果的にゆっくりと注意深く
テープのいかなるたるみをも取り除くのであり、このこ
とはプログラム制御によるマイクロプロセッサによって
行われるのである。基本的には、該プログラムは、有効
動作が開始される前に、テープが前以て装填されていた
か、装填されていなかったかを問う命令を有しており、
次いで、ゆっくりとリールモータを駆動させ、テンショ
ンアームの位置を測定することによってテープのたるみ
を取り除き、さらに、テープがその適切な張力レベルに
持って行かれるにつれて、該テンションアームは、達成
されるべき特定の動作にとって適切な位置的レンジに移
動されるのである。それが規格レンジに到達した時、該
プログラム制御装置は有効動作を開始させる。

【００１８】本発明についての他の重要な特徴によれ
ば、該走査ドラムサーボもまた、図７の動作ブロック図
で示されているように、マイクロプロセッサ３０によっ
て制御される。該ブロック図は、大半の動作がマイクロ
プロセッサ３０内で行われ、さらに出力信号は該マイク
ロプロセッサの外の回路に利用されるために発生され
る。

【００１９】該走査装置サーボは二つのループ、すなわ
ち位相ループと速度ループとを備えている。走査装置タ
コメータ入力は、線１００を介して各ループに与えられ
る。該位相調整ループは、入力線１０２を介して位相調
整遅延発生装置１０４に与えられた垂直基準信号を有し
ており、該発生装置１０４は、位相検出器１０８に一つ
の入力を与える出力線１０６を有し、かつ、該検出器１
０８は基本的には該基準信号とタコメータ信号との間の
位相差を測定する比較装置である。該位相差は、ディジ
タル／アナログ変換器１１０に与えられるエラー信号を
表わし、該変換器１１０は、接続点１１４に至る出力線
１１２上のアナログ出力信号を、モータ駆動増幅器１１
６に与え、走査装置駆動モータ１１８を制御する。容量
抵抗器リード／ラグ位相エラー回路１２０は、走査装置
サーボの位相ループを補償するよう準備されている。

【００２０】もう一方のループは、線１００からのタコ
メータ信号を利用する標準速度ループであり、該タコメ
ータ信号は遅延装置１２２に与えられ、該遅延装置は遅
延走査装置タコメータ信号を線１２４に発生し、それは
第二の比較装置１２６の一つの入力に与えられる。該比
較装置１２６のもう一つの入力は、非遅延タコメータ信
号情報を受信する。比較装置１２６の出力１２８は、エ
ラー信号を発生するが、該信号もまた、ディジタル／ア
ナログ変換器１３０によって、線１３２上のアナログ信
号に変換され、接続点１１４で該モータ駆動増幅器の入
力になっている。該走査装置サーボは、遅延値が非常に
正確であるので、多くの従来技術による装置よりはるか
に正確である。これは、該遅延値がマイクロプロセッサ
によって非常に高い分解能まで計算されてるという事実
のゆえである。この事については、６２５ＰＡＬあるい
はＳＥＣＡＭ装置に対しては、内部マイクロプロセッサ
タイマは、２０，０００マイクロ秒の周期を有してお
り、それは、遅延が２０，０００マイクロ秒の１まで正
確であるという事を意味する。この事によって、該速度
ループの利得帯域幅がかなり顕著に増加することを可能
にし、一層正確な制御を得るのである。それはまた、該
速度ループが大半のエラー修正を行うことを可能にして
おり、該位相ループは走査装置の適切な位置を与えるだ
け、換言すれば、それはたゞ位置決めループ、なのであ
る。この二つのループのカウンティング動作とエラー決
定部分は、マイクロプロセッサによって行われ、マイク
ロプロセッサの外側で行われる機能ブロック図の部分だ
けが、モータ駆動増幅器によってディジタル／アナログ
変換器から行われる。

【００２１】ところで、本発明のもう一つの重要な点を
考えてみると、キャプスタンサーボについては、図８の
機能ブロック図で示されている。該キャプスタンサーボ
機能ブロック図は、キャプスタン７６によって制御され
ているテープ７２を有しており、該キャプスタン７６は
結合タコメータを有する駆動モータ１５０を備えてお
り、該タコメータは、内部サーボループ動作を備える線
１５２上のタコメータパルスを発生している。該タコメ
ータ信号は、アップ／ダウンカウンタ１５４に与えら
れ、その出力は線１５８を介して、ディジタル／アナロ
グ変換器１５６に与えられさらに、該変換器の出力は、
モータ１５０を制御するモータ駆動増幅器１６０に与え
られる。該アップ／ダウンカウンタ１５４は、１６ビッ
トカウンタ１６４により発生される入力線１６２をも有
しており、該１６ビットカウンタ１６４は、基準周波数
として、線１６６を介して与えられる４ＭＨｚ信号を有
している。該カウンタは基本的には、出力線１６２によ
って該アップ／ダウンカウンタに与えられる基準信号の
周波数を制御している。マイクロプロセッサ３０は、線
１６８を介して該カウンタに数をロードするが、該カウ
ンタは基本的には線１６２の出力周波数を制御する。カ
ウンタ１６４にロードされた数を変化させることによっ
て、除算動作を変え、よって出力基準信号周波数を変化
させ、さらにキャプスタンの速度を変える。該ブロック
図の左上方部は、制御トラック基準論理動作、すなわ
ち、線１７０を介して基準垂直情報を備える入力と、線
１７２を介してカラーフレーミング情報を備える入力と
を有するのであるが、について示している。これらの信
号は、論理回路１７４が、線１７６上に制御トラック録
画信号を、線１７８と線１８０上にそれぞれ１／４フレ
ームと１／２フレームのレート信号を、さらに、線１８
２上に制御トラック基準フレーム信号を発生するように
動作させており後の三つの信号は、図のように、マイク
ロプロセッサ３０に与えられて利用される。図の右側に
は同様な回路があるが、これは、再生中のテープから得
た、線１８４からの制御トラックプレイバック信号情報
を利用する。制御トラック動作論理回路１８６は、線１
８８上に制御トラックフレームレート信号を、線１９０
と線１９２上にそれぞれ１／４フレームと１／２フレー
ムレート信号とを発生しており、該信号もまた、マイク
ロプロセッサに与えられている。該マイクロプロセッサ
は、レコーダーがカラーフレーム整合動作を行うべきか
どうかを判定する。該装置が５２５線ＮＴＳＣ録画再生
装置として動作している場合には、１／２フレームレー
ト信号利用のカラーフレーム整合をするであろうし、６
２５線ＰＡＬあるいはＳＥＣＡＭとして動作している場
合には、１／４レート信号利用のカラーフレーム整合を
するであろう。従って、該制御トラック動作論理装置は
テープを制御するように適用されて、必要に応じて適切
なカラーフレーミングを達成し、常に正常なフレーミン
グが達成されるよう補償する。

【００２２】該マイクロプロセッサへの入力線１９４も
あり、キャプスタンと従ってテープ速度とを制御するレ
コーダの前パネル上の可変制御電位差計からの信号を与
える。該可変制御信号は、該マイクロプロセッサでの利
用のために、アナログ形式からディジタル形式に変換さ
れるが、この事は、必要に応じて、図１７および図１８
に示されているアナログ／ディジタル変換器によってな
される。該ディジタル可変制御信号は、マイクロプロセ
ッサに与えられ、次いで該マイクロプロセッサはカウン
タ１６４に、対応するディジタルワードを与え、速度を
制御する。後で説明するのであるが、該制御は非線形で
ありかつプログラム可能であって、電位差計位置および
実際のテープ速度の関数であるキャプスタン速度に非線
形の制御を行う。換言すれば、電位差計の可能回転運動
の多くは、正常運転速度の１／３０から正常運転速度の
１／２までの範囲内に速度を制御し、かつ、該電位差計
の回転のほんの僅かの量が、正常運転の１／２から正常
運転および高速運転へと速度を制御することになるので
ある。この事によって、該電位差計の実際の回転範囲
は、より正確な制御を望むような速度範囲において、も
っとも有効に利用され得るのである。それはプログラム
可能であるので、それがもっとも適切に利用される場所
に、所望通りにバーニヤ制御を置けるのである。該非線
形動作によって、オペレータは該電位差計の感知を分類
し、低速（スローモーション）中に見られるべき映像に
プログラムされるようにすることができる。

【００２３】それに加えて、ある非常にゆっくりとした
低速度運動速度とそれよりはやゝ早い低速運動速度との
間の変化がある場合、また、ある速度からもう一つの速
度へと変化する場合などに、該マイクロプロセッサはこ
の二つの速度の間で急速に変化するようにプログラムさ
れている。しかし、該速度が正常速度に近づきつつある
場合には、ある速度からもう一方の速度への実際のの変
化はもっとゆっくり行われる。給送装置は、さまざまな
速度上の変化におけるこれらの差異を、もっと容易に処
理するのであるが、映像は見えるので、極度にゆっくり
とした低速プレイバック中に生ずる急な変化の方が、正
常速度再生に近づいている低速運動速度で生ずる急速な
変化より、視聴者にとってはより快適である。

【００２４】本発明のさらにまた他の重要な点によれ
ば、本発明による装置の、マイクロプロセッサ制御自動
走査トラッキング部分については、図１１のブロック図
で説明されている。自動走査トラッキングサーボのその
他の面については、後に図１４のブロック図でも説明さ
れる。

【００２５】図１１に示される自動走査トラッキング動
作ブロック図は、低速、静止フレーム、あるいは高速と
いうようなさまざまな動作速度モードにおける再生中の
ヘッドの自動的トラッキングを制御する。図１１で示す
ように、アイドラ８０タコメータは、テープ周期検出器
２００にパネルを与えるが、該検出器は基本的には、テ
ープの運動の速度を測定するのであって、テープ運動の
周期を非常に正確に測定することによって、その測定を
行う。該テープ周期検出器は、テープ速度の関数として
所望のヘッド位置を予測するための周波数を効果的に測
定する。該テープ周期検出器は、マイクロプロセッサ３
０に二つの８ビットワードを与え、該マイクロプロセッ
サは計算された周期を利用して二つの動作を行う。該マ
イクロプロセッサは、傾斜（ランプ）発生装置２０２に
ディジタルワードを与えるが、該発生装置は、実際はエ
ラー発生装置であって、傾斜が速度の関数であるような
電圧・傾斜信号の２ディジット等価量を発生する。実
際、それは予測されたトラッキングエラーを発生してい
るのであるが、該エラーは、テープ速度が増加するにつ
れて、その傾斜が上昇するような電圧を備えている。反
対に、テープ速度が減少するにつれて、電圧の傾斜は下
降する。該トラッキングエラー出力は変更回路２０４に
与えられており、該回路はその値を増加させたり減少さ
せたりする、すなわち、検出される直流エラーに従っ
て、予測された傾斜トラッキングエラー信号を変調する
のである。それは、再生中のトラック上にヘッドを正確
に保持する、本当の傾斜トラッキングエラー信号を手に
入れるために、トラッキングエラーあるいは傾斜（ラン
プ）を変更する。該テープ速度信号はまた、該変更回路
の出力と比較され、トラックジャンプ命令が発せられる
べきかどうかを決める。換言すれば、ヘッドの高度、す
なわちその横方向の位置が、各回転中の適切な時間にお
いて、テープが動かされている速度として、ある特定の
延長位置に達するようなものである場合に、ジャンプ命
令がジャンプトラックブロック２０６に発せられ、該ブ
ロックは、その出力における傾斜（ランプ）トラッキン
グエラー信号にジャンプ信号を加算する。該複合傾斜ト
ラッキングエラー信号は、ディジタル的に発生され、か
つ、ディジタル／アナログ変換器２０８によって加算器
２１０へ利用のためにアナログ形式に変換されるのであ
るが、該加算器は、振動（ディター）発生装置２１２に
よって発生された信号と、コンデンサ２１６および増幅
器２１８を介する、ディジタル／アナログ変換器２１４
からの交流結合エラー信号とを該変換信号に加算する。
該加算信号は、駆動増幅器２２０に与えられて、ビデオ
変換ヘッドを搭載している、偏向可能な圧電セラミック
バイモルフ素子２２２を駆動させる。通常２２４で示さ
れる電子制御ループは、本発明の出願人と同一人による
ラビッツァ特許に述べられているものが提供されてい
る。また、ビデオヘッドからのＲＦ信号は、振幅と位相
を持った包絡線を有するＲＦ信号を検出する振幅変換検
出装置に与えられるが、この振幅と位相は、振動発生装
置２１２および記録トラックに関するヘッド位置によっ
て与えられた振動信号に従って変化する。この検出され
た信号は次いで、周期検出装置２２８によって同期的に
検出され、アナログ位置ぎめエラー信号を発生し、該エ
ラー信号は、マイクロプロセッサ内のアナログ／ディジ
タル変換器によって、アナログ領域からディジタル領域
に変換される。このディジタルエラー信号は、零エラー
信号と比較され、マイクロプロセッサは直流エラーを発
生して、傾斜変換回路２０４を介して該エラー信号を変
更する。該信号は、マイクロプロセッサ内のディジタル
フィルタにも与えられ、該フィルタはトラックや同種の
ものにおけるひずみによって生ずる高率幾何学的エラー
を検出し、さらに、その出力はディジタル／アナログ変
換器２１４に与えられて、与えられ変換しかつ、傾斜ト
ラッキングエラー信号と結合する。

【００２６】図１１で示すディジタルフィルタの動作
は、積分動作を行うことであるが、基本的には、マイク
ロプロセッサ内で達成される平均化動作である。それ
は、基本的に三つの記憶場所を利用して動作し、かつ、
数回の回転によって各サンプルの場所の平均化を行い、
各サンプル場所に対する平均値を得るのである。各サン
プル場所に対して、平均化動作に対応するディジタル番
号が、図１１の交流エラー修正回路のディジタル／アナ
ログ変換器２１４に与えられる。基本的には、最初の記
憶場所において、もっとも新しいサンプルが先行するサ
ンプルで、平均化された先行サンプルの値をもっとも新
しい値に加算して２で割ることによって、平均される。
次いで、この値は第一記憶場所に挿入される。第二の記
憶場所は、先行する平均値を第二の場所に置くことによ
って、第一のサンプル場所に置かれた値を利用し、それ
らを加算し、２で割り、第二の記憶場所に対する新しい
値を得ている。第三の記憶場所は、その前の平均値を第
二の記憶場所からの新しい値に加え、２で割り、第三の
記憶場所の新しい値を発生するのである。これはディジ
タルフィルタの出力となって、ディジタル／アナログ変
換器２１４および交流修正回路に与えられる。

【００２７】本発明を具体化している装置であるテープ
シンク処理回路については、図１６のブロック図で参照
されているが、さまざまな成分における値を変化させる
ために、そこに示されている若干のブロックとインター
フェイスするマイクロプロセッサ３０を有しており、レ
コーダが、フレームごとに５２５の垂直線を有するＮＴ
ＳＣビデオレコーダとして動作するか、あるいは、フレ
ームごとに６２５の水平線を有するＰＡＬまたはＳＥＣ
ＡＭレコーダとして動作するか、どちらのレコーダを採
用するかによって、成分が変わってくる。該ブロック図
は、再生中のテープから線２４０を介して等価パルス隔
離板／水平シンク隔離板回路２４２に与えられる複合シ
ンク信号を有するように示されており、該回路２４２
は、垂直シンク再発生回路２４６へ達する出力線２４４
ともう一本の出力線２４８とを有しており、該出力線２
４８は、ディジタルサンプル保持回路からなる比較装置
２５０にオフテープ水平信号を与える。該垂直再発生装
置２４６は垂直処理回路２５２に垂直シンク信号を与え
ており、該処理回路２５２は、再生中に時間ベース修正
回路に時間ベース修正装置垂直シンク信号を与え、ま
た、信号装置回路に垂直帰線消去信号を与えている。該
比較装置２５０は、自動周波数制御ループの一部であっ
て、該ループは、垂直処理回路２５２とクロック分割回
路２５８に達する出力線２５６を有する電圧制御発振装
置２５４を備えており、該分割回路２５８はマイクロプ
ロセッサにより与えられた分割数を持つ。該分割数は、
記録装置が５２５本線装置で動作するか６２５本線装置
で動作するかによって異なる。該分割出力線２６０は該
比較装置２５０のもう一方の入力に与えられて、該比較
装置は基準水平をテープ水平と比較し、エラー信号を電
圧制御発振装置２５４に与え、さらに該電圧制御発振装
置２５４からの周波数出力を適切に制御する。該制御ル
ープからも明らかなように、電圧制御発振装置２５４の
出力はオフテープ水平シンクに同期化される。さらに、
該テープシンク処理回路の出力はオフテープシンクに同
期化されるので、テープ速度が増加したり減少したりす
る場合、該水平および垂直のシンク信号は適切なタイミ
ングに従って変化し、同期を保持する。該垂直再発生回
路はまた、たとえ等価パルスが等価パルス隔離板から発
生していなくても自走するように適応されている。この
事が必要なのは、再生ヘッドの高度がその所望の規格位
置に関して延長される場合に、等価パルスが該隔離板２
４２によって再生も検出もされないことがあり得るとい
う事実のためである。従って、該装置は自走可能出力を
発生し、さらに、等価パルスが実際に検出されない場合
に、それがあるべき場所に等価パルスを与え、その結
果、垂直シンク信号が存在し続けて、該時間ベース修正
装置を動作させるのである。該装置はもう一つの動作上
の利点を有しているが、それは、レコーダが初めてオン
されて、ヘッドが、等価パルスが検出されないような延
長、高度あるいは位置にある場合、レコーダは、該パル
スが以前に発生した事について何の記憶も持っていない
ので、適切な時間にパルスを与えることができないとい
う場合においてである。そのような場合に、該マイクロ
プロセッサはＡＳＴヘッドの高度を測定し、実際に等価
パルスを受信するのに不適当な高度かどうかを判定し、
不適当な場合は、該マイクロプロセッサが二つのトラッ
クシフトを命令し、その結果、等価パルスを受信し適切
な動作を開始するような正しい位置にヘッドが置かれる
のである。

【００２８】今まで、各種のサーボについて、それぞれ
の機能ブロック図をもとに説明してきたが、さらにその
電気的回路図についての詳細な説明に入る前に、マイク
ロプロセッサ３０を有する回路図について、図１７、図
１８に関連して簡単に説明する。なお、この両図は共通
に一つの回路図となっている。前述したように、そし
て、図１のブロック図で示されるように、ここで述べる
装置の回路の大部分は、ただ二つのプリント配線盤に載
っており、該プリント配線盤のうちの一つはマイクロプ
ロセッサそれ自体となっている。該回路の外形は、二方
向性緩衝器（バッファ）のアドレス制御が動作して、デ
ータバスを該マイクロプロセッサから、第一あるいは第
二のプリント配線盤のどちらかに結合されるようにして
いるものである。図１７で示すように、該マイクロプロ
セッサ３０は、モトローラ集積回路モデルＭＣ６８０２
であるが、記憶回路の特定のアドレスだけでなく、回路
成分もアドレスする１６のアドレス線を有している。図
１７にあるマイクロプロセッサ３０の下部に見られるよ
うに、アドレス線Ａ0 からＡ15は、アドレス線Ａ0 〜Ａ
7 によって制御される等速呼び出し記憶装置２８０まで
右方に向かって伸びているが、同様に、アドレス線Ａ0
からＡ11によって制御されるそれぞれプログラム可能な
固定記憶装置２８２と２８４にも達している（図１
８）。該アドレス線はまた、緩衝器（バッファ）２８６
にも達しているが、該緩衝器は、第二のプリント配線盤
アドレス線に達する、通常２８８で図示される出力線を
有している。これらの線２８８もまた、ポートＰ0 から
Ｒ15を選択するのに利用される、それぞれのデコード集
積回路２９０と２９２に向かって下方に伸びている。こ
れらのアドレス線もまたさらに、さまざまなプログラム
可能のタイマー集積回路ＴA からＴH の選択を行うもう
一つのデコーダ２９４に達している。

【００２９】デコーダ２９０，２９２および２９４は、
主デコード可能線Ｓ4 が付勢される場合に動作され、こ
れはデコーダ２９４の左側に置かれた主デコード回路２
９６によって行われる。はっきり示されているようにマ
イクロプロセッサ３０からのアドレス線Ａ12，Ａ13およ
びＡ14は、回路のさまざまな部分を動作させるアドレス
選択主デコード可能出力線Ｓ0 からＳ7 を制御する。例
えば、付勢されると、デコード出力線Ｓ0 は等速呼び出
し記憶装置２８０を動作させ、デコード出力Ｓ6 は記憶
装置２８２を動作させ、さらに同様にしてデコード出力
Ｓ7 は記憶内２８４を動作させる。マイクロプロセッサ
からのデータバス３１は、八つの出力線Ｄ0 からＤ7 を
備えているが、これらは記憶装置２８０，２８２，２８
４、さらに二方向性緩衝器２９８と３００にも達してい
る。緩衝器２９８は該データバスを第二のプリント配線
盤に延長する出力線を有していて、デコード出力Ｓ5 に
よって付勢される。デコード出力Ｓ4 を付勢することに
よって、デコーダ２９０，２９２および２９４を動作さ
せ、さらにもう一つの二方向性緩衝器３００も動作させ
るのであるが、該緩衝器は、該データバスを、図１７お
よび図１８の上部に示されている残りの回路と、第一の
プリント配線盤の残りの回路とを、効果的に延長してい
る。

【００３０】図１７に示すように、該データバス３１は
そこに結合された入力ラッチ３０２と３０４を有してお
り、さらに図１８で示す出力ラッチ３０６をも有してい
る。データ線３０８もまたこれらのラッチに結合されて
いて、これらの線３０８はマシン制御装置へのデータバ
スを表わすが、該マシン制御装置は別のマイクロプロセ
ッサ制御装置を有し、マイクロプロセッサ３０による制
御の装置とは独立した装置の他のマシン制御動作を逐行
する。本発明のサーボ装置についてのオペレーター制御
とモード切り替え、診断およびその他の交互作用は、ラ
ッチ３０２，３０４および３０６を介してこのデータバ
スによって実行される。これらのラッチは、それぞれ動
作線Ｅ0 ，Ｅ1 およびＥ2 によって動作されるのである
が、これらの動作線は、マシン制御装置からの、オペレ
ータ動作のアドレス線Ａ0 からＡ3 を有するデコード回
路３１０のデコード出力となっている。該デコード回路
３１０は、マシン制御装置からの線３１２によって動作
される。デコード出力線Ｅ0 ，Ｅ1 およびＥ21を選択的
に動作させることによって、データはラッチ３０２と３
０４に入力されることができ、マイクロプロセッサ３０
のデータバス上に通信を行うし、また、ラッチ３０６を
動作させることによって、マイクロプロセッサ３０から
のデータをそこにラッチさせることができ、また、線３
０８を介してマシン制御装置に通信を行う。

【００３１】図１７および図１８の上部に示された回路
の残りの部分は、マイクロプロセッサ３０に与えられる
アナログ情報入力に関係する。デコーダ２９２からのポ
ートＰ1 が有効である場合、データバスに結合されてい
るラッチ３１４は、アドレスをデコードし、多重変換ス
イッチ３１６を制御しているデータワードを受信する。
該スイッチ３１６は、その左方の入力の一つを選択し、
通常は３２０で表わされる、アナログ／ディジタル変換
器へ達する線３１８上で利用し、また、該変換器はラッ
チ３２４に達する出力線３２２を有しており、該ラッチ
はデータバス上にデータを与え、それはポート線Ｐ0 が
アドレスデコーダ２９２によって動作される場合に、マ
イクロプロセッサによって利用される。

【００３２】該多重変換スイッチ３１６は、線３２６を
介して与えられたキャプスタンサーボ制御トラックエラ
ー信号、または、線３２８を介して与えられた自動走査
トラッキング可動要素位置エラー信号、あるいは、線３
３０を介して与えられたテンションアーム７０の位置を
表わす信号を選択することができる。図１７の上部にあ
る回路は、線３３０上にアナログ信号を発生するが、該
信号は、通常は３３１で示される適切なループ補償回路
によって、前述のテンションアームの位置を表わす。シ
ャトルおよび静止フレーム再生中における順方向および
逆方向アームに対するアーム位置ぎめ基準は、マイクロ
プロセッサからの出力ラッチ３１４を利用して、符号線
３３３および３３５によってセットされる。さらに、線
３３７はテープを装填したり、出したりするための実際
の機械的アーム位置を測定するように選択されることが
できる。

【００３３】自動走査トラッキング装置（ＡＳＴ）の動
作については、図１１の機能ブロック図で広範囲にわた
って説明したが、修正装置および振動発生装置の制御に
ついて見ると、従来技術による装置（本発明の出願人と
同一の出願人によるもので通常同様な動作を行う、米国
特許出願第６７７，８１５号および同４，１５１，５７
０号）と比較して、該ＡＳＴサーボのこの部分の制御と
動作に関してはかなりの改良がなされている。すでに広
範囲にわたって述べたように、該振動発生装置は、図１
１で示されるように、信号を発生しそれは加算器２１０
に与えられ、該加算器は該駆動増幅器２２０への駆動信
号を変え、さらにヘッドがトラックを再生する際に、記
録されたトラックに関して横切るようにヘッドの位置を
発振させるような態様で、バイモルフ２２２を偏向させ
ている。該横方向運動は振動あるいは正弦波信号の形を
しており、トラックに関して僅かにそれを動かすように
与えられて、トラック位置エラー信号を発生するのであ
るが、該信号は、振動されたヘッドによって再生された
ＲＦビデオ信号の振幅変調の形をしている。

【００３４】振動の利用については前述のラビッツァ米
国特許第４，１５１，５７０号で説明されているが、本
装置での利用としては、バイモルフに与えられる振動の
振幅は、かなり低減されたレベルに置かれ、トラッキン
グエラーを検出するために、トラック偏差に対する少量
の故意のヘッドを与えている。該エラー信号を監視する
ことはディジタルフィルタによって達成され、交流修正
を行い、かつ、もう一つのエラー信号成分を発生して、
存在する高率（高周波数）幾何学的エラーを除去する。
前述のラビッツァ特許第４，１６３，９９３号において
は、幾何学的エラーは検出されて、交流エラー信号が、
６０，１２０および１８０Ｈｚの周波数で成分信号を監
視することによって、アナログ領域で発生され、さら
に、これらのエラー信号はエラー修正信号を発生するよ
うに組み合わされて、高率幾何学的エラーを除去してい
た。該振動周波数は、望ましいことに、約４５０Ｈｚの
周波数におかれているので、この理由については前述の
ラビッツァ特許第４，１５１，５７０号で十分説明され
ているが、次の事が明らかになる筈である、すなわち、
４５０Ｈｚの周波数の周囲に生ずるエラーに対して閉ル
ープ修正を行うことは不可能である。それは、かかる閉
ループ装置では、そうすることによってほとんど４５Ｈ
ｚだけの帯域幅しか与えないからである。従って、６
０，１２０および１８０の周波数でのサンプルは、数サ
イクル引きつがれ、積分されかつ加算されるとエラー駆
動信号を発生し、かかる高率幾何学的エラーに対するエ
ラー修正を行う。

【００３５】エラーが実際に１８０Ｈｚ以上の周波数で
存在し、従って、動作中により正確な幾何学的エラー修
正が行われることが望ましいということが明らかになる
筈である。かかる動作が確実に行われるならば、幾何学
的エラーのより正確な修正が達成できるのである。また
この事はさらに、与えられた振動信号の必要振幅を低減
することもできる。

【００３６】本発明による装置は、再生ＲＦビデオ包絡
線から取られることのできるサンプル数をかなり増加さ
せ、ほとんど８４０Ｈｚまでその帯域幅を増加させる方
法で、より正確な交流あるは幾何学的エラー修正信号を
発生することができるが、該８４０Ｈｚは従来技術装置
を超える実質的な改良を表わすものである。さらに、該
振動、該同期検出、および信号のサンプリングなどはす
べて同期化されているので、エラー測定値は、一つの走
査ドラム回転から次の回転へと、また、振動動作中のヘ
ッドの最大行程値に関して正確である。

【００３７】従来技術による装置とは異なり、本発明の
装置は完全に位相同期的、すなわち、位置同期的および
周波数同期時でもあるので、そうでなければ位相同期損
失の結果として生ずるであろう変化も起こらないし、従
って、幾何学的エラーを修正するのに適したカーブの精
度に不利な影響を及ぼすこともない。さらに、サンプル
の場所も有効ビデオＲＦ信号に正確に適合するように動
かすこともできる。

【００３８】上述の諸目的を達成する回路の機能ブロッ
ク図は、図１２および図１３にある添付のタイミング図
と共に、図１４に示されている。先ず、図１４のブロッ
ク図について見ると、該ブロック図は振動発生装置２１
２を示しているが、これは基本的にはマイクロプロセッ
サ３０によって制御されるプログラム可能なカウンタで
あって、出力３４０においてクロックパルスを発生し、
該クロックパルスはＤフリップフロップ３４２をクロッ
クするが、それは除数２による除算器からなるように結
合されている。該フリップフロップ３４２は同期検出装
置２２８の動作を制御するように線３４４によって結合
されており、また、もう一つのＤフリップフロップ３４
６に入力を与えているが、該フリップフロップ３４６
は、次いで、マイクロプロセッサ３０によって制御され
る振動位相変調回路３４８によってクロックされる。振
動位相調整主動プログラム可能スイッチ３５０は、マイ
クロプロセッサに結合されて、マイクロプロセッサにデ
ィジタル数を与えているが、該ディジタル数は、振動位
相変調回路３４８を制御するのに利用されて、振動発生
装置によって制御される振動信号の位相を歩進させたり
あるいは遅延させる。該振動位相変調回路の出力は、Ｄ
フリップフロップ３４６をクロックし、該フリップフロ
ップの出力は振動フィルタ３５２に与えられると該フィ
ルタはＤフリップフロップ矩形波出力を正弦波に変換
し、それは駆動増幅器２２０に与えられて前述したよう
にバイモルフを駆動させる。ビデオヘッドからのＲＦ再
生信号は、ドロップアウト制御線３４５を有するＲＦ検
出装置２２６で受信され、各走査ドラムの回転中のドロ
ップアウト時間中に該ＲＦ信号を閉塞する。該ＲＦ検出
装置２２６の出力は同期検出装置２２８に与えられる
が、該同期検出装置は、線３５６を介してマイクロプロ
セッサ内のアナログ／ディジタル変換器に与えられるア
ナログ出力を有している。

【００３９】除数２による除算器３４２からの出力は同
期検出装置２２８のスイッチングを制御するので、それ
はＲＦ検出信号を適切なレートで反転し、存在するエラ
ーの振幅は、ドロップアウト時間中以外に、その出力３
５６で発生される。マイクロプロセッサは割り込み命令
を有しており、該命令は、内部の記憶装置に、アナログ
値に対応するディジタルワードを、割り込みの発生で決
定されるサンプル時間に記憶するのに有効である。再生
ヘッドを搭載している走査ドラムの一回転の経過を通じ
て、つまり一ヘッドパス中に、１４サンプルがＮＴＳＣ
５２５本線装置の記憶装置に記憶され、（６２５本線Ｐ
ＡＬあるいはＳＥＣＡＭフォーマットでは１５サンプ
ル）、該装置から、図１１で示したようなディジタルフ
ィルタと、交流修正回路は交流エラー修正信号を発生
し、該信号は高率幾何学的エラーを除去する。

【００４０】本発明の装置のＡＳＴサーボの重要な点に
よると、振動信号動作の相対的なタイミング、同期検出
装置およびエラーサンプルのサンプリングを制御する割
り込み等は、各ヘッド回転に正確に同期化されていて、
正確なエラー測定値を発生し、該測定値から、ディジタ
ルフィルタは交流幾何学的エラー修正信号を発生する。

【００４１】図１４のブロック図の動作の本質について
は、図１２，図１３のタイミング図によってより容易に
理解できるであろう。先ず、図１２の（１）から始める
と、静止フレーム再生中のバイモルフに与えられる信号
の電圧波形が示されているが、それは、全ヘッドパスす
なわちヘッドを搭載している走査ドラムの回転中、に生
ずる鋭い下方向リセットを有する、通常は上方向に傾斜
している部分からなっている。変換ヘッドのリセットと
傾斜運動に関して、静止フレーム中の通常の動作は、ハ
ザウェイ他による米国特許申請第６７７，８１５号に広
範囲にわたって説明されている。テープの記録トラック
に関して変換ヘッドで横断される角度は、正常速度（記
録中のテープ速度）以外の全テープ速度に対して異なる
ので、該変換ヘッドは、テープが正常速度よりもゆっく
り動くかあるいは正常速度より速く動くかによって、一
方向へあるいは他の方向へと次第に傾斜される筈であ
り、また、図１２の（１）の電圧波形は、該変換ヘッド
が一回転を完了する際にリセットを必要とする静止フレ
ーム再生中の該変換ヘッドの動きを示している。図１２
の（１）はまた、ヘッドを搭載するバイモルフに与えら
れる非常に拡大された正弦波すなわち振動信号を示して
おり、それは動作中のヘッドをトラックに沿って動く際
に、記録されたトラックを正弦波の態様で横断させてい
る。これによって、再生ＲＦ信号の包絡線の振幅変調を
与えており、該信号は検出され、エラー修正信号を発生
するのに利用されるが、その態様については前述のラビ
ッツァ特許第４，１５１，５７０号および同第４，１６
３，９９３号で明らかにされている。図１２の（１）に
示された偏向発生電圧波形の上向きの傾斜とリセット部
分および図１２の（２）に示されたＲＦ包絡線の相対的
な位置は、リセットが各ＲＦ部分の間に置かれるドロッ
プアウト中に発生することを示している。図１２の
（３）に示される一サイクル走査タコメータ信号も、ド
ロップアウトおよびリセットパルスに非常に隣接してい
発生する。このタコメータパルス信号が図１２の（４）
に示される割り込み命令（１ＲＱ）動作、および同期検
出装置の動作に対する基本的なタイミングを発生してお
り、該同期検出装置は与えられた振動信号をスイッチ切
替えして、振動を利用することによって検出されたヘッ
ドトラッキングエラーを測定する。拡大振動信号は図１
２の（５）に、同期検出装置スイッチ波形は図１２の
（６）に、そして同期検出装置の出力は図１２の（７）
にそれぞれ示されている。

【００４２】前述したように、１４のサンプルが有効ビ
デオ部分に沿ってサンプルされているが、これらのサン
プルは、Ｓ1 からＳ14まで符号をつけられてＲＦ包絡線
内に置かれており、図１２の（１）の電圧波形、および
図１２の（５）、図１２の（６）さらに図１２の（７）
の波形図で示されている。図１２の（５）にあるよう
に、該サンプルの場所がバイモルフに与えられた振動信
号のピークに一致するように、有効ＲＦ領域に沿って該
サンプルを平均に配置することが望ましいし、また、ト
ラックに沿ってヘッドを再生する各走査あるいは各パス
の間、すべての１４サンプルが表われているようにそれ
らを適切に配置することも望ましいのである。採用され
たサンプルは割り込み命令のタイミングに応じており、
走査装置タコメータパルスに時間合わせされているが、
該パルスは、ヘッドとタコメータの両方が回転する走査
ドラム上に設置されているので、変換器ヘッドと明らか
な位置関係を有している。

【００４３】該１４のサンプル（ＮＴＳＣフォーマット
信号に対する数であって、ＰＡＬあるいはＳＥＣＡＭ信
号に対しては１５）はＲＦ包絡線に沿って平均に配置さ
れているのであるが、必要に応じて、さらに幾つかのサ
ンプルが採用されたり、または、同数のサンプルが異な
るやり方で配置されることも可能である。幾何学的エラ
ーの大半は通常、各再生ＲＦ部分の始めと終わりに表わ
れるので、図１２で示され説明されているよりも終わり
に近い所でサンプルをまとめて、幾分異なる情報を得る
ことも望まれ得る。例えば、図１２の（７）のサンプル
は同期検出装置の結果の出力のピークに置かれているけ
れども、必要に応じて、ピークに近い反対側でサンプル
されることもある。エラーは通常余弦関数であるので、
ピークから３０段階の分散があり、なおかなり正確なエ
ラー測定値が得られる。サンプルがこの態様でまとめら
れるにしても、あるいはまたＲＦ部分全体に平均に置か
れるにしても、採用されたエラーサンプルの値は次い
で、幾何学的エラー修正信号を発生するために、図１１
のディジタルフィルタに与えられる。

【００４４】該サンプルの場所は割り込み命令のタイミ
ングの関数であり、所望によりヘッドの有効走査に沿っ
て適切に配置され得るような態様でプログラムすること
ができる。サンプルが実際にプログラムされた場所に関
係なく、同期検出装置によるスイッチングは、振動正弦
波の零交差に置かれるのが都合よく、これは、図１２の
（６）を図１２の（５）と比較することによって示され
る。従って、該スイッチングは正弦波の下の部分を反転
して、図１２の（７）に見られる整流正弦波を得るので
ある。該割り込み命令をスイッチングの半周期の中間、
すなわち、前述のスイッチング遷移の途中に発生させる
こともまた望ましい。その結果、測定されるエラーは、
実質的に下方向のカーブ上の場所におけるエラーではな
くて、図１２の（７）で示されるようにピークエラーで
ある。明らかに、サンプル場所が実際のスイッチング場
所に近ければ、エラーはかなり小さく、実際のエラーの
値に関して不正確な値を与えてしまうであろう。割り込
みの場所だけでなく同期検出装置のスイッチングの場所
もマイクロプロセッサのソフトウエアにプログラムされ
ていて、容易に調整されかつ正確な制御を行う。さら
に、振動信号の位相は駆動増幅器に与えられてバイモル
フを駆動させているのであるが、これもまた、図１４に
示されているディップスイッチ３５０の手動制御によっ
て調整することができる。

【００４５】振動位相、同期検出装置の動作および該同
期検出装置からサンプルを得るための割り込み場所、相
互間の最適位相同期関係を得るために、これら三つの動
作は、ヘッドの各回転中の走査装置タコメータパルスの
発生に同期化されている。より特定的には、一サイクル
タコメータパルスの発生において、マイクロプロセッサ
の利用するカウンタは該タコメータの発生からカウント
し、割り込みタイミングを与えるので、最初の割り込み
は、タコメータパルス発生後の精密な時間場所に発生
し、次いで第二のカウンティング周期を利用して、各サ
イクル中に１４のサンプルが最適条件で与えられるよう
に、連続する割り込みタイミングを制御する。次のタコ
メータパルスの発生において、第一周期が再びカウント
され、所望通りに第二周期が後に続く。タコメータ信号
の存在は、それと第一割り込みとの間の臨界タイミング
を制御するので、割り込み命令は、必要に応じて、走査
装置の回転ごとに再時間合わせされる。しかし、明らか
なことではあるが、割り込みタイミングの外見は図１２
の（４）で示されるように変化しないがそれについては
図１３でもう少しよく説明する。該タコメータパルスに
関する第一割り込みの場所を精密に制御することに加え
て、同期検出装置のスイッチングもまたよく似た態様で
制御されている。換言すれば、カウンタの精密なカウン
トに対応する第一の周期は該同期検出装置のスイッチン
グを制御し、後に続くスイッチングは他の周期に対応す
る第二のカウントによって制御されるので、同期検出装
置のスイッチ相互間のタイミングは基本的には、隣接す
る割り込み発生相互間の周期と同一なのである。この事
は、図１２の（４）と図１２の（６）とを比較すれば明
らかである。タコメータの発生さらに同期検出装置の第
一スイッチング後の最初の周期は次のようになってい
る。すなわち、それは割り込み間のちょうど中程に発生
する、換言すれば、これも図１２の（４）と図１２の
（６）を比較すれば分かるように、同期検出装置の連続
するスイッチング間の中程に割り込みが生ずるのであ
る。

【００４６】前述の事から理解されるように、該タコメ
ータパルスは、所望通りにまた図１４から明らかなよう
に、割り込みと該同期検出装置のスイッチングとのタイ
ミングを非常に精密に制御し、該振動基準発生装置は、
前記同期検出装置のカウンタによって制御される出力信
号を発生し、さらにこの制御信号はまたＤフリップフロ
ップ３４６に与えられて、駆動増幅器２２０に振動信号
を発生するのである。従って、該振動は同期検出装置と
同期的に動作され、ゆえにそれと同期的である。ところ
で、図１４のように、除数２の除算器３４２からの出力
はＤフリップフロップ３４６のＤ入力に与えられてお
り、該フリップフロップは該振動の位相変調器によって
クロックされ、次いで該位相変調器はマイクロプロセッ
サの動作によるディップスイッチ３５０によって制御さ
れる。該位相変調器はＤフリップフロップ３４６をクロ
ックするので、マイクロプロセッサへのディップスイッ
チ入力の値を変えることによって振動の位相を変化させ
ることになる。それは歩進されたり遅延されたりでき
て、該割り込みおよび同期検出装置に関して、振動位相
を正確に位置ぎめするので、図１２の（５）、図１２の
（６）および図１２の（７）に示されるような関係が得
られるのである。この態様で、三つの成分、すなわち、
振動、同期検出装置の動作および割り込みは厳密に位相
同期的にされるので、ディジタルフィルタでの利用のた
めにマイクロプロセッサのアナログ／ディジタル変換器
に与えられる該エラー信号は（図１１）位相同期的であ
り、しかもヘッドパスからヘッドパスまで一定であり、
従って、非常に正確な幾何学的エラー修正信号となるの
である。

【００４７】同期検出装置のスイッチングの場所および
割り込みの場所を精密に制御する回路の動作についてよ
りよく理解されるために、図１３について該後者の説明
をしよう。該同期検出装置のスイッチングは、割り込み
タイミングに関して説明されるであろう態様と実質的に
は同一の態様で達成されるのだが、ただ異なるのは、ス
イッチ相互間の最初の周期とそれに続く周期の間のカウ
ンタの特定のカウントであって、その結果前述したよう
に該スイッチングの割り込みに対する関係が得られるの
である。図１３の（１）で示すようにタコメータパルス
はマイクロプロセッサ内のカウンタを始動させ、該カウ
ンタは図１３の（２）で示すように周期Ａに対してカウ
ントし、その最終カウントに達すると最初の割り込みが
発生する。該Ａカウントが達成されると、マイクロプロ
セッサは、次いでＢカウントにスイッチ切替えするが、
該Ｂカウントは実質的にはより長く、図１２の（１）お
よび図１２の（４）から図１２の（７）までに示される
ように、有効走査領域に沿って、１４サンプルを平均的
に間隔を置いて並べるカウントに対応している。割り込
みは、タコメータパルスの出現後の最初の割り込みに続
いて、次のタコメータパルスが発生するまで、発生し続
ける。該連続するタコメータパルスは最初の周期Ａが再
度カウントされるようにし、また、それに続くヘッドの
回転に対して、タコメータパルス後の最初の割り込みを
トリガする。しかし、割り込みは、通常、各ヘッドの回
転に対して、都合のよいことに、平均して間隔を置かれ
ているので、該装置が一旦セットアップされると、それ
に続くヘッド回転中に位相変化は見られない。従って、
Ａ周期の終了時間は最初の割り込み場所を制御している
が、基本的には、連続するタコメータの発生前の、最終
割り込み周期のＢ周期の終了の結果として発生するであ
ろう場所と同一になる筈である。しかし、タコメータパ
ルス後の最初の割り込みは、実際にはＡ周期カウンタに
よって制御されており、従って、該装置は、各ヘッド回
転中に割り込みが生ずるので精度については安心であ
る。換言すれば、割り込みは、時間再調整が必要であろ
うとなかろうと、ヘッドの回転ごとに再時間合わせされ
る。このことは、動作中の位相周期におけるいかなるド
リフトをも妨げるという、該装置の精度に対する保護手
段となっているのである。

【００４８】自動走査トラッキングサーボについては、
図１１で、ジャンプが行われ、エラー修正も達成される
態様を機能的に説明したが、エラー修正の達成される態
様は図１５のブロック図で示される。この事は、図２３
および図２４で示される特定回路によって達成される。
図１５で示されるブロック図では、マイクロプロセッサ
３０は、カウンタ区分３６２，３６４および３６６を有
するプログラム可能なタイマチップ３６０と通信し、該
区分３６４は単発マルチバイブレータとして動作する。
線３６８上の１ＭＨｚ入力信号はカウンタ３６２および
３６６をクロックし、これらカウンタの動作としては、
カウンタ３６２は線３７０上に固定している出力周波数
カウントを発生する（但し、５２５本線装置か６２５本
線装置かによって異なるレートで）。該カウンタ３６６
はプログラム可能であり、線３７２上に可変周波数出力
を発生しているが、該カウンタは、テープ速度周期に作
用するデータバス３１を介して与えられる１６ビットワ
ードに従って変化する。通常３７４で示されるアップ／
ダウンカウンタクロック論理装置は、線３７０上と線３
７２上の信号の周波数間の差の関数であるクロックレー
トを効果的に制御し、かつ該クロックは、クロック線３
７８を介してアップ／ダウンカウンタ３７６をクロック
しており、またアップ／ダウン制御線３７９もアップ／
ダウンカウンタクロック論理装置によって制御されてい
る。該カウンタ３７６の増分または減衰によって傾斜が
発生するが、それはテープ速度により決定される予測値
である。該アップ／ダウンカウンタは、ディジタル／ア
ナログ変換器３８２に達する線３８０上に、直流エラー
信号を表わす８ビット値を与え、該変換器はアナログ出
力線３８４を有しており、それが該直流エラー信号を増
幅器３８６ならびに増幅器２１０に与える。線３８０は
また該アップ／ダウンカウンタの値をラッチするラッチ
３９０にも与えられていて、マイクロプロセッサはこの
８ビットワードを利用して、ジャンプが適切な時間にな
されるかどうかを決める目的でヘッドの位置を決定す
る。ジャンプが生ずると、線３９２のジャンプ命令が発
生し、線３９４の走査ドラムタコメータ信号が表われる
場合、アンドゲート３９６は信号を発生して単発マルチ
３６４をトリガする。線３９８のジャンプ方向信号もク
ロック論理装置３７４に与えられてジャンプの適切な方
向を決定する。直流修正ループはラッチ３９０にラッチ
されている情報を利用するし、処理後、マイクロプロセ
ッサはデータバス３１を介してデータを与えて、さらに
カウントを増分したり減衰したりして直流位置修正を行
うために、該アップ／ダウンカウンタ３７８をハードロ
ードする。また異なる時間に、該マイクロプロセッサは
ディジタル／アナログ変換器２１４をハードロードする
が、該変換器は増幅器２１８に出力を与えており、増幅
器２１８はコンデンサ２１６によって増幅器２１０に容
量的に結合される。該アップ／ダウンカウンタは、カウ
ンタ３６２および３６６によって制御することができる
しさらに、マイクロプロセッサによってハードロードす
ることもできて、交流ならびに直流エラー修正を発生
し、それが、最終自動走査トラッキングエラー信号とな
る。

【００４９】図１５の機能ブロック図の動作を行う詳細
な回路図は、図２３および図２４の電気的回路図で示さ
れる。その動作については図１１および図１５のブロッ
ク図に関して説明したので、ここでは詳しい動作は説明
されない。図２３の上部に見られるような自動走査トラ
ッキング制動ループ２２４は、アンペックスモデルＶＰ
Ｒ−２レコーダに使用されているものとほとんど同一で
ある。該動作を説明するプロダクトマニュアル（製品手
引）の一部が特にここに参照されている。図２４にある
ように、マイクロプロセッサはデータバスに信号を与
え、前述したように、ジャンプ命令を制御し、さらに線
３９２上のジャンプ命令は単発マルチ３６４にゲートさ
れ、該単発マルチ３６４は一サイクル走査ドラムタコメ
ータ信号が与えられるとトリガされてアンドゲート３９
６を動作させる。該単発マルチ３６４はクロック論理装
置３７４が６４カウントをアップ／ダウンカウンタ３７
６に与えるように制御し、所定の振幅を有する離散ジャ
ンプを発生して可動要素を動かし該ヘッドをトラックで
ジャンプさせる。線３９８は、ジャンプが順方向か逆方
向かを制御しさらに、該論理装置３７４がアップ／ダウ
ンカウンタ３７６のアップ／ダウン線を適切に制御する
ようにし向ける。有効ジャンプ線３９２はゲート４０
２，４０４，４０６および４０８にも達しているので、
これらのゲートの各々の一入力は、ジャンプが生ずる時
に動作される。順方向および逆方向線３９８もまた、順
方向ゲートが動作されるか逆方向ゲートが動作されるか
を制御し、さらに、第三の線４１０は単一トラックジャ
ンプに対して二トラックジャンプが生ずるかどうかを制
御する。４０２から４０８までの出力線は、時間ベース
修正装置回路に与えられて、それに、適切な振幅と方向
を有するジャンプが発生しようとしているという事を知
らせる。

【００５０】リールサーボ装置については、図５および
図６のブロック図ですでに説明したが、該装置は、マイ
クロプロセッサ３０ならびに図１９に示された特定回路
および図９と図１０のタイミング図などによって大きく
制御されている。図１９の回路について見ると、それは
各種の線を介して主データバスに相互接続されており、
またさまざまな情報を備える入力を有している。すなわ
ち、線４４０と４４２を介する巻取りリールタコメータ
情報、線４４４と４４６を介する繰出しリールタコメー
タ情報、さらに線４４８からのテープ方向情報および線
４５０を介するテープタコメータ情報等である。マイク
ロプロセッサ３０の出力信号はデータバス３１によって
ディジタル／アナログ変換器４５２と４５４へ向けら
れ、該変換器は、線４５６を介して、巻取りリールモー
ター駆動増幅器へ、および、線４５８を介して繰出しリ
ールモータ駆動増幅器へ、それぞれ出力駆動信号を発生
する。前述したように、各リール上に巻かれたテープの
直径は、トルクをプログラムするためにリールサーボ回
路によって測定されるのであるが、該トルクは、さまざ
まな動作モードの中のリールに必要とされるのである。
より特定すれば、巻取りリール６０および供給リール６
４のテープパックの直径を知ることによって、トルクは
プログラムされることができ、テープのテンション（張
力）が各種のモード中にも適切な範囲に保持される。適
切なトルクを保持することが望ましいので、動作中、テ
ンションは適切なレベルに保持される。該リールテープ
パック直径情報もまた該装置の動作を監視するに当たっ
て有用であり、測定されたリール直径が最大既知実際値
より大きい場合には、マイクロプロセッサによって装置
内に何か異常のあることを知らされる。さらに、テープ
がリールの一つを巻き進んだり巻き戻したりしている場
合には、動作が終わりに近づいているので、マイクロプ
ロセッサはリール速度を落としてテープがリールから離
れないようにすることができるということが、その直径
値によって知られる。

【００５１】該、リールサーボ装置は、巻き取りと供給
の両方のリールパックの直径を測定することができるだ
けでなく、リールが回転している方向をも即座に判定す
る。また、該サーボ装置はテープ速度および方向に関す
る情報を有し、かつ、自動走査トラッキングサーボ装置
での利用のために、該テープ周期情報を利用して、特
に、トラックジャンプが次の機会に生ずるかどうかを判
定させる。

【００５２】巻取りと供給リールのテープパックの直径
を判定するという面に戻ると、カウンタチップ４６０
は、巻取りリールテープパックの直径を判定する情報を
得るのに適応され、第二の積分回路カウンタチップ４６
２は、供給リールのための比較できる情報を与えるのに
適応される。これらの回路は同一であり、かつ、データ
バス３１に相互結合された８ビット二方向性データ線を
有してマイクロプロセッサと通信している。該カウンタ
チップ４６０の有するカウンタのうちの二つのカウンタ
４６４および４６６は、処理されたテープタコメータか
ら、交互に１カウントのタコメータパルスを累算する
し、また第三のカウンタ４６８は、アイドラ８０から直
接にテープタコメータパルスを累算して、テープ速度の
指示を与える。該チップ４６０回路内のどのカウンタで
も、ＴＦ動作ラインによって動作されると、アドレス線
Ａ1 とＡ2 によってアドレスされることができるので、
マイクロプロセッサは、カウンタ４６８回路からテープ
速度カウントを手に入れることができ、従って該カウン
トは、供給リールに関して比較できる情報を有している
もう一つの積分回路チップ４６２において、同じ目的の
ために必要とされることはない。しかし、該カウンタ４
６９はマイクロプロセッサ３０で利用されて、テープ装
填動作中の繰出しリールの速度を決定する。これらのカ
ウンタ４６４と４６６は交互にテープタコメータカウン
トを累算するのであるが、該カウンタが動作されて、リ
ールタコメータ周期に対応する期間中カウントを累算す
る場合に、該カウントはカウンタをクロックする。従っ
て、巻取りリールの各回転中に、カウンタ４６４および
４６６に独特の態様で累算されたテープタコメータカウ
ントが生ずるのであるが、その態様については図９のタ
イミング図で説明する。一つのカウンタがカウント累算
している場合に、もう一方のカウンタは先に累算された
カウントを効果的に記憶し、巻取りリールの回転によっ
て発生されているタコメータパルスの結果として正方向
の遷移が生ずる時は何時でも、カウントしていたカウン
タは停止し、もう一方のカウンタが開始する。これらの
二つのカウンタはこのような態様で動作を交替するの
で、一つのカウンタが常に、テープ速度に関するリール
速度を表わしているカウント値を有しており、よってリ
ールのテープパック直径を与えるのである。

【００５３】図１９においてカウンタを制御する該回路
は、線４４０と線４４２上に、入力巻取りリールタコメ
ータ信号を有しており、これらの線は９０度離れてい
て、その入力は、それぞれの２による乗算回路４７８と
４８０に達する出力線４７４と４７６を有する個別の比
較装置４７０と４７２に与えられているが、該乗算回路
の各々は、排他的オアゲート、反転器およびコンデンサ
からなっており、これらは、各々の縁もしくは、結合さ
れた比較装置によって発生される遷移に対する排他的オ
アゲート出力において出力パルスを発生するよう動作す
る。乗算回路４７８に対する排他的オアの出力はＤラッ
チ４８２をトリガし、該ラッチはもう一つのラッチ４８
４のＤ入力に達するそのＱ出力を有しており、さらに該
ラッチ４８４は、データバス３１上に信号を発生する緩
衝器４８８に達する線４８６に方向値を与えている。該
線レベルは巻取りリールが回転している方向を表わす。
２による乗算回路４８０の出力は、線４７４によって発
生されたＤ入力を有するもう一つのＤラッチ４９０をク
ロックし、線４９２上のＱ出力と第二ラッチ４９０の線
４９４上のＱ（バー）出力とは、信号を発生してカウン
タ４６４あるいは４６６のどちらかを動作させる。該Ｑ
出力線４９２は、線４５０のテープタコメータパルス信
号によって発生される一入力を有する排他的オアゲート
４９６にも与えられている。該排他的オアゲート４９６
の出力は線４９８をクロック信号を発生して両方のカウ
ンタをクロックするのであるが、それは動作された方
を、テープタコメータ信号のレートに対応するレートで
クロックする。該排他的オアゲート４９６を利用するこ
とによって、テープが装填され、リールが走行し続ける
結果生ずる問題を克服する。テープが装填される場合、
テープタコメータパルスは受信されず、従って、カウン
タ４６４と４６６は正確ではなくなる。次のクロックパ
ルスがもう一方のカウンタをクリアし、開始させるの
で、テープタコメータパルスが発生されない場合は該回
路の動作は停止するであろう。この問題を克服するた
め、該排他的オアゲート４９６はクロックの縁を発生し
て、それは、テープタコメータパルスの不在の間、該カ
ウンタを有効にする。リールタコメータは、カウンタの
一つに単一クロックパルスを与えてカウンタにそのカウ
ントを累算させ、さらにこの事は、テープが停止してい
る間、リールがなお回転している事を示す無効状態にあ
るとして、マイクロプロセッサによって検出される。次
いで該マイクロプロセッサはすでに説明したように、リ
ールモータの運転を停止する。

【００５４】上の回路の動作については図９を参照する
ことでよりはっきり理解される。図９の（１）は、カウ
ンタ４６４および４６６によって受信される処理された
テープタコメータパルスの拡大された図を表わす。図９
の（２）および図９の（３）は、二つのカウンタ４６４
および４６６のそれぞれへ達する線４９８と４９４上の
入力信号を示しており、図９の（２）は図９（３）の反
転図であることが理解できるのである。正方向の遷移が
入力線４９８と４９４の何れかに表われる時は何時で
も、この正方向の縁を受信するカウンタはリセットさ
れ、かつ、図９の（４）および図９の（５）に見られる
ようにカウントを累算し始めるのである。もう一方のカ
ウンタ入力で、それに続く正方向の遷移が発生する場
合、最初のカウンタは停止し、第二のカウンタがクリア
されてカウントを累算し始める。図９の（２）は変化持
続時間周期を示しているが、それはリールテープパック
直径における明らかな変化を示すため拡大されて示され
ている。レベルの該持続時間が長ければ、該リールテー
プパックの大きさも大になり、反対に、非常に狭いすな
わち短い持続時間レベルが生ずると、それは該リールテ
ープパックの大きさがより小さいことを表わし、その結
果、該作動カウンタにおいて少ないカウントを累算する
のである。

【００５５】該マイクロプロセッサ３０がカウンタ４６
６および４６８に質問をする場合、両方のカウンタから
値を得て、二つのうちのより高いカウントを利用するよ
うプログラムされる。従って、時間Ｐ1 の時点で質問が
発生すると、カウンタ４６４はカウンタ４６６より高い
カウントを有することになり、該マイクロプロセッサ
は、その計算を行う際にカウンタ４６４のこのより高い
カウントを利用することになる。しかし、時間Ｐ2 の時
点で質問が発生する場合には、従って、カウンタ４６６
はより大きい累算カウントを有し、この値を利用するこ
とになる。該リールテープパック直径が、時点Ｐ2 の場
合のように、増加しつつある場合には、カウンタ４６６
からの最も正確な値は、それが増加中であって、この情
報は事実上即座に利用できるということを実際に示して
いる。反対に、該リールテープパック直径が、時間Ｐ3
の時点で発生するように、減少しつつある場合には、両
カウンタは動作されてより急速に零となるので、図９の
（２）および図９の（３）で示すようにＰ3 における値
は非常に素早く利用される。従って、二つのカウンタの
うちのより高い値のカウンタを利用することによって、
該マイクロプロセッサは、いかなる特定の時間における
リールテープパック直径に関する固有の情報でも利用で
きるのである。供給リールの回路も該巻取りリールのそ
れと同一であるので、供給リールのテープ直径もまた何
時でも計算され得ることが理解されるはずである。

【００５６】入手される直径の数字はマイクロプロセッ
サによって積分されて、テープラップ安定平均直径値を
得るのである。

【００５７】該リールサーボの他の重要な点によって、
図１９もまた、テープ周期、すなわち、テープ速度の反
転を測定する回路を有しており、また該テープ周期情報
は、主としてマイクロプロセッサによって利用されて、
傾斜を予測し、また変換ヘッドの各回転中の適切な時間
に、トラックジャンプ動作が達成されるかどうかを予測
する。このために、該テープ周期回路は、主として自動
走査トラッキング装置に利用されるが、それはテープタ
コメータ情報を利用してクロック時間周期を与えるの
で、それは、リールサーボ回路を有する回路の範囲内に
都合よく位置されている。該テープ周期の値は、前記巻
取りリールテープパック直径測定に関して説明したのと
非常によく似た態様で決定され、さらに、これに関し
て、該回路はカウンタ積分回路チップ５００を有してお
り、該チップは二つのプログラム可能なカウンタ５０２
と５０４を備えており、該カウンタは、線４５０のテー
プタコメータパルスの関数であるテープ運動の周期の
間、５２４を介して２Ｈレートカウントを交互に累算す
る。従って、入力線４５０上のテープタコメータ信号は
分割装置として動作するようにプログラムされたカウン
タ５０６のクロック入力に与えられ、それはＮＴＳＣ信
号に対するタコメータレートを５で乗算し、かつその出
力信号は、ナンドゲート５１０および反転器５１２に達
する線５０８上に表われる。また該反転器の出力は、Ｑ
およびＱ（バー）出力を有する除数２による除算器とし
て構成されるＤフリップフロップ５１４をクロックする
が、該ＱとＱ（バー）出力はそれぞれの線５１６と５１
８によって、カウンタ５０２と５０４の入力に与えられ
る。該ナンドゲート５１０はＤラッチ５２０を制御しか
つそれをセットして、そのＱ出力がアンドゲート５２２
を動作させるのであるが、該アンドゲート５２２はその
他の入力として、線５２４上にクロック信号を有してお
り、それは２Ｈレートであり、それぞれのアンドゲート
５２６と５２８とによってカウンタをクロックする。

【００５８】動作中、該２Ｈクロックパルスは、適切に
動作されたカウンタ５０２または５０４をクロックす
る。図１０の（１）で、該２Ｈクロックは発生するパル
スの実際の数より少なく拡大されて示してある。図１０
の（３）の波形は、図１０の（２）で示されているもの
の副波である。テープが急速に走行している場合には、
図１０の（２）および図１０の（３）の信号の周期は、
テープがもっとゆっくり走行している場合より短くなる
のである。従って、図１０の（２）および図１０の
（３）の波形は、該テープ速度の変化するレートを実証
するために拡大されているのである。図１０の（２）あ
るいは図１０の（３）のどちらかの波形に正方向の縁が
生ずることによって、適切なカウンタがリセットされ、
もう一方のカウンタが動作正方向縁を受信するまで、発
生する２Ｈクロックパルスの数をカウントし始める。こ
の事は、もう一方のカウンタをもリセットし、カウント
し始めるようにさせ、また同時に、先にカウントしてい
るカウンタのカウントを停止させる。図１０の（４）お
よび図１０の（５）で示すように、該テープがもっとゆ
っくり走行している場合、作動カウンタは、テープがも
っと速く走行している場合より大きいカウントを累算す
ることになる。

【００５９】巻取りリールカウンタおよび供給リールカ
ウンタの場合のように、マイクロプロセッサがカウンタ
５０２および５０４に質問し、テープ周期を決定する場
合、正確な値として二つのカウントのうちの大きい方を
取る。マイクロプロセッサで利用できる二つのカウンタ
を有するとの利点は、これらのカウンタがテープ周期に
関する正確かつ素早い情報を提供してくれることであ
る。二つのカウンタを利用することによって、大きい方
のカウントはかなり正確になり、その値は、動作中のマ
イクロプロセッサにより利用されるためにすぐに応用さ
れるのである。

【００６０】テープが実際に停止した時間をマイクロプ
ロセッサが気付くこともまた重要なことである。テープ
がゆっくりになるにつれてカウントは増加し、テープが
停止すると、カウントは遂には該カウンタの最終カウン
トに達し、ロールオーバしてまた新しく始めるのであ
る。この事によって不正確なカウントを発生することも
あるので、それが起こらないようにする用意もなされて
おり、それは、カウンタ５０２と５０４の出力によって
与えられる入力線を有するゲート５３０によって達成さ
れる。どちらかのカウンタが最終カウントに達すると、
それはゲート５３０の一入力に出力信号を与え、次いで
該ゲート５３０は、反転器５３４を介してＤフリップフ
ロップのクロック入力に達する線５３２に低い出力を発
生する。該Ｄフリップフロップ５２０をクロックするこ
とによって、そのＱ出力を低下させかつゲート５２２を
不動作にし、該ゲート５２２は２Ｈ周波数クロックを閉
塞するので、カウンタ５０２および５０４はもはやカウ
ントしない。これは、該カウンタの最終カウントで発生
するので、マイクロプロセッサは、質問の際に最終カウ
ントが受信される事によって、実際にテープが停止した
ことを知るのである。テープが再び動き出すと、テープ
タコメータパルスが発生し、信号がカウンタ５０６によ
ってゲート５１０の一入力に与えられ、それはフリップ
フロップ５２０をセットして、そのＱ出力を低下させ、
さらにゲート５２２を動作させて、カウンタ５０２また
は５０４のクロッキングを再開するのである。

【００６１】図７のブロック図で示した走査ドラムある
いは走査装置サーボの動作を逐行する回路についての詳
細は図２２に示されている。前述したように、該走査装
置サーボは二つのサーボループ、すなわち速度サーボル
ープと位相サーボループとからなっている。該速度サー
ボループの精度は極度に高いので、該位相サーボは実際
には、位置ぎめサーボループとして動作し、速度サーボ
ループの動作のために、走査装置が一旦同期化された
り、ロックされた場合、それを適切な位相場所に置く。
該走査装置サーボ回路は、一部はそれがマイクロプロセ
ッサの制御下にあるという理由のために、その動作能力
の幅において非常に強力でありしかも融通がきく。こう
いう事実のために、該走査装置位相位置は基準垂直に関
して容易に歩進したり遅延したりすることができるし、
さらに、変化するリード時間を必要とする、各種の時間
ベース修正装置を備えるよう操作することもできる。

【００６２】ところで、特に図２２に戻って、ヘッドの
回転に同期的な走査装置タコメータパルスは、入力ライ
ン５５０に与えられ、それは、低インピーダンス入力増
幅器５５２に結合され、該増幅器５５２の出力は、スラ
イサ５５６に容量的に結合されている線５５４上に発生
する。該スライサの出力線５５８はタイミングパルスを
発生し、それは、入力線５５０に与えられた走査装置タ
コメータからの入力信号の振幅とは独立している。この
パルスは、Ｄフリップフロップ５６０をクロックし、そ
れは三状態ラッチ５５９を介して、線５６１上のマイク
ロプロセッサ３０から走行命令を受信する。該フリップ
フロップは、タイマチップ５６６のタコメータ遅延単発
マルチ５６４およびゲート５６８に結合されるＱ（バ
ー）出力５６３を有している。そのＱ出力線５６２は、
三状態緩衝器５７０に結合され、それは次いでデータバ
ス３１に結合される。走査装置タコメータパルスが入力
線５５０に与えられると、低い信号が線５６２に発生さ
れ、それは三状態緩衝器５７０をセットし、さらに、ゲ
ート５７４と５６８を介して線５７２に割り込み信号
（１ＲＱ）を発生する。該割り込みはマイクロプロセッ
サに与えられてその現在の活動を停止させ、該割り込み
の発生源を判定させる。三状態緩衝器５７０が付勢され
ることによって、マイクロプロセッサは、該割り込みが
第一の走査装置タコメータパルス信号に由来しているこ
とを判定することができる。

【００６３】該走査装置サーボ回路の特に重要な点は、
タコメータの位相を正確に判定するマイクロプロセッサ
の能力であり、これは、該プロセッサに、第一の走査装
置割り込み信号に続いて第二のそれを与えることによっ
て達成されるのであるが、該第二の割り込みは、マイク
ロプロセッサが必要とする最大時間を僅かに超える所定
の時間周期だけ遅延していて、現在の指令を中止し、か
つ現在処理中のすべてのデータを記憶する。換言すれ
ば、次の割り込みを処理できる前に、ハウスキーピング
活動を完成するには２０マイクロ秒以上必要であるの
で、該第二の走査装置割り込み信号は第一割り込みに続
いてほゞ２０マイクロ秒遅延しており、よってマイクロ
プロセッサも現在の動作を完成する時間があり、また第
二の走査装置割り込みを即座に処理する準備が整うので
ある。この事によって、該走査装置サーボは１マイクロ
秒以内のタイミング分解能を有するヘッド回転の制御を
行うことができるのであり、それは該マイクロプロセッ
サの分解能力の範囲内である。

【００６４】該遅延を達成するために、線５６３上の走
査装置タコメータ信号は単発マルチ５６４に与えられ、
該単発マルチ５６４は２０マイクロ秒遅い遅延走査装置
タコメータ信号を出力５７６に発生する。これはＤフリ
ップフロップ５７８をクロックし、その結果、そのＱ出
力線５８０はゲート５７４に与えられて、線５７２に第
二の割り込み命令を与える。同時にそれはゲート５７４
を付勢し、該Ｑ出力もまた三状態緩衝器５８２をセット
し、該緩衝器の出力はデータバスに与えられるので、第
二の割り込みが生ずると、マイクロプロセッサは該三状
態緩衝器５８２をストローブすることができるし、実際
に、それが遅延走査装置タコメータ割り込みであると判
定することもできる。一旦、該第二の割り込みが受信さ
れると、マイクロプロセッサはタイマチップ５６６およ
びタイマチップ５８４における値を即座に調べ、かつ何
らかの速度および／または位相エラーがあるかどうかを
判定することができる。これに関して、該タイマチップ
５６６は速度傾斜発生装置５８６を有しており、該発生
装置５８６は基準発生装置からの１ＭＨｚクロックによ
ってクロックされ、さらに第二の走査装置タコメータ割
り込みが発生する際に、マイクロプロセッサは、該速度
傾斜発生装置内に生ずるディジタル値を、出力線５８７
で検査し次いでそれを再トリガする。

【００６５】同様に、タイマチップ５８４も垂直位相単
発マルチ５８８を有していて、それは基準発生装置に由
来する入力５９０の基準垂直によってトリガされるが、
この単発マルチは、マイクロプロセッサ制御下にあるこ
とで可変であり、走査装置位相を歩進させたり遅延させ
たりすることに関して前述した点も含めて、その周期も
マイクロプロセッサにより与えられた指令に従って歩進
したり遅延したりすることができる。該垂直位相単発マ
ルチの出力は、位相傾斜発生装置５９４の入力に結合さ
れる線５９２に表われるが、該位相傾斜発生装置５９４
もまた１ＭＨｚクロックによってクロックされる。出力
線５９５における該位相傾斜発生装置のディジタル値も
同様に第二の走査装置タコメータ割り込みの発生におい
て調べられ、何らかの位相エラーがあるかどうかを判定
する。線５９２上に入力信号が存在することによって、
位相傾斜発生装置５９４を再トリガし、さらにそれは、
第二の割り込みが生ずるまでクロックされ続けるのであ
る。

【００６６】速度傾斜発生装置５８６および位相傾斜発
生装置５９４から、マイクロプロセッサが値を得ている
ために、次いで、位相エラーあるいは速度エラーが、も
しあれば、それを判定し、データバス３１によって、そ
れぞれのディジタル／アナログ変換器５９６と５９８に
エラー信号を与える。該ディジタル／アナログ変換器５
９６は増幅器６００に結合される出力線を有しており、
該増幅器は線６０２上に速度エラーを表わす出力を発生
し、これは加算点６０３で位相エラー成分信号の中に加
算されるのであるが、該位相エラー成分信号は、増幅器
６０４に結合される線によって、ディジタル／アナログ
変換器５９８から得られており、該増幅器６０４の出力
は次いで線６０５によって、第二の増幅器６０６に結合
される。速度エラーと位相エラーの和はモータ駆動増幅
器に達する線６０８上に表われ、該増幅器は走査装置モ
ータを駆動する。

【００６７】タイマチップ５６６もまた、自動走査トラ
ッキング割り込みとして定められた部分６１０を有して
いるが、それは１ＭＨｚクロックによってクロックされ
るレート発生装置カウンタであって、出力６１２で高い
信号を発生し、Ｄフリップフロップ６１４をクロック
し、それはゲート５６８に達する線６１６に割り込み信
号を与えさらにマイクロプロセッサに割り込みを発生す
る。三状態緩衝器５７０と５８２の両方が不動作である
という事実によって、該マイクロプロセッサは、自動走
査トラッキングカウンタからの割り込みが、走査装置あ
るいは遅延走査装置タコメータ割り込みに対するものと
しての自動走査トラッキング割り込みであるという事に
気付いている。割り込みが発生した後、マイクロプロセ
ッサは、三状態ラッチ６２４，６２６および６２８にそ
れぞれ結合されたリセット線６１８，６２０および６２
２を介して、フリップフロップ５６０，５７８および６
１４をクリアするように適応されるのであるが、これら
の三状態ラッチは、データバスを介してマイクロプロセ
ッサからその付勢信号を受信しているのである。

【００６８】前述したように、本装置はさまざまな型の
時間ベース修正装置、すなわち特定のタイムベース修正
装置の動作に必要な量の遅延によって変化する走査装置
位相歩進の量を必要とするような時間ベース修正装置
に、有効的に結合され得るが、これに関して、入力緩衝
器６３０は８ビット情報を有するように準備されていて
該情報は、走査装置の位相調整のための適切な量を与え
るようセットされ得る、ディップスイッチ６３２によっ
て、効果的に与えられる。８ビットのタコメータ位相調
整は必要とされないので、入力緩衝器６３０は次のよう
な二つの動作に効果的に分割されることもできる。すな
わち、最も右側の四本線は、走査装置位相タコメータ調
整を発生し、従って、最も左側の四本線はテストモード
の始動を発生する、ということが考えられる。マイクロ
プロセッサが該緩衝器６３０をストローブする場合、そ
れは走査装置位相調整を行う番号を得て、これを利用し
て垂直位相単発マルチ５８８の時間を変化させ、該単発
マルチ５８８は位相傾斜発生装置５９４をトリガする。
この態様で、該垂直位相は、本装置で利用されている特
定の時間ベース修正装置にとっても適切に走行されるこ
とができるのである。

【００６９】図８のブロック図で説明したキャプスタン
サーボは、図２０および図２１の詳細な回路によって実
行される。キャプスタンタコメータ信号は、カッドＤラ
ッチ積分回路６４２の一部であるＤラッチに達する線６
４０（図２１）に与えられ、かつ、基準入力周波数信号
は線６４４を介して与えられる。これらのラッチは、線
６４６を介してマイクロプロセッサ出力クロックＥによ
ってクロックされ、さらにこのクロックはアップ／ダウ
ンカウンタ６４８をもクロックし、その出力はディジタ
ル／アナログ変換器６５０に与えられ、該変換器６５０
は、通常６５２で示される駆動増幅器回路にアナログ出
力信号を発生する。該回路は、高利得部分６５４と低利
得部分６５６および、高または低利得エラー信号のどち
らかを発生するようにマイクロプロセッサによって制御
されたスイッチ回路６５８とからなっている。マイクロ
プロセッサ制御の線６６０は該スイッチ回路６５８を制
御して、線６６２上のスイッチによって、上方の回路６
５４から高利得信号を、あるいは、下方の回路６５６か
ら低利得信号を、のいずれかの信号を与えさせ、その結
果、該キャプスタンエラー信号が出力線６６４で発生さ
れる。

【００７０】図２１で示される回路は、線６４４の基準
位相を線６４０のキャプスタンタコメータの位相と効果
的に比較し、キャプスタンサーボエラー信号を発生して
キャプスタンの正確な速度を制御する。ここに示された
回路は、サーボ装置を暴走させてしまうような一般的な
諸問題に煩わされないという利点を有しているが、その
ようなことは、キャプスタン方向感度あるいは上方また
は下方の速度の限界がないという理由のために起こり得
ないのである。該回路は、過度のオーバシュートなしに
位相ロックを達成するアナログ出力を発生し、たとえ制
御可変レート、すなわちキャプスタンタコメータが、反
対方向における基準レートを超えるようなことがあって
も、反方向の暴走が起こり得ないようにしている。より
特定的には、一般の従来技術によるキャプスタンサーボ
は二通りの異なる方法で暴走が起こり得る。第一の方法
は、フィードバックの極性が、発生したエラーの対応反
転なしに、正常なキャプスタン方向に従って定められた
極性から反転される場合に生ずる。キャプスタンの暴走
し得る第二の方法は、アップ／ダウンカウンタが、カウ
ント限界条件に達して、ロールオーバすることが可能な
場合に生ずる。本発明による回路は、それがキャプスタ
ン方向あるいはエラー変化に対して自動的に補償すると
いう事実によってこれらの問題を克服している。

【００７１】該回路は、完全に同期的なアップ／ダウン
二進カウンタ６４８および適切なゲートを利用して該カ
ウンタを動作させ、かつアップ／ダウン制御線６６６を
制御する。基準入力およびタコメータ入力は方向線に従
って、カウンタ６４８を増分したり減衰したりするよう
に自動的に誘導される。キャプスタンタコメータ線６４
０に対するＤラッチの出力はナンドゲート６６８に与え
られ、また、該基準信号はＤラッチによってゲートさ
れ、それは排他的オアゲート６７０に結合される。該ナ
ンドゲート６６８は、該キャプスタンタコメータパルス
のあらゆる正の遷移に対して低い出力を発生し、この低
い出力信号は１クロック周期の持続時間を有している。
該Ｄラッチによって排他的オアゲート６７０に与えられ
ている該基準信号は、そのあらゆる遷移に対して低い信
号を発生し、この低い信号もまた１クロック周期持続す
る。該排他的オア６７０の出力は反転器６７２、および
もう一つの排他的オアゲート６７４の一つの入力に与え
られ、一方反転器６７２の出力はナンドゲート６７６に
与えられる。ナンドゲート６６８の出力は、反転器６７
８および排他的オアゲート６７４のもう一つの入力に与
えられる。反転器６７８の出力は、ナンドゲート６８０
の一入力に与えられ、ナンドゲート６８０および６７６
の出力はナンドゲート６８２に与えられ、さらにその出
力は、反転器６８４および線６６６を介して、アップ／
ダウンカウンタ６４８のアップ／ダウン制御に達してい
る。排他的オアゲート６７４の出力は、反転器６８６お
よび線６８８によって該アップ／ダウンカウンタ６４８
の入力を動作させるように与えられる。

【００７２】該論理回路の動作によって、該アップ／ダ
ウン制御線６６６を効果的に制御し、その結果、該カウ
ンタのディジタル値を適切な方向で変化させ、エラーを
低減させる。該装置がどんなエラーをも有していない場
合には、基準およびキャプスタンタコメータ信号は一致
するであろうし、またそのような際には、低い出力がナ
ンドゲート６６８および排他的アオゲート６７０によっ
て発生されるであろう。さらに両方の入力は、該排他的
オアゲート６７４にアップ／ダウンカウンタを不動作に
するようにさせるので、それはクロックによっても増分
もされないし、減衰されもしないのである。ゲート６６
８はあるいは６７０の一方だけが作動的な場合には、該
論理回路は、該アップ／ダウン線を適切な信号レベルで
制御されるようにして、正しい方向で該カウンタを増分
させるか減衰させるかして、エラーを低減させる。該ゲ
ート６８０もまた、キャプスタン順方向および逆方向制
御線６８９により与えられた入力を有しており、それは
該論理回路をアップ／ダウン制御線を制御するようにし
向け、該キャプスタンが駆動されている方向に関係な
く、エラーを低減している。

【００７３】該キャプスタンサーボの他の点によると、
記録された制御トラック情報は通常の態様で利用され、
この動作もまたマイクロプロセッサ制御のもとで完成さ
れる。図２０に見られるように、入力線６９０上の制御
トラック信号は、反転器６９２および排他的オアゲート
６９４を介して与えられるが、該ゲート６９４の出力
は、アンドゲート６９８（図２１）にまで下方に伸びて
いる線６９６上に表われ、また、該アンドゲート６９８
は、プログラム可能なタイマチップ７０４の一部である
単発マルチバイブレータ７０２の入力に与えられる、自
らの出力線７００を有している。線７００もまた延長し
て、Ｑ（バー）出力線７０８を有するＤフリップフロッ
プ（図２０）をクロックしており、さらに線７０８は、
プレーバックフラグを発生するフリップフロップ７１０
をクリアしている。該フリーホイリング単発マルチ７０
２は、アンドゲート６９８のもう一つの入力に達する出
力線７１２を有しており、該アンドゲートと単発マルチ
は、該制御トラックパルスが発生しそうな直前まで、線
６９６上に表われ得るいかなる擬似制御トラック信号を
も閉塞するよう動作するのであるが、その時に該フリー
ホイリング単発マルチは状態を変化して、正当な制御ト
ラックパルスが与えられ、アンドゲート６９８によって
ゲートされ、さらに再び該単発マルチ７０２をトリガす
るようにさせる。制御トラックパルスが存在しない場合
には、このフリーホイリング単発マルチ７０２の時間切
れという状態の変化は、同様に線７１２上に出力信号を
発生させ、かつ、該アンドゲートは、実際の制御トラッ
クパルスが動作するのと同じ態様で、線７００上のクロ
ック信号をフリップフロップ７０６に与える。唯一の違
いは、それが発生すべき時に関して僅かに先行している
ということであるが、それも該制御トラックのレートに
おいて僅かのドリフトを生ずるが、それも、制御トラッ
クが存在しない時間中、重要な問題をひき起こすほどの
大きさを持つものではない。フリップフロップ７０６の
出力線７１４は、プログラム可能なタイマチップ７１８
のフラグサンプルゲートカウンタ７１６の入力、および
１／２傾斜遅延単発マルチ７２０に与えられており、該
後者は線７２２に出力を発生してディジタル／アナログ
変換器７２４をトリガし、該変換器７２４は、該制御ト
ラック信号のディジタル値を有するアップ／ダウンカウ
ンタ７２６の値をサンプルする。該１／２傾斜遅延装置
７２０は、ディジタル／アナログ変換器７２４に、フレ
ーム信号の中点値で、カウンタ７２６の値を効果的にサ
ンプルさせ、次いで、制御トラックプレイバック信号を
適切に時間合わせする。換言すれば、該ディジタル／ア
ナログ変換器７２４は該１／２傾斜遅延装置７２０によ
ってトリガされるので、１／２傾斜遅延装置によって実
際の制御トラックから遅延されている該制御トラックサ
ンプルが実際の制御トラックとなりかつ、実際の基準は
同位相にある。

【００７４】該キャプスタンサーボ回路のプログラム可
能なタイマチップ７０４（図２１）は、トラッキング単
発マルチ７３２に与えられている線７３０上に基準垂直
入力信号を有している。再生している間、該トラッキン
グ単発マルチは基準垂直に直接従うようにプログラムさ
れて、カウンタ分割装置７３６に与えられている出力線
７３４にパルスを与え、次いで該分割装置は異なって出
力信号、すなわち、線７３８上のフレームレート信号、
線７４０上の１／２フレームレート信号および線７４２
上の１／４フレームレート信号等を発生する。正常な動
作中、これらのフレーム信号は基準垂直に同期化される
であろうし、また、制御トラック位相制御の動作によっ
て、位相調整できるのである。

【００７５】本発明の装置の重要な点によれば、非常に
重要な、動作的に望ましい能力が、該プログラム可能な
タイマチップ７０４そして特定的にはその中の該トラッ
キング単発マルチ７３２によって可能になったのである
が、その中で、それは再プログラムされて、レート発生
装置として動作しかつ、入力基準に関して僅かに変化す
る出力を発生する。従って、線７３４上の該出力信号
は、基準垂直に関して、４０，０００カウント中１カウ
ント異なり得るか、あるいは、その他の差分がマイクロ
プロセッサによってプログラムされ得るので、再生につ
いての明確な時間縮少または時間延長が所望すれば得ら
れるのである。この事によって全プログラムが所望され
るタイムスロットに適合するよう速度上昇されたり速度
低下されたりできるようになり、かつ、それは該プログ
ラムのどれか特定のセグメントを除去することなく行わ
れ得るのである。なされなければならないすべての事
は、タイマチップ７０４のトラッキング単発マルチ部分
を再プログラムして、該プログラムについての時間延長
または時間縮少をひき起こし、さらに、該プログラム内
容のすべてが、再生時間中なお存在しているような時間
差を発生することである。

【００７６】ビデオテープがある装置で記録され、次い
で他の装置にプレイバックされる場合、該トラッキング
単発マルチにプログラムされ得る差分を大きく超えるよ
うな時間変化を起こし得る交換問題が生ずることが明ら
かであろう。従って、該プログラムが所望の量によって
実際に延長したり縮少したりすることを保証するため
に、該装置はキャプスタンサーボの制御トラッククロッ
クを保持する必要がある。そのような事がなされると、
トラッキング単発マルチのレート発生装置動作は、所望
通りに該装置内にプログラムされている時間延長あるい
は時間短縮を効果的に行うのである。

【００７７】今まで述べてきた該非同期的プレイバック
を達成するために、前述したように入力線７３０を介し
て与えられた基準垂直信号を有する図２１を参照して見
る。正常プレイバックの間、該単発マルチ７３２の出力
は、制御トラック位相調整電位差計の関数である遅延時
間を発生しており、該電位差計は該装置の前パネル上に
置かれ、かつ、オペレータ制御のマシン制御装置の一部
となっている。該トラッキング単発マルチ７３２の出力
は除算器７３６への線７３４上に表われ、次いで線７３
８上の該フレーム出力は、図２０のカウンタ７２６のア
ップ／ダウン線を制御するのに利用される。該カウンタ
の値は、線７２２上の制御トラックプレイバックフレー
ムパルスによって、ディジタル／アナログ変換器７２４
にラッチされるが、そこで、該ディジタル／アナログ変
換器７２４の出力に表われる制御トラックエラー電圧を
発生し、さらに、究極的には出力線３２６での信号にな
るのであるが、それは、図１８で示されたアナログ／デ
ィジタル変換器回路３２０への入力の一つとなってい
る。図１８の該回路は、アナログ値を８ビットワードに
変換し、それは図１７，１８の多重アナログ／ディジタ
ル変換器３２０によってマイクロプロセッサ３０に与え
られる。該マイクロプロセッサは該データを１６ビット
ワードに変換し、それを内部ループ基準カウンタ７４４
（図２１）に与え、該カウンタ７４４はＤフリップフロ
ップ７４６をクロックするのであるが、該フリップフロ
ップは除数２による除算器として動作し、かつ線６４４
上に基準入力信号を与えて、該制御トラックサーボルー
プを閉じる。

【００７８】本装置が非同期的プレイバックモードにお
いて動作している場合、マイクロプロセッサ３０は、ゲ
ート７５２と７５４（図２１）に達する出力線７５０を
有するラッチ７４８に、高い信号を書き込むようにプロ
グラムされている。線７５０上の該高信号は、除算器７
３６内で発生するようなローディング動作を効果的に不
動作にし、かつ、それに加えて、トラッキング単発マル
チ７３２高への入力を、カウントし始めるように動作さ
せる。よって、該トラッキング単発マルチはレート発生
装置となるように変化され、マイクロプロセッサによっ
てプログラム可能な出力垂直基準周波数を発生する。カ
ウンタ７３２への入力は、スタジオ基準クロック周波数
であるので、該出力はプログラムされることができ、次
の式によって正常基準垂直とは区別される。 （Ｆ入力クロック）／（正常カウント）± （Ｆ入力クロック）（プログラムカウント）

【００７９】該プログラムカウントは、局部または遠方
源から発生される。理解されるように、該テープは、正
常記録または正常再生の速度と僅かに異なる速度で動い
ていて、所望の時間縮少あるいは時間延長を達成するの
で、自動走査トラッキングヘッドは、しばしばトラック
ジャンプをする必要がある。この理由のために、該自動
走査トラッキングサーボおよび時間ベース修正装置動作
は、正常動作から可動動作へとスイッチされるので、所
望のトラックジャンプが実現されるのである。

【００８０】図８のキャプスタンサーボのブロック図で
すでに説明したように、本装置の低速再生を制御する可
変電位差計１９６は、アナログ電位差計信号を発生し、
それは８ビットワードに変換されて、マイクロプロセッ
サに与えられる。次いで、マイクロプロセッサ３１は、
該８ビットデータワードを処理して、応答速度に関する
本装置の所望の感知を、該電位差計の弧状運動の量の関
数として達成するために、非線形動作を行うのである
が、該弧状運動量の関数はまた、該キャプスタンが駆動
されている速度の関数でもある。この動作は、該電位差
形１９６の処理された入力データワードに対する速度の
伝達関数を表わす図３１によって、より容易に理解でき
るのである。図８について説明したように、該マイクロ
プロセッサはロード線１６８（実際にはデータバス３
１）を介してカウンタ１６４に１６ビットワードをロー
ドしているのであるが、これは図２１では、タイマチッ
プ７０４の内部ループ基準カウンタ７４４となってい
る。該カウンタに与えられた１６ビット数を変化させる
ことによって、線１６２上の異なる出力値がアップ／ダ
ウンカウンター１５４に与えられ、該カウンタは内部ル
ープ制御によって該キャプスタンの速度を効果的に変化
させるのである。

【００８１】該マイクロプロセッサは８ビットワードを
受信している間、乗算動作を行って１６ビットワードを
得て、それはカウンタ１６４に与えられる。該積は、図
３１に見られるように非線形伝達関数となっていて、こ
こでは、１６ビット数の値が減少するにつれて速度は増
加している。該出力速度は、カウンタに与えられた数値
に対して反比例している。図３１の伝達関数は次の理由
のために望ましくない、すなわち、それは、可変モーシ
ョン再生中の速度を制御するための所望の感触をオペレ
ータに与えないからである。

【００８２】該装置が非常に低速で動作している場合、
電位差計の２ユニット角変化は、再生速度における１パ
ーセントの変化を引き起こすこともあり得るので、該電
位差計の２ユニット角変化をするに際して何ら顕著な段
階的速度変化は起こらない。しかし、該装置が高速で再
生している場合、すなわち、正常再生速度に近いかある
いはまた正常速度より早い場合、該電位差計のセッティ
ングにおける２ユニット角変化は、出力周波数において
２０％の変化を生じ、それは、眺められている映像に、
非常に著しいそして段階的な速度変化を作ることにもな
るのである。

【００８３】従って、該伝達関数の形を図３２で示すよ
うな態様に変化させることが望ましいし、またこの事は
該８ビットワードを単なる乗算を超えて、さらに処理す
ることによって達成される。これは該８ビットワードを
係数Ｋプラス（８ビットワードを３乗して２５５で割っ
たもの）で乗算することによって達成される。この結果
は、図３２の実線で表わされている。マイクロプロセッ
サもまた、カウンタに与えられ得る最少数を限定してお
り、出力速度を、正常再生速度の１ 1／2 倍に限定して
いる。ところで、図３２の曲線は、該電位差計の位置に
関する１ユニット変化あたりの実際の速度変化について
のより少ない増分をも与えるように形作られていて、遂
にはそれは正常動作速度以下に低減し、そこで該電位差
計の値の変化はより急速に、該速度を低速へと変化させ
るのである。実線表示の両側にある点線表示は、式を変
えることによって達成され得る係数での可能な変化例を
示している。該係数の除数である数２５５は、該１６ビ
ットワードを、１６ビットカウンタの範囲である、０と
６４，０００の両極限値内に保持しようと意図されてい
る。最終の乗算の積が６４，０００より大きくなること
があれば、曲線に不連続が生じ、それは非常に好ましく
ないのである。

【００８４】該低速可変電位差計制御の非線形化につい
てのその他の点によれば、視聴者は、低速においてより
も高速においての方が、可変運動映像の変化レートに関
する視覚的な効果を、よりよく観察できるのである。換
言すれば、非常にゆっくりとした低速速度において、例
えば、正常速度の１／３０から１／１５の範囲におい
て、一つの速度ともう一方の速度との間の変化は、視聴
者に何ら妨害的な視覚効果を与えることなく、急速にな
される。しかし、高速では、例えば、正常速度から正常
の１ 1／2 倍の速度への変化は、視聴者にかなりの妨害
的効果を与えずには急速になされ得ないのである。従っ
て、ゆっくりとした低速速度での変化中になされるより
以上にゆっくりと、高速での速度間の変化をすることが
望ましい。そのような変化例もまた本発明の装置によっ
て達成されるし、この事は図３３および図３４で示され
ている。図３３では、零から正常運転速度の１ 1／2 倍
への電位差計における瞬時変化、例えば、図３３の実線
表現で示される入力線が実際の応答時間となって、点線
表現で示される速度変化を達成している。同様に、図３
３の右側に示されるように、該速度が１ 1／2 倍運転速
度から零へと瞬間的に変化する場合、実際の速度は、そ
の点線表現で示されるように、下向きの傾斜になるので
ある。

【００８５】本発明による装置は該応答を所望のように
変化させ、該速度が正常速度に近くまたそれ以上で動作
している場合に、効果的に該応答を遅延させる。この事
は、該応答に時間遅延を挿入することによって達成され
るのであるが、該応答において、発生された遅延の量
は、テープが動いている実際の速度の関数となってい
る。必要とされる速度は、カウンタ１６４に与えられた
ある１６ビット数を指定し、この数字は、該カウンタに
与えられるべきカウントを増すために、あるいは減ずる
ために実際の速度と比較される。この実際の速度が、正
常なプレイバック速度またはより速い速度の範囲内にあ
るものである場合には、増加した時間遅延が、必要数に
近づきながら発生されるので、速度変化のレートは、実
際速度が増加するにつれて減少するのである。この事は
図３４で示され、零から１ 1／2 倍動作への瞬時的な変
化への実際速度応答は、急速に上昇する応答、すなわ
ち、その始めの部分では非常に少ない遅延を示してお
り、次いで増加した遅延量が挿入されて該速度変化レー
トは、実際速度が増加するにつれて減少するのである。
該速度が正常速度の１ 1／2 倍から零へと瞬間的に変化
する場合には、実際の速度変化は遅延されて、該高速度
からむしろゆっくりと変化し、次いで低速度においては
より速く変化する。

【００８６】ここで示され、説明された各種のサーボ装
置は主として、螺旋ラップ記録再生装置で利用されるよ
う意図されたものであるが、本装置は他の形式の記録再
生装置にも、また、利用され得る。該螺旋ラップ記録再
生装置は記録中のテープにトラックを与えるが、該トラ
ックは、テープの縦の方向に関して傾斜した角度で置か
れる。該装置は、走査ドラムの各回転に対する全フィー
ルドの情報を記録することが望ましいので、各トラック
が１フィールドのビデオ情報を有し、かつ、ＮＴＳＣフ
ォーマット装置に対するものは２６２ 1／2 本線のビデ
オ情報を備えており、またＰＡＬあるいはＳＥＣＡＭフ
ォーマットに対するものは、３１２ 1／2 本線のビデオ
情報を備えている。該螺旋装置はまた、前述したように
自動走査トラッキングを備えていることも望ましく、そ
れは、変換ヘッドが細長い可動要素の端に取り付けられ
ていて、該要素は該トラックの縦の方向に関して横切る
ように動かされることができ、よって正確にトラックを
追ったりあるいは、特定効果再生中に一つのトラックか
ら他方へとジャンプしたりするのである。

【００８７】一つのトラックから他方へジャンプするこ
とによって必然的に、垂直および水平シンク信号のタイ
ミングを含めて、ビデオ情報の相対タイミングが行われ
る。ＮＴＳＣ装置に対しては、一つのトラックから隣接
するトラックへのジャンプによって、ほぼ２ 1／2 本だ
け、該相対タイミングを歩進させたり遅延させたりする
のである。（ＰＡＬあるいはＳＥＣＡＭフォーマット信
号に対しては３ 1／2本線である。）該タイミング変化
は、もしテープシンク処理および時間ベース修正装置イ
ンターフェイス回路によって発生された命令に従って、
時間ベース修正装置回路により該信号に与えられた補償
がなければ、ビデオモニタに表われている映像を、垂直
にジャンプさせるであろう。

【００８８】時間補償命令を発する該回路は、図２７お
よび図２８に示されており、テープシンク処理回路とさ
れているが、該回路は、線７６０（図２８）で与えられ
た複合シンクオフテープ入力信号を有し、またそれと共
に、テープ速度を表わすタコメータ信号７６２をも有し
ている。この情報を利用することによって、該テープシ
ンクプロセッサは時間ベース予測垂直信号を時間ベース
修正装置に与え、該装置は時間調整されて、行われるべ
きヘッドジャンプの方向についての関数としての必要な
補償を与え、また、先の回転において特定の方向にジャ
ンプが発生したかどうかも知らせる。ある一方向でのジ
ャンプは垂直シンクのタイミングを歩進させ得るが、一
方では反対方向でのジャンプは必然的に垂直シンクのタ
イミングを遅延させているのである。先行の回転中に発
生したタイミングにおけるいかなる変化でも該タイミン
グに影響を与えるので、先行の回転についての履歴（ヒ
ストリ）は、意図するジャンプに対するタイミングの必
要な補償を達成するために必要であり、さらに、この履
歴は、ジャンプが一体発生するのかどうか、および、も
し発生するとしたらどの方向でか、などということに関
する情報を必然的に備えていなければならない。

【００８９】該テープシンクプロセッサはマイクロプロ
セッサ制御下にあり、各垂直区間における第二の等化パ
ルスを検出する。マイクロプロセッサは該第二の等化パ
ルスをタイミングベースとして利用し、タイミングを調
整する。該第二の等化パルスが選択される理由は、それ
が垂直区間中の最も早く、一貫して利用できるタイミン
グ情報であって、しかも該区間において信頼できる検出
を行いかつ、時間ベース修正装置垂直信号の場所への調
整を予測するのに必要なタイミング情報を与えるからで
ある。該第二の等化パルスは各回転ごとに検出され、す
でに行われた先の回転と補償タイミング変化についての
履歴によって、すなわちソフトウエア制御によって、ジ
ャンプがどの方向で発生しようとしているかに依存して
いる現在の回転にとって、必要な予測変化を計算する。
さらに、該テープシンクプロセッサ回路の基本クロック
は、オフテープ水平シンクの倍数であるという事実のた
めに、それはテープ速度に正比例しており、従ってこの
クロックは正確でありその結果、カウンタ内の一定数の
カウントは、該時間ベース修正装置に与えられる該装置
垂直シンクの補償を発生するよう利用されることができ
るのである。この一定数のカウントは加算されたり、マ
イクロプロセッサによって制御されている単発カウンタ
の時間から減算されたりするし、また該補償も、この時
間ベース修正装置垂直信号と、再発生された等化パルス
の両方を、適切な場所に置くよう正確に予測されて、再
生中の安定画像を維持するのである。

【００９０】再び図２７および図２８に戻ってみると、
再生信号の複合シンクは入力線７６０（図２８）に与え
られていて、それは反転器７６４によって反転され、次
いでナンドゲート７６６に与えられるが、該ゲートは、
ドロップアウト信号がドロップアウト検出回路（図示さ
れていない）によって発生される場合、線７６８のドロ
ップアウト信号によって不動作にされる。該ナンドゲー
ト７６６の出力は、抵抗器とコンデンサとからなる低域
フィルタ７７０に与えられ、次いで、スライサ演算増幅
器７７２の入力に与えられる。該入力信号は、垂直シン
クの立ち上がり区間では高くなり、さらにこれは、プロ
グラム可能なタイマチップ７７８の単発マルチバイブレ
ータ７７６および反転器７８０にも与えられている。出
力線７７４上に表われる。線７７４上の該信号は図２９
の（１）のタイミング図で示され、図２９の（１）の反
転は図２９の（２）で示される。図２９の（２）の点線
表現は、より短い等化パルスを表わし、実線表現による
水平シンクパルスのほぼ１／２の持続時間である。図２
９の（２）に示された該水平シンクパルスは、単発マル
チ７７６の入力に与えられたその立ち上がり区間を有し
ており、それを始動させる。線７８２の単発出力の持続
時間は等化パルスよりは長くかつシンクパルスよりは短
く、この信号は図２９の（３）に示されている。その出
力は反転器７８４で反転される。出力線７８６は、ナン
ドゲート７８８の一入力およびアンドゲート７９０の一
入力に与えられる。線７８６の該信号（図２９の
（３））および入力線７９２の反転器７８０の出力信号
は、両方の入力が高い場合に、ナンドゲート７８８を有
効にさせるので、ナンドゲート７８８の出力線７９４
は、図２９の（５）で示されるように等化パルスがある
場合にだけ、正方向の遷移が後に続く、負の遷移を備え
ている。図２９の（４）で示されるように、水平シンク
パルスは、線７８６（図２９の（３））が高い時間の
間、低い。図２９の（３）の高いパルス（図２９の
（３）の点７９８）の完了に先立って、図２９の（４）
の等化パルスの反転が高くなる（図２９の（４）の点７
９６）ような場合には、有効低信号が、図２９の（５）
のように該等化パルスの発生中だけ発生される。ナンド
ゲート７８８の有効信号は単発８００をトリガし、その
出力は線８０２上に表われそして、これは反転器８０４
によって反転され、図２９の（６）にある線８０６の信
号を発生する。線８０６の該信号は、アンドゲート８０
８（図２７）の一入力に与えられ、そのもう一つの入力
は、線７９４と反転器８１０、および線８０９を介して
ナンドゲート７８８（図２８）によって発生される。反
転器８１０の該出力信号は図２９の（７）で示されてい
る。

【００９１】これら二つの入力とも、第二等化パルスの
間だけアンドゲート８０８を満足させるので、アンドゲ
ート８０８は、所望の第二の等化パルスの発生で、線８
１２上の真の出力を与える。該第二等化パルスはアンド
ゲート８１４の一つの入力に与えられており、該アンド
ゲート８１４はもう一つのプログラム可能なタイマチッ
プ８１８のロックアウト単発マルチ８１６に結合される
その出力を有している。該単発マルチ８１６の出力は線
８１９上に表われるが、それはアンドゲート８１４のも
う一つの入力および第二アンドゲート８２０の一入力に
与えられている。有効出力線８１９は、第二等化パルス
の発生後、垂直区間の残りの部分をロックアウトする。
アンドゲート８０８，アンドゲート８１４および単発マ
ルチ８１６から出る信号の波形は、それぞれ図３０の
（１）、図３０の（２）および図３０の（３）で示され
ている。線８２４上の垂直単発マルチ８２２の出力は、
単発マルチ８３０の入力に与えられているほかに、タイ
マチップ８２８の単発マルチ８２６の入力にも与えられ
ている。単発マルチ８３０はナンドゲート８３４に与え
られている出力線８３２を有しており、ナンドゲート８
３４の出力は、アンドゲート８２０への線８３６上に信
号を発生していて、該アンドゲート８２０は、線８３８
とオアゲート８４０とを介して、単発マルチ８２２に自
己再発生入力信号を与えている。従って、該信号がない
場合、垂直レート信号が単発マルチ８２２および８３０
によって発生され続けるのである。

【００９２】単発マルチ８２２の出力は図３０の（４）
に示されており、前述したように、先行回転の履歴に従
って、プログラムするに適当な立ち上がり区間を有する
ように示されている。一旦、該立ち上がり区間の上向き
の遷移が発生すると、それは単発マルチ８２６をトリガ
し、該単発マルチ８２６もまた、先行回転がいかなる方
向でのジャンプを備えていたかによって調整できるので
ある。出力線８４４は定持続時間を有する単発マルチ８
４６に与えられ、その出力は線８４８上に表われ、さら
に反転器８５０および８５２を介して与えられて、時間
ベース修正装置への線８５４上に時間ベース修正装置垂
直信号を発生するのであるが、この信号は図３０の
（６）の波形で示される。

【００９３】図３０の（４）、図３０の（５）および図
３０の（６）を見て明らかなように、該時間ベース修正
装置垂直パルスの位置は、図３０の（５）の波形を発生
する単発マルチ８２６の持続時間に加えて、図３０の
（４）の波形を発生する単発マルチ８２２の周期の持続
時間を加算したものの関数である。それは、単発マルチ
８２６の周期の完了の際における上向きの遷移であっ
て、単発マルチ８４６をトリガし、時間ベース修正装置
垂直信号を発生する。該タイマチップ類、とりわけ単発
マルチ８２２と８２６ははプログラム制御のもとにあ
り、マイクロプロセッサは、内部に、先行のヘッド回転
において発生した動作の履歴を、つまり、ジャンプが発
生したかどうか、どの方向で発生したのかということ
を、記憶しているので、該マイクロプロセッサは、単発
マルチの中のカウントを変化させ、適切な補償を与え、
その結果、該時間ベース修正装置垂直パルスをその適切
な場所に置くのである。同様にして、該単発マルチ８２
２と８３０はマイクロプロセッサによって別々にプログ
ラム制御されており、線８３８上に予測された第二の等
化パルスを発生しているが、それは、テープ等化パルス
の不在の間に自動的に挿入されたものである。コンピュ
ータのリストに含まれる情報は、ジャンプの存在あるい
は不在、およびヘッドの瞬間的なレベルや位置、さらに
ジャンプが今回の回転中に生ずるかどうか等に関する、
先行回転の履歴に従って、補償を達成するのである。ジ
ャンプが発生することになると、該時間ベース修正装置
垂直パルスについての適切な補償がなされて画像は、再
生期間中、縦方向に安定することになる。

【００９４】タイマチップ７７８，８１８，８２８およ
びタイマチップ８５６は、電圧制御発振器８６０（図２
８）に由来するクロック線８５８によってすべてクロッ
クされており、該発振器は、ラッチ８６６の出力線８６
４に結合されたディジタル／アナログ変換器８６２の出
力によって制御される。ラッチ８６６はアップ／ダウン
カウンタ８６８を有するディジタルサンプル保持回路の
一部であって、該カウンタのアップ／ダウン制御線は除
数６４の除算器８７２の出力線によって制御されてお
り、また、その入力は、電圧制御発振器８６０の出力周
波数である水平レートの６４倍である。該カウンタ８６
８はクロック線８５８によってクロックされる。

【００９５】１／２ラインエリミネータ８７４は、水平
レートにありかつオフテープ複合シンク信号から与えら
れている出力を線８７６上に発生する。線８７６上の該
水平レート信号は、反転器８７８によって反転されて、
ラッチ８６６を制御し、アップ／ダウンカウンタ８６８
に存在するエラーをラッチ時間に書き込ませる。該オフ
テープ信号がない場合には、ＲＦ不在信号が、二つの反
転器を介してカウンタ８６８とラッチ８６６に動作可能
的に結合されている線８８０に与えられている。有効Ｒ
Ｆ不在信号の影響によって該カウンタ８６８に零エラー
を指示させ、それは、ラッチ８６６によって、零エラー
を該ディジタル／アナログ変換器８６２の出力上に出さ
せるように送信されるので、該電圧制御発振器８６０は
６４Ｈクロックレートで自走するのである。

【００９６】該装置がプレイバック中に正確なフィール
ド整合を有しているかどうかを判定するために、該装置
は線８８２上の基準フレーム信号（図２７）を、線８８
４上のプレイバックフレーム信号と比較するが、この二
本の線とも排他的オアゲート８８６に入力を与えてい
る。該プレイバックフレーム信号は、Ｄフリップフロッ
プ８８８に与えられた時間ベース修正装置垂直ならびに
水平信号から発生する。該Ｄ入力はカウンタ８７２（図
２７）の線８７０の水平信号によって発生され、また、
反転器８５０の出力からの該時間ベース修正装置垂直信
号は、該Ｄフリップフロップをクロックし、次いで、排
他的オアゲート８８６に与えられているＱ（バー）出力
線８８４上に、プレイバックフレームレート信号を発生
する。該排他的オアゲートへの両方の入力が高い場合に
は、その出力線８９０は低くなり、対応的に、両方の入
力が低い場合には、該出力線もまた低くなるのである。
この両入力が異なるレベルを有する場合は、該排他的オ
アの出力レベルは高くなるであろう。線８９０の出力信
号は、フレーム周期の中間部分で三状態緩衝器８９２を
介して、マイクロプロセッサによりサンプルされ、該プ
レイバック信号が基準信号に関して適切にフレーム整合
しているかどうか判定する。該フレーム整合が妥当でな
い場合には、マイクロプロセッサは該自動走査トラッキ
ングサーボに、１トラックヘッドジャンプを発生するよ
うに命令し、次いで該ジャンプは、ヘッドを搭載してい
る圧電セラミックバイモルフの中央あるいは規格非偏向
位置へ向かう方向に生ずる。出力線８９０も積分器８９
４まで達しており、該積分器は多くのフィールド上の信
号レベルを積分しかつアナログ信号を発生するが、それ
は編集中にレコーダによって利用されて適切な編集を助
ける。マイクロプロセッサもまた、幾つかの連続フィー
ルドにおける該排他的オアゲート８８６の出力値を平均
するが、それは、該フレーム整合信号が正確であること
を保証するためであって、もし正確であれば、それは、
必要に応じてジャンプを命令するのである。

【００９７】本発明のまた別の点によると、図２５の基
準発生装置は、該装置の回路での利用のために各種の基
準クロックを発生する動作が可能であり、また、二つの
モードで動作するように適応されるが、その一つは、複
合ステーション同期信号と同期して、各種の同期基準ク
ロック信号、すなわち、フレームレート信号、垂直基準
同期化信号および水平シンク信号の各種の倍数など、を
発生する。該基準発生装置はステーション複合シンクに
同期化されていて、該全装置に対してクロック信号を与
えるので、よって該クロック信号はここに記載の装置の
全回路を通じて完全に同期化されている。該基準発生装
置はまた勝手（ランダム）な態様で、すなわち、複合シ
ンクが悪くなると、さまざまなクロックが該基準発生装
置回路によって、複合シンクの不在中の該装置の適切な
動作を保証するために不可欠の安定性を有するという態
様で発生する、という意味における勝手な態様で、動作
するようにも適応される。該基準発生装置は、マイクロ
プロセッサ３１の制御のもとで、該複合シンクに位相ロ
ックされており、よって、５２５本線ＮＴＳＣフォーマ
ットあるいは６２５水平線ＰＡＬまたはＳＥＣＡＭフォ
ーマットのどちらにでも適応できるようになっている。

【００９８】特に図２５について見ると、基準複合シン
クは線９００に与えられ、反転器９０２によって反転さ
れているが、該反転器の出力は、ダイオード９０６の陰
極に結合されている線９０４上に表われ、該ダイオード
の陽極は、比較装置９０８の負入力、およびコンデンサ
９１０さらに抵抗器９１２を通じて正電圧の電源にも結
合されている。該比較装置９０８は、水平シンクパルス
を垂直シンクパルスから効果的に区別しかつ、垂直シン
クシーケンスの最初の広いパルスの発生において、低い
出力を与える。これは反転器９１４によって反転され次
いでアンドゲート９１６に与えられるが、該ゲート９１
６は、プログラム可能なタイマチップ９２０の有する単
発マルチ９１８の入力に結合された出力を有しており、
また、該タイマチップ９２０は、次の垂直区間の発生す
るすぐ前にリセットされる。従って、該単発マルチの動
作は、垂直同期化シーケンス中の最初の広いパルス発生
の際にトリガされるのが効果的であり、また出力線９２
２は垂直レートで低くなり、低いパルスはゲート９１６
を不動作にするので該垂直同期化区間の連続する広いパ
ルスは、該単発マルチ９１８を再びトリガすることはな
い。該出力もまた同期カウンタ９２４および再トリガ可
能な単発マルチ２９６に結合されている。該同期カウン
タは出力９２８に垂直パルスを与え、それはＤフリップ
フロップ９３０をクロックして、さらにゲート９３２お
よび９３４を介して線９３６に垂直基準信号を発生し、
それは反転器９３８によって反転されて、該反転信号は
出力線９４０上に表われる。

【００９９】基準複合シンクが入力９００にある限り、
基準垂直は、所望通りに該基準複合シンクに同期化され
ている出力線上に発生される。基準複合シンクが何らか
の理由で割り込まれる場合には、再トリガ可能な単発マ
ルチ９２６が時間切れとなる。これに関して、例えば、
それは、編集中に生ずる正常なスイッチ動作より実質的
に長い時定数を持っているのである。該再トリガ可能な
単発マルチ９２６が線９２２を介して後に続く入力パル
スを与えられない場合には、それは出力線９４２上に低
い信号を発生し、それがフリップフロップ９３０をセッ
トするので、該単発マルチ９１８からの検出された垂直
パルス出力ではなく、線９４０上の基準垂直が同期カウ
ンタ出力９２８によって発生されるのである。該同期カ
ウンタ９２４はデータバス３１によりプログラムされて
いて垂直シンクの周期に一致するカウンタ値を備えてお
り、さらに該同期カウンタは、該基準複合シンクの垂直
シンク成分を検出することによって再トリガされるので
はなく、内部のカウンタによって、出力線９２８上に垂
直シンクパルスを発生しているのである。

【０１００】線９００上の基準複合シンクは、反転され
た後、二つのゲート９４４と９４６に与えられるのであ
るが、これらは結合された抵抗器とコンデンサと共に、
アンドゲート９５０の一入力に与えられる、出力線９４
８上の非常に狭いパルスを形成しており、該ゲート９５
０の出力は、線９５６を介してプログラム可能なタイマ
チップ９５４の１／２ラインエリミネータカウンタ９５
２に与えられている。該１／２ラインエリミネータカウ
ンタの出力は、アンドゲート９５０のもう一つの入力に
与えられている線９５８上に表われる。よって、線９５
６は、基本的には入力基準水平信号である１Ｈ周波数レ
ートパルスを有しており、それは、ラッチ９６０のクロ
ック入力に与えられており、該ラッチ９６０は、該入力
基準水平信号が発生する時間に、アップ／ダウンカウン
ター９６２から与えられた入力値を効果的にラッチす
る。

【０１０１】電圧制御発振装置９６４は出力線９６６を
有しているが、それは反転器９６８によって反転され
て、除数２による除算器回路９７２および、アップ／ダ
ウンカウンター９６２のクロック入力にまで達している
線９７０上に４ＭＨｚ出力を発生している。線９７４上
の除算された２ＭＨｚクロックは、単発マルチ９１８お
よび同期カウンタ９２４をクロックするように与えら
れ、また、カウンタ９７６にも与えられるのであるが、
該カウンタ９７６は除数４によるカウンタして動作し、
かつ、出力線９７８に３２Ｈレート信号を発生し、それ
は次いで、各種の出力クロック信号、すなわち、図示さ
れているように、１６Ｈ，８Ｈ，４Ｈおよび２Ｈ，を有
する除算器９８０に与えられる。該除算器９８０はま
た、２Ｈレート出力９８２をも有していて、該出力は除
数２による除算器９８４に与えられ、該除算器は線９８
６にＨレート信号を発生し、それは再トリガ可能の単発
マルチ９２６をクロックし、さらにアップ／ダウンカウ
ンタ９６２へのアップ／ダウン制御線を制御もする。該
アップ／ダウンカウンタはラッチ９６０と共にディジタ
ルサンプル保持回路を形成している。該アップ／ダウン
カウンタ９６２は、線９７０上の４ＭＨｚクロック信号
によってクロックされて、Ｈレート信号のディジタル表
現を発生するよう動作するが、それは該カウンタが上方
レベルまたは下方レベルのどちらにもあるし、また、瞬
間的な値が、線９５６を介して、基準水平の発生時に、
ラッチ９６０にラッチされる場合、レベルの一方から他
方へと変化しているからである。該ラッチ９６０は、抵
抗器はしご形回路網と、ディジタル／アナログ変換器９
８８として動作する演算増幅器とに与えられている出力
線を有しており、該変換器の出力は可変容量ダイオード
９９０に与えられ、該ダイオードは電圧制御発振器９６
４を制御し、よって、該電圧制御発振器を該基準複合シ
ンクに、所望通り位相同期化させる。

【０１０２】前述したように、該基準複合シンクが欠け
ている場合には、該再トリガ可能な単発マルチ９２６
は、Ｄフリップフロップ９３０に、線９９２上の低信号
を発生させるが、それはアップ／ダウンカウンタ９６２
およびラッチ９６０に与えられている。線９９２上の低
信号は該アップ／ダウンカウンタ９６２をセットして零
エラーを発生し、また同時に該ラッチ９６０を透明にさ
せるので、零エラーはラッチ９６０から無理に出され
て、該ラッチは零エラーを可変容量ダイオード９９０に
与えさらに該電圧制御発振器９６４を勝手な態様で動作
させるが、それは、該装置がそこに同期化され得るよう
な基準複合シンクがないからである。

【０１０３】

【発明の効果】今までの詳細な説明から、記録再生装置
に利用される、多くの望ましい属性を有する、改良され
たマイクロプロセッサ制御の多サーボ装置について説明
したことが明らかであろう。該装置は、タイミング信号
情報を制御するのに加えて、記録再生装置のすべての主
要サーボを制御し、かつたゞ一つのマイクロプロセッサ
を利用する。単独マイクロプロセッサ制御のために、該
装置は、ＮＴＳＣとＳＥＣＡＭおよびＰＡＬビデオフォ
ーマット間で文字通りスイッチ切替えが可能である。ま
た単独マイクロプロセッサ制御によって、装置内で利用
できる、膨大に増加した各種の信号のサンプリングを容
易にし、その結果、各種のサーボ装置のより多方面にわ
たるかつ正確な制御が実行され得るのである。さらに、
単独マイクロプロセッサ制御によりサーボ装置相互間の
固有の通信が行われるようになり、それは該装置を隔離
させると同時に相互関係を持たせ、よって、該装置のさ
まざまな部分およびサブシステムの診断テストをより容
易にしているのである。

【０１０４】さらに、本発明は、正常な記録／再生速度
以外の再生速度での再生情報信号方式に特色があり、よ
って、可動変換装置は制御されて、記録トラックを有利
に追従し、さらに、再生に続いて、変換装置を移動さ
せ、次に再生されるべきトラックを追従し始めるようそ
れを位置ぎめする。そのようなトラック追従を行わせる
に利用される制御信号は、図１１で示されるように、情
報信号再生中の、検出されたテープの給送速度および可
動変換装置の位置に従って、単独段階あるいは一連の段
階のどちらにおいても発生され得る。特に有利な点は、
該制御信号がトラッキングエラー信号を表わすディジタ
ル的に発生した値から発生される場合に実現する。

【図面の簡単な説明】

【図１】マイクロプロセッサと装置の各種のサーボ装置
とにおける、また、マイクロプロセッサと他の重要な回
路とにおける、機能的相互作用を示す機能的ブロック図
である。

【図２】マイクロプロセッサの別の機能的ブロック図で
あって、それが該装置の動作に関する入力情報を受信
し、かつ、該装置の動作を制御するのに利用される出力
信号を発生する態様を示す。

【図３】ａおよびｂで、マイクロプロセッサのソフトウ
エアの機能的な動作を示す非常に広いフローチャートを
示す。

【図４】ソフトウエアの命令が結合されたマイクロプロ
セッサの記憶装置内で位置決めされる態様を示す図であ
る。

【図５】キャプスタンが係っている記録、再生（プレ
ー）およびさまざまな再生モードで動作中のリールサー
ボ装置についての機能的ブロック図である。

【図６】キャプスタンの係っていないキュー動作中、お
よび静止フレーム再生モード中のシャトルモードにおい
て動作しているリールサーボ装置についての機能的ブロ
ック図である。

【図７】スキャナサーボ装置の機能ブロック図である。

【図８】キャプスタンサーボ装置の機能ブロック図であ
る。

【図９】リールサーボ装置の動作を説明する上で有用な
タイミング図である。

【図１０】同様リールサーボ装置の動作を説明する上で
有用なタイミング図である。

【図１１】自動走査トラッキングサーボ装置についての
機能ブロック図である。

【図１２】自動走査トラッキングサーボの動作を説明す
る上で有用なタイミング図である。

【図１３】自動走査トラッキングサーボ装置の動作を説
明する上で同様に有用なタイミング図である。

【図１４】自動走査トラッキングサーボ装置同期検出装
置を示す機能ブロック図である。

【図１５】自動走査トラッキングサーボ装置、特に、図
１１に示された装置のエラー修正部分を示す機能ブロッ
ク図である。

【図１６】テープシンクプロセッサおよび時間ベース修
正装置インターフェイス回路を示す機能ブロック図であ
る。

【図１７】機械制御インターフェイス回路および多重ア
ナログ／ディジタル変換回路を備えたマイクロプロセッ
サを示す詳細な電気回路図である。

【図１８】図１７と共ににマイクロプロセッサを示す電
気回路図である。

【図１９】図５及び図６に示したリールサーボ回路につ
いての詳細な電気回路図である。

【図２０】図８に示したキャプスタンサーボ回路の詳細
な電気回路図である。

【図２１】図２０と共にキャプスタンサーボ回路を示す
電気回路図である。

【図２２】図７に示したスキャナサーボ回路を示す詳細
な電気回路図である。

【図２３】図１１，図１４および図１５に示した自動走
査トラッキングサーボ装置制動、同期検出および傾斜信
号発生動作等を実行する回路の詳細な電気回路図であ
る。

【図２４】自動走査トラッキングサーボ装置制動、同期
検出および傾斜信号発生動作等を実行する回路を図２３
と共に示す電気回路図である。

【図２５】基準信号発生装置の詳細な電気回路図であ
る。

【図２６】基板デコード回路の詳細な電気回路図であ
る。

【図２７】テープシンクプロセッサと時間ベース修正装
置インターフェイス回路の詳細な電気回路図である。

【図２８】図２７と共にテープシンクプロセッサと時間
ベース修正装置インターフェイス回路を示す電気回路図
である。

【図２９】図２５で示したテープシンクプロセッサの動
作を理解する上で有用なタイミング図を示す。

【図３０】図２７および図２８に示した時間ベース修正
装置インターフェイス回路の動作を理解する上で有用な
タイミング図を示す。

【図３１】キャプスタンサーボに対する伝達関数、特に
可変速度電位差計制御および合成キャプスタン速度の非
線形伝達関数を示すグラフ図である。

【図３２】図３１と同様のグラフ図である。

【図３３】図３１と同様のグラフ図である。

【図３４】図３１と同様のグラフ図である。

【符号の説明】

３０ マイクロプロセッサー ３１ データバス １００ 線 １０２ 入力線 １０４ 位相調節遅延発生装置 １０６ 出力線 １０８ 位相検出器 １１０ ディジタル／アナログ変換器 １１２ 出力線 １１４ 接続線 １１６ モーター駆動増幅器 １１８ 走査装置駆動モーター １２０ 容量抵抗器リード／ラグ位相エラー回路 １２２ 遅延装置 １２４ 線 １２６ 比較装置 １２８ 出力 １３０ ディジタル／アナログ変換器 １３２ 線 ５６０ Ｄフリップフロップ ５６４ タコメーター遅延マルチ ５６６ タイマーチップ ５７８ Ｄフリップフロップ ５８４ タイマーチップ ５８６ 速度傾斜発生装置 ５８７ 出力線 ５９４ 位相傾斜発生装置 ５９５ 出力線 ５９６ ディジタル／アナログ変換器 ５９８ ディジタル／アナログ変換器 ６０３ 加算点

Claims (1)

【特許請求の範囲】
1. 【請求項１】 駆動手段によって駆動される回転機構の
   回転速度および位相を制御するサーボ制御装置におい
   て、（イ）上記回転機構の回転速度を制御し、この回転
   機構の回転周期を表わすディジタルカウント信号を発生
   する第１のカウンタ手段を含んだ第１のサーボ手段と、
   （ロ）上記回転機構の回転位相を制御し、この回転機構
   の位相位置を表わすディジタルカウント信号を発生する
   第２のカウンタ手段を含んだ第２のサーボ手段と、
   （ハ）上記第１および第２のカウンタ手段のカウント値
   を決定し、上記第１のカウンタ手段の決定されたカウン
   ト値とある所定のカウント値とを比較して第１の誤差信
   号を発生し、かつ上記第２のカウンタ手段の決定された
   カウント値とある所定のカウント値とを比較して第２の
   誤差信号を発生する処理手段と、（ニ）上記第１および
   第２の誤差信号を加算し、この加算した信号を上記駆動
   手段に与える手段とを具備したことを特徴とするサーボ
   制御装置。