JP2780473B2 - Ｄｃ―ｓｑｕｉｄ素子およびその製造方法 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、例えば生体磁気測定や磁気探知等の微小磁
界測定に用いられるDC−SQUIDに関する。

＜従来の技術＞ ジョセフソン接合の形態として、準平面型のものが知
られている。準平面型のジョセフソン接合では、下部電
極の上に絶縁層を介して上部電極が形成され、これらの
下部電極と上部電極の表面がブリッジによって互いにウ
ィークに接合された構造を持つ。このような準平面型の
ジョセフソン接合では、そのウィークリンク長が上部電
極と下部電極の間に介在する絶縁層の厚さによって決ま
るため、平面上の微細加工を必要とする平面型のジョセ
フソン接合に比して、比較的制御が容易な膜厚の調整に
よってそのウィークリンク長が定まる点において有利で
ある。

従来、このような準平面型のジョセフソン接合を２か
所に有するDC−SQUID素子はすでに実用化されている。

従来の準平面型のジョセフソン接合を持つDC−SQUID
素子の構造の例を第７図に各層間絶縁層ないしはバリア
層を透視した状態で示す。第７図（ａ）は全体平面図
で、（ｂ）はそのＢ部拡大図である。

超電導体薄膜は合計４層構造であり、各層間には適宜
に層間絶縁層ないしはバリア層が介挿される。この例に
おいては、最下層にモジュレーションコイル１とインプ
ットコイル２が形成され、その上層にはインプットコイ
ル用引き出し電極2aとグランドプレーン３が形成されて
いる。更にその上層には、SQUIDリング４が形成され、
最上層にはカウンタ電極５が形成されている。

そして、SQUIDリング４とカウンタ電極５とは、その
間に設けられたバリア層（図示せず）を介して、カウン
タ電極５の上にその両側縁部に跨がって形成されたブリ
ッジ６によって、互いに２か所でウィークに接合され、
ここに２つのジョセフソン接合部7a,7bを得ている。

以上の構造は、従来、例えば第８図ないし第11図に平
面図で示すような工程で製造される。なお、これらの図
においても、層間絶縁層およびバリア層の図示は省略
（透視）している。

まず基板上にNb系等の超電導体薄膜を製膜してモジュ
レーションコイル１とインプットコイル２をパターニン
グする。この状態を第８図に示す。

次に、層間絶縁層およびコンタクトホールを形成した
後、その上方から同じく超電導体薄膜を製膜してグラン
ドプレーン３とインプットコイル引き出し電極2aをパタ
ーニングする。この状態を第９図に示す。

その後、層間絶縁層およびコンタクトホールを形成
し、超電導体薄膜を製膜して第10図に示すようにSQUID
リング４のパターニングを行う。

次いでこのSQUIDリング４を下部電極としてその表面
全面にバリア層（絶縁層）を形成する。その後、バリア
層の上に超電導体薄膜を製膜して上部電極を兼ねるカウ
ンタ電極５のパターニングを行う。この状態を第11図に
示す。

最後に、その上から超電導体薄膜を製膜して、第７図
に示すようなパターンのブリッジ６を形成し、同図に示
す構造のDC−SQUID素子を得る。

ところで、トンネル型のジョセフソン接合素子等の場
合は、素子作成語の臨界電流値の調整は不可能なため、
上述した各層の作成順序は特に問題にはならない。しか
し、準平面型のジョセフソン接合素子では、陽極酸化等
の方法で臨界電流値をモニタしながら調整が可能であ
り、このメリットを生かすためには、上記した製造方法
で示したように、ブリッジ６を最後に作成することが望
ましい。

＜発明が解決しようとする課題＞ 上記したように、準平面型ジョセフソン接合素子を用
いる場合には、ブリッジ６を最後に作成することが望ま
しく、従って、従来の構造並びに製造方法では、ブリッ
ジによって互いに接合されてジョセフソン接合を作るた
めの下部および上部電極である、SQUIDリング４とカウ
ンタ電極５をモジュレーションコイル１とインプットコ
イル２の上に形成している。

ところが、このように膜を多層に積層した場合、上層
ほど膜面の平坦性および膜質が低下していくことは避け
られない。

一方、準平面型ジョセフソン接合素子では、下部電極
（上記例ではSQUIDリング４）の平坦性および膜質は、
その上にあって上部電極（上記例ではカウンタ電極５）
との絶縁を保つと同時にウィークリンク長を決定してい
るバリア層の良否に大きな影響を及ぼす。

このような観点からすると、臨界電流値を調整できる
という準平面型ジョセフソン接合素子のメリットを捨て
るならば、下部電極と上部電極はできるだけ素子内の下
層側に配置して、最も極端にはジョセフソン接合部を最
下層に配置する方が好ましいという考えも成り立つ。

本発明の目的は、このような相矛盾する要求を一挙に
満足するDC−SQUID素子とその製造方法を提供すること
にある。

＜課題を解決するための手段＞ 上記の目的を達成するため、本発明のDC−SQUID素子
は、SQUIDリング、カウンタ電極、モジュレーションコ
イルおよびインプットコイルが積層されているととも
に、SQUIDリングとカウンタ電極とが、バリア層を介し
てブリッジにより２か所でウィークに接合されて２つの
ジョセフソン接合部を得てなるSQUID素子において、SQU
IDリングとカウンタ電極のうちのいずれか一方がこれら
の各層の最上層に、かつ、他方が最下層に配置されてい
ることによって特徴付けられる。

また、本発明のDC−SQUID素子の製造方法は、上記し
た構造のDC−SQUID素子の製造方法であって、上記の最
下層の電極を形成した後、その電極上のジョセフソン接
合部が形成される位置を含むその近傍所定範囲を保護膜
で覆い、次に、最上層の電極を除いてその上方の各層を
形成した後、上記保護膜を除去し、その後、最上層の電
極形成および上記ブリッジ形成を行うことによって特徴
付けられる。

＜作用＞ 準平面型ジョセフソン接合素子の下部電極を最下層に
作成することにより、その膜面の平坦性と膜質が良好と
なり、その結果として、その上に形成されるバリア層
は、良好な膜となり得る。

また、本発明の製造方法では、最下層の電極上におけ
るジョセフソン接合部の形成位置を保護膜で覆った状態
で上の層を製膜する結果、各層のエッチングの際にジョ
セフソン接合部形成位置の電極表面がダメージを受け
ず、また、上部電極を最上層にして最後にブリッジを形
成するから、臨界電流値の調整も従来通り可能である。

＜実施例＞ 第１図は本発明実施例の素子構造を示す図で、 （ａ）はその全体平面図であり、また、同図（ｂ）およ
び（ｃ）はその各層の積層順位を示す模式的断面図で、
（ｂ）はＩ−Ｉの、（ｃ）はII−IIの位置での積層順位
を示している。なお、第１図（ａ）においては各層間絶
縁層10a,10bおよびバリア層11は透視して示している。

基板９上の最下層にSQUIDリング４が形成されてお
り、その上には絶縁層10aを介してモジュレーションコ
イル１とその引き出し電極1a、およびインプットコイル
２が形成されている。更にその上には、絶縁層10bを介
してグランドプレーン３と、インプットコイル２用の引
き出し電極2aが形成されている。

そして、最下層のSQUIDリング４の一端部には、バリ
ア層11を介してカウンタ電極５が形成され、そのカウン
タ電極５の表面とSQUIDリング４の表面が、これらに跨
がって形成されたブリッジ６によってウィークに接合さ
れ、ここに２か所の準平面型ジョセフソン接合部7aおよ
び7bが形成されている。

次に、以上の構造のDC−SQUID素子の製造方法の例を
述べる。

第２図ないし第６図はその製造手順の説明図で、それ
ぞれ平面図で示している。また、これらの図において層
間絶縁層10a,10bは図示を省略している。

まず基板９上に超電導体薄膜を製膜した後、第２図に
示すようにSQUIDコイル４をパターニングする。次に、
そのSQUIDコイル４上の、ジョセフソン接合部7a,7bを形
成すべき位置に、第３図に示すようにAl膜による接合部
保護膜８をパターニングする。

その後、その上方全面に層間絶縁層10aを形成すると
ともに、必要なコンタクトホールを形成する。そして、
その上に超電導体薄膜を製膜し、モジュレーションコイ
ル１とその引き出し電極1a、およびインプットコイル２
をパターニングする。この状態を第４図に示す。

そしてその上方に層間絶縁層10bを形成し、同様に必
要とするコンタクトホールを形成した後、ジョセフソン
接合部の形成位置の上にある絶縁膜10a,10b、すなわち
接合部保護膜８の上方に付いている絶縁膜をRIE等によ
って全てエッチングする。このエッチングにおいて、接
合部保護膜８をストッパすることができる。

次に接合部保護膜８を、ウエットエッチング等により
除去した後、その部分のSQUIDリング４の表面を酸化す
る等によって、バリア層11を形成する。

次いでそのバリア層11の上に超電導体薄膜を製膜し、
カウンタ電極５をパターニングする。この状態を第６図
に示す。

その後、ブリッジとSQUIDリング４およびカウンタ電
極５との超電導コンタクトをとるために、素子全面のス
パッタエッチングを行った後、ブリッジ６を形成するた
めの超電導体薄膜を製膜する。

その後、レジストを塗布し、ブリッジパターンの電子
ビーム露光を行い、このレジスト膜をマスクとしてスパ
ッタエッチングまたはリアクティブイオンエッチング
（RIE）によるブリッジ６のパターニングを行うことに
より、第１図に示した構造のDC−SQUID素子が得られ
る。

以上の製造方法において特に注目すべき点は、最下層
の下部電極となるSQUIDリング４上の、ジョセフソン接
合部を形成すべき位置が、接合部保護膜８によって保護
された状態でその上層であるモジュレーションコイル１
やインプットコイル２等の各層のエッチングが行われる
点であり、これによってジョセフソン接合を形成すべき
位置の超電導体薄膜がダメージを受けることがない。

なお、以上の実施例では、SQUIDリング４を下部電極
とし、カウンタ電極５を上部電極とした場合について述
べたが、カウンタ電極５を最下層に形成してこれを下部
電極とし、SQUIDリング４を最上層に形成して上部電極
としても良い。

また、モジュレーションコイル１およびインプットコ
イル２の層と、グランドプレーン３の層を互いに入れ換
えてもいいことは勿論である。

＜発明の効果＞ 以上説明したように、本発明の構造によれば、基板の
直上、つまり最下層に下部電極を形成し、その上のバリ
ア層を介して最上層に上部電極が形成され、これらがブ
リッジによって接合されて準平面型のジョセフソン接合
部が作られているので、バリア層は平坦性および膜質の
良好な下部電極上にあって良質な膜となり、ジョセフソ
ン接合特性が向上し、高性能で再現性の良いDC−SQUID
素子が得られる。

また、上部電極およびブリッジは最上層に形成されて
いるから、従来通り陽極酸化法等によって接合臨界電流
値の調整が可能である。

更に、本発明による製造方法によれば、最下層の下部
電極上のジョセフソン接合部を形成すべき位置を、保護
膜で覆った状態で他の層を形成するから、他層のプロセ
ス中ないしはジョセフソン接合部上の絶縁層の除去時
に、下部電極がダメージを受けることが無い。また、こ
の保護膜のエッチングは、例えばウエットエッチング等
の使用により、下部電極へのダメージを最小限に抑える
ことができ、この点において問題はない。

【図面の簡単な説明】

第１図は本発明実施例の構造を示す図で、（ａ）は層間
絶縁層およびバリア層を透視して示す平面図、（ｂ）お
よび（ｃ）はそれぞれそのＩ−Ｉ断面およびII−II断面
で示す模式的断面図、 第２図ないし第６図は本発明実施例の製造方法の説明
図、 第７図は従来の準平面型ジョセフソン接合を用いたDC−
SQUID素子の構造を示す平面図、 第８図ないし第11図はその製造方法の説明図である。 １……モジュレーションコイル ２……インプットコイル ３……グランドプレーン ４……SQUIDリング（下部電極） ５……カウンタ電極（上部電極） ６……ブリッジ 7a,7b……ジョセフソン接合部 ８……接合部保護膜 ９……基板 10a,10b……層間絶縁層 11……バリア層

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】それぞれ超電導体薄膜をパターニングして
   形成されたSQUIDリング、カウンタ電極、モジュレーシ
   ョンコイルおよびインプットコイルが積層されていると
   ともに、上記SQUIDリングとカウンタ電極とが、バリア
   層を介してブリッジにより２か所でウィークに接合され
   て２つのジョセフソン接合部を得てなるSQUID素子にお
   いて、上記SQUIDリングとカウンタ電極のうちのいずれ
   か一方が上記各層の最上層に、かつ、他方が最下層に配
   置されていることを特徴とするDC−SQUID素子。
2. 【請求項２】請求項１に記載のDC−SQUID素子の製造方
   法であって、上記最下層の電極を形成した後、その電極
   上の上記ジョセフソン接合部が形成される位置を含むそ
   の近傍所定範囲を保護膜で覆い、次に、最上層の電極を
   除いてその上方の各層を形成した後、上記保護膜を除去
   し、その後、上記最上層の電極形成および上記ブリッジ
   形成を行うことを特徴とするDC−SQUID素子の製造方
   法。