JPH04130680A - Ｄｃ―ｓｑｕｉｄ素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、例えば生体磁気測定や磁気探知等の微小磁界
測定に用いられるＤＣ−ＳＱＵＩＤに関する。

〈従来の技術〉 ジョセフソン接合の形態として、準平面型のものが知ら
れている。準平面型のジョセフソン接合では、下部電極
の上に絶縁層を介して上部電極か形成され、これらの下
部電極と上部電極の表面かブリッジによって互いにウィ
ークに接合された構造を持つ。このような準平面型のジ
ョセフソン接合では、そのウィークリンク長が上部電極
と下部電極の間に介在する絶縁層の厚さによって決まる
ため、平面上の微細加工を必要とする平面型のジョセフ
ソン接合に比して、比較的制御か容易な膜厚の調整によ
ってそのウィークリンク長か定まる点において有利であ
る。

従来、このような準平面型のジョセフソン接合を２か所
に有するＤＣ−ＳＱＵＩＤ素子はすでに実用化されてい
る。

従来の準平面型のジョセフソン接合を持つＤＣ−ＳＱＵ
ＩＤ素子の構造の例を第７図に各層間絶縁層ないしはバ
リア層を透視した状態で示す。第７図（ａ）は全体平面
図で、（ｂ）はそのＢ部拡大図である。

超電導体薄膜は合計４層構造であり、各層間には適宜に
層間絶縁層ないしはバリア層が介挿される。この例にお
いては、最下層にモジュレーションコイル１とインプッ
トコイル２が形成され、その上層にはインプットコイル
用引き出し電極２ａとグランドプレーン３か形成されて
いる。更にその上層には、ＳＱＵＩＤリング４が形成さ
れ、最上層にはカウンタ電極５か形成されている。

そして、ＳＱＵＩＤリング４とカウンタ電極５とは、そ
の間に設けられたバリア層（図示せず）を介して、カウ
ンタ電極５の上にその両側縁部に跨がって形成されたブ
リッジ６によって、互いに２か所でウィークに接合され
、ここに２つのジョセフソン接合部７ａ、７ｂを得てい
る。

以上の構造は、従来、例えば第８図ないし第１１図に平
面図で示すような工程で製造される。なお、これらの図
においても、層間絶縁層およびバリア層の図示は省略（
透視）している。

まず基板上にＮｂ系等の超電導体薄膜を製膜してモジュ
レーションコイル１とインプットコイル２をバターニン
グする。この状態を第８図に示す。

次に、層間絶縁層およびコンタクトホールを形成した後
、その上方から同じく超電導体薄膜を製膜してグランド
ブレーン３とインプットコイル引き出し電極２ａをパタ
ーニングする。この状態を第９図に示す。

その後、層間絶縁層およびコンタクトホールを形成し、
超電導体薄膜を製膜して第１０図に示すようにＳＱＵＩ
Ｄリング４のバターニングを行う。

次いでこのＳＱＵＩＤリング４を下部電極としてその表
面全面にバリア層（絶縁層）を形成する。

その後、バリア層の上に超電導体薄膜を製膜して上部電
極を兼ねるカウンタ電極５のパターニングを行う。この
状態を第１１図に示す。

最後に、その上から超電導体薄膜を製膜して、第７図に
示すようなパターンのブリッジ６を形成し、同図に示す
構造のＤＣ−ＳＱＵＩＤ素子を得る。

ところで、トンネル型のジョセフソン接合素子等の場合
は、素子作成語の臨界電流値の調整は不可能なため、上
述した各層の作成順序は特に問題にはならない。しかし
、準平面型のジョセフソン接合素子では、陽極酸化等の
方法で臨界電流値をモニタしながら調整が可能であり、
このメリットを生かすためには、上記した製造方法で示
したように、ブリッジ６を最後に作成することが望まし
い。

〈発明か解決しようとする課題〉 上記したように、準平面型ジョセフソン接合素子を用い
る場合には、ブリッジ６を最後に作成することか望まし
く、従って、従来の構造並びに製造方法では、ブリッジ
によって互いに接合されてジョセフソン接合を作るため
の下部および上部電極である、ＳＱＵＩＤリング４とカ
ウンタ電極５をモジュレーションコイル１とインプット
コイル２の上に形成している。

ところが、このように膜を多層に積層した場合、上層は
ど膜面の平坦性および膜質か低下していくことは避けら
れない。

一方、準平面型ジョセフソン接合素子では、下部電極（
上記例ではＳＱＵＩＤリング４）の平坦性および膜質は
、その上にあって上部電極（上記例ではカウンタ電極５
）との絶縁を保つと同時にウィークリンク長を決定して
いるバリア層の良否に大きな影響を及ぼす。

このような観点からすると、臨界電流値を調整できると
いう準平面型ジョセフソン接合素子のメリットを捨てる
ならば、下部電極と上部電極はできるだけ素子内の下層
側に配置して、最も極端にはジョセフソン接合部を最下
層に配置する方が好ましいという考えも成り立つ。

本発明の目的は、このような相矛盾する要求を一挙に満
足するＤＣ−ＳＱＵＩＤ素子とその製造方法を提供する
ことにある。

く課題を解決するための手段〉 上記の目的を達成するため、本発明のＤＣ−ＳＱＵＩＤ
素子は、ＳＱＵＩＤリング、カウンタ電極、モジュレー
ションコイルおよびインプ・ノドコイルが積層されてい
るとともに、ＳＱＵＩＤリングとカウンタ電極とが、バ
リア層を介してブリッジにより２か所でウィークに接合
されて２つのジョセフソン接合部を得てなるＳＱＵＩＤ
素子において、ＳＱＵＩＤリングとカウンタコイルのう
ちのいずれか一方がこれらの各層の最上層に、かつ、他
方か最下層に配置されていることによって特徴付けられ
る。

また、本発明のＤＣ−ＳＱＵＩＤの製造方法は、上記し
た本発明の構造のＤＣ−ＳＱＵＩＤ素子の製造方法にお
いて、上記の最下層の電極を形成した後、その電極上の
ジョセフソン接合部が形成される位置を含むその近傍所
定範囲を保護膜で覆い、次に、その上方の各層を形成し
、次に最上層の超電導体薄膜を製膜する直前に、上記保
護膜を除去する工程を挿入し、その後、最上層の電極形
成およびブリッジ形成を行うことによって特徴付けられ
る。

く作用〉 準平面型ジョセフソン接合素子の下部電極を最下層に作
成することにより、その膜面の平坦性と膜質か良好とな
り、その結果として、その上に形成されるバリア層は、
良好な膜となり得る。

また、本発明の製造方法では、最下層の電極上における
ジョセフソン接合部の形成位置を保護膜で覆った状態で
上の層を製膜する結果、各層のエツチングの際にジョセ
フソン接合部形成位置の電極表面がダメージを受けず、
また、上部電極を最上層にして最後にブリッジを形成す
るから、臨界電流値の調整も従来通り可能である。

〈実施例〉 第１図は本発明実施例の素子構造を示す図で、（ａ）は
その全体平面図であり、また、同図（ｂ）および（Ｃ）
はその各層の積層順位を示す模式的断面図て、（ｂ）は
Ｉ−Ｉの、（Ｃ）は■−■の位置での積層順位を示して
いる。なお、第１図（ａ）においては各層間絶縁層１０
ａ、１０ｂおよびバリア層１１は透視して示している。

基板９上の最下層にＳＱＵＩＤリング４か形成されてお
り、その上には絶縁層１０ａを介してモジュレーション
コイル１とその引き出し電極１ａ、およびインプットコ
イル２が形成されている。更にその上には、絶縁層１０
ｂを介してグランドプレーン３と、インプットコイル２
用の引き出し電極２ａが形成されている。

そして、最下層のＳＱＵＩＤリング４の一端部には、バ
リア層１１を介してカウンタ電極５か形成され、そのカ
ウンタ電極５の表面とＳＱＵＩＤリング４の表面が、こ
れらに跨がって形成されたブリッジ６によってウィーク
に接合され、ここに２か所の準平面型ジョセフソン接合
部７ａおよび７ｂか形成されている。

次に、以上の構造のＤＣ−ＳＱＵＩＤ素子の製造方法の
例を述べる。

第２図ないし第６図はその製造手順の説明図て、それぞ
れ平面図で示している。また、これらの図において層間
絶縁層１０ａ、１０ｂは図示を省略している。

まず基板９上に超電導体薄膜を製膜した後、第２図に示
すようにＳＱＵＩＤコイル４をパターニングする。次に
、そのＳＱＵＩＤコイル４上の、ジョセフソン接合部？
ａ、７ｂを形成すべき位置に、第３図に示すようにＡＩ
膜による接合部保護膜８をパターニングする。

その後、その上方全面に層間絶縁層１０ａを形成すると
ともに、必要なコンタクトホールを形成する。そして、
その上に超電導体薄膜を製膜し、モジュレーションコイ
ル１とその引き出し電極１ａ、およびインプットコイル
２をパターニングする。この状態を第４図に示す。

そしてその上方に層間絶縁層１０ｂを形成し、同様に必
要とするコンタクトホールを形成した後、ジョセフソン
接合部の形成位置の上にある絶縁膜１０ａ、１０ｂ、す
なわち接合部保護膜８の上方に付いている絶縁膜をＲＩ
Ｅ等によって全てエツチングする。このエツチングにお
いて、接合部保護膜８をストッパとすることかできる。

次に接合部保護膜８を、ウェットエツチング等により除
去した後、その部分のＳＱＵＩＤリング４の表面を酸化
する等によって、バリア層１１を形成する。

次いでそのバリア層１１の上に超電導体薄膜を製膜し、
カウンタ電極５をパターニングする。この状態を第６図
に示す。

その後、ブリッジとＳＱＵＩＤリング４およびカウンタ
電極５との超電導コンタクトをとるために、素子全面の
スパッタエツチングを行った後、ブリッジ６を形成する
ための超電導体薄膜を製膜する。

その後、レジストを塗布し、ブリッジパターンの電子ビ
ーム露光を行い、このレジスト膜をマスクとしてスパッ
タエツチングまたはりアクティブイオンエツチング（Ｒ
Ｉ　Ｅ）によるブリッジ６のバターニングを行うことに
より、第１図に示した構造のＤＣ−ＳＱＵＩＤ素子が得
られる。

以上の製造方法において特に注目すべき０点は、最下層
の下部電極となる５ＱＵＩ［リング４上の、ジョセフソ
ン接合部を形成すべき位置か、接合部保護膜８によって
保護された状態でその上層であるモジュレーションコイ
ル１やインプットコイル２等の各層のエツチングが行わ
れる点であり、これによってジョセフソン接合を形成す
べき位置の超電導体薄膜かダメージを受けることかない
。

なお、以上の実施例では、ＳＱＵＩＤリング４を下部電
極とし、カウンタ電極５を上部電極とした場合について
述べたか、カウンタ電極５を最下層に形成してこれを下
部電極とし、ＳＱＵＩＤリング４を最上層に形成して上
部電極としても良い。

また、モジュレーションコイル１およびインプットコイ
ル２の層と、グランドブレーン３の層を互いに入れ換え
てもいいことは勿論である。

〈発明の効果〉 以上説明したように、本発明の構造によれば、基板の直
上、つまり最下層に下部電極を形成し、その上のバリア
層を介して最上層に上部電極が形成され、これらがブリ
ッジによって接合されて準平面型のジョセフソン接合部
が作られているので、バリア層は平坦性および膜質の良
好な下部電極上にあって良質な膜となり、ジョセフソン
接合特性が向上し、高性能で再現性の良いＤＣ−ＳＱＵ
ＩＤ素子か得られる。

また、上部電極およびブリッジは最上層に形成されてい
るから、従来通り陽極酸化法等によって接合臨界電流値
の調整が可能である。

更に、本発明による製造方法によれば、最下層の下部電
極上のジョセフソン接合部を形成すべき位置を、保護膜
で覆った状態で他の層を形成するから、他層のプロセス
中ないしはジョセフソン接合部上の絶縁層の除去時に、
下部電極がダメージを受けることが無い。また、この保
護膜のエツチングは、例えばウェットエツチング等の使
用により、下部電極へのダメージを最小限に抑えること
ができ、この点において問題はない。

【図面の簡単な説明】

第１図は本発明実施例の構造を示す図で、（ａ）は層間
絶縁層およびバリア層を透視して示す平面図、（ｂ）お
よび（Ｃ）はそれぞれそのＩ−１断面および■−■断面
で示す模式的断面図、 第２図ないし第６図は本発明実施例の製造方法の説明図
、 第７図は従来の準平面型ジョセフソン接合を用いたＤＣ
−ＳＱＵＩＤ素子の構造を示す平面図、第８図ないし第
１１図はその製造方法の説明図である。 ７ａ。 １・・・・モジュレーションコイル ２・・・・インプットコイル ３・・・・グランドブレーン ４・・・・ＳＱＵＩＤリング（下部電極）５・・・・カ
ウンタ電極（上部電極） ６・・・・ブリッジ ｂ・・・・ジョセフソン接合部 ８・・・・接合部保護膜 ９・・・・基板 １０ａ。 １０ｂ・・・・層間絶縁層 １・・・・バリア層

Claims (2)

【特許請求の範囲】
1. （１）それぞれ超電導体薄膜をパターニングして形成さ
   れたＳＱＵＩＤリング、カウンタ電極、モジュレーショ
   ンコイルおよびインプットコイルが積層されているとと
   もに、上記ＳＱＵＩＤリングとカウンタ電極とが、バリ
   ア層を介してブリッジにより２か所でウィークに接合さ
   れて２つのジョセフソン接合部を得てなるＳＱＵＩＤ素
   子において、上記ＳＱＵＩＤリングとカウンタコイルの
   うちのいずれか一方が上記各層の最上層に、かつ、他方
   が最下層に配置されていることを特徴とするＤＣ−ＳＱ
   ＵＩＤ素子。
2. （２）上記の構造のＤＣ−ＳＱＵＩＤ素子の製造方法に
   おいて、上記最下層の電極を形成した後、その電極上の
   上記ジョセフソン接合部が形成される位置を含むその近
   傍所定範囲を保護膜て覆い、次に、その上方の各層を形
   成し、次に上記最上層の超電導体薄膜を製膜する直前に
   、上記保護膜を除去する工程を挿入し、その後、上記最
   上層の電極形成および上記ブリッジ形成を行うことを特
   徴とする準平面型ＤＣ−ＳＱＵＩＤ素子の製造方法。