JPH04130677A - Dc―squidの製造方法 - Google Patents
Dc―squidの製造方法Info
- Publication number
- JPH04130677A JPH04130677A JP2253975A JP25397590A JPH04130677A JP H04130677 A JPH04130677 A JP H04130677A JP 2253975 A JP2253975 A JP 2253975A JP 25397590 A JP25397590 A JP 25397590A JP H04130677 A JPH04130677 A JP H04130677A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- squid
- ring
- upper electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 241000238366 Cephalopoda Species 0.000 claims abstract description 29
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 19
- 239000002887 superconductor Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 13
- 150000002500 ions Chemical class 0.000 abstract description 7
- 238000004544 sputter deposition Methods 0.000 description 4
- 210000004556 brain Anatomy 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はDC−SQUID (超伝導量子干渉計)の製
造方法に関し、更に詳しくは、準平面型のDC−SQU
IDの製造方法に関する。
造方法に関し、更に詳しくは、準平面型のDC−SQU
IDの製造方法に関する。
〈従来の技術〉
準平面型DC−SQUIDは、下部電極となるSQUI
Dリングの上方に絶縁層を形成するとともに、その絶縁
層の上に上部電極を形成して、この上部電極とSQUI
Dリングとをブリッジで接合することにより、2か所の
ジョセフソン接合部を得る構造を採る。このような準平
面型の構造では、ジョセフソン接合部の長さ(ウィーク
リンク長)が絶縁層の厚さによって決まることになり、
平面上での微細加工精度に頼る平面型のDC−SQUI
Dに比して、微小長さの要求されるウィークリンク長が
容易に再現性良く得られる点で有利である。
Dリングの上方に絶縁層を形成するとともに、その絶縁
層の上に上部電極を形成して、この上部電極とSQUI
Dリングとをブリッジで接合することにより、2か所の
ジョセフソン接合部を得る構造を採る。このような準平
面型の構造では、ジョセフソン接合部の長さ(ウィーク
リンク長)が絶縁層の厚さによって決まることになり、
平面上での微細加工精度に頼る平面型のDC−SQUI
Dに比して、微小長さの要求されるウィークリンク長が
容易に再現性良く得られる点で有利である。
ところで、従来の準平面型DC−SQUIDの製造方法
は、大別すると次の2種類に分けることができる。
は、大別すると次の2種類に分けることができる。
第1の方法は、まずグランドブレーンを製膜・パターニ
ングし、次にその上方に絶縁体膜を介してSQUIDリ
ング(下部電極)を製膜・パターニングした後、このS
QUIDリングの表面を酸化して絶縁層を形成し、その
上方に上部電極を製膜・パターニングした後、ブリッジ
を形成して2か所のジョセフソン接合部を作り、最後に
SQUIDリングの上に絶縁層を形成してその上方に変
調コイルと入力コイルを製膜・パターニングする方法で
ある。
ングし、次にその上方に絶縁体膜を介してSQUIDリ
ング(下部電極)を製膜・パターニングした後、このS
QUIDリングの表面を酸化して絶縁層を形成し、その
上方に上部電極を製膜・パターニングした後、ブリッジ
を形成して2か所のジョセフソン接合部を作り、最後に
SQUIDリングの上に絶縁層を形成してその上方に変
調コイルと入力コイルを製膜・パターニングする方法で
ある。
第2の方法は、上述のようなジョセフソン接合部を作る
前に、SQUIDリングの上方に絶縁層を製膜し、その
上に変調コイルおよび入力コイルを作成してしまい、ジ
ョセフソン接合部を作る予定の位置の絶縁層を除去して
SQU IDリングの超伝導体膜を露出させ、その表面
の一部を酸化して絶縁層を形成し、この絶縁層の上に上
部電極を形成し、最後にブリッジを形成する方法である
。
前に、SQUIDリングの上方に絶縁層を製膜し、その
上に変調コイルおよび入力コイルを作成してしまい、ジ
ョセフソン接合部を作る予定の位置の絶縁層を除去して
SQU IDリングの超伝導体膜を露出させ、その表面
の一部を酸化して絶縁層を形成し、この絶縁層の上に上
部電極を形成し、最後にブリッジを形成する方法である
。
〈発明が解決しようとする課題〉
以上のような従来のDC−8QUIDの製造方法のうち
、第1の方法では、ジョセフソン接合部を作成した後に
変調および入力コイルの作成プロセスが入るので、これ
らのコイル製膜(スパッタリング)およびパターニング
(RIE・・・リアクティブ イオン エツチング)の
都度、既に作られているジョセフソン接合部か後工程に
おけるArイオンで叩かれることになり、例えば臨界電
流値の大きなずれか生じる等、性能の悪化の原因となる
。また、これを避けるためにジョセフソン接合部を作成
した後にその保護膜を作成すると、後で臨界電流値の微
調整か不可能となってしまう。
、第1の方法では、ジョセフソン接合部を作成した後に
変調および入力コイルの作成プロセスが入るので、これ
らのコイル製膜(スパッタリング)およびパターニング
(RIE・・・リアクティブ イオン エツチング)の
都度、既に作られているジョセフソン接合部か後工程に
おけるArイオンで叩かれることになり、例えば臨界電
流値の大きなずれか生じる等、性能の悪化の原因となる
。また、これを避けるためにジョセフソン接合部を作成
した後にその保護膜を作成すると、後で臨界電流値の微
調整か不可能となってしまう。
第2の方法では、変調および入力コイルの作成プロセス
において、先に作成されているSQUIDリングがAr
イオンにより損傷を受けて表面か荒れ、ここを酸化して
作られる絶縁層がピンホールの多いものとなって、上部
電極との間にマイクロショートが生じてしまうという問
題がある。
において、先に作成されているSQUIDリングがAr
イオンにより損傷を受けて表面か荒れ、ここを酸化して
作られる絶縁層がピンホールの多いものとなって、上部
電極との間にマイクロショートが生じてしまうという問
題がある。
本発明はこのような点に鑑みてなされたもので、製造工
程においてジョセフソン接合部の性能が悪化す・ること
かないとともに、上部と下部電極間のマイクロショート
も発生しにくいDC−SQUIDの製造方法の提供を目
的としている。
程においてジョセフソン接合部の性能が悪化す・ること
かないとともに、上部と下部電極間のマイクロショート
も発生しにくいDC−SQUIDの製造方法の提供を目
的としている。
〈課題を解決するための手段〉
上記の目的を達成するため、本発明では、下部電極とな
るSQUIDリング、変調および入力コイル、その間の
絶縁層(第2の絶縁層)を形成した後、SQUIDリン
グ上のジョセフソン接合部が形成される位置に、上記の
第2の絶縁層を、少な(ともその下方のSQUIDリン
グの超伝導状態の部分が露出する深さまで除去して窓を
形成し、その窓内に新たな超伝導体膜を形成してこの窓
を埋め、その後、その新たな超伝導体膜の一部を酸化し
て絶縁層(第1の絶縁層)を形成し、この第1の絶縁層
上に上部電極を形成し、最後にこの上部電極と上述の新
たな超伝導体膜の非酸化部とに跨がるブリッジを形成す
る。
るSQUIDリング、変調および入力コイル、その間の
絶縁層(第2の絶縁層)を形成した後、SQUIDリン
グ上のジョセフソン接合部が形成される位置に、上記の
第2の絶縁層を、少な(ともその下方のSQUIDリン
グの超伝導状態の部分が露出する深さまで除去して窓を
形成し、その窓内に新たな超伝導体膜を形成してこの窓
を埋め、その後、その新たな超伝導体膜の一部を酸化し
て絶縁層(第1の絶縁層)を形成し、この第1の絶縁層
上に上部電極を形成し、最後にこの上部電極と上述の新
たな超伝導体膜の非酸化部とに跨がるブリッジを形成す
る。
く作用〉
従来の第2の方法と同様に、工程の最後にジョセフソン
接合部か形成されるので、ジョセフソン接合部の性能が
劣化することがないとともに、下部電極と上部電極の間
に介在する第1の絶縁層は、変調および入力コイルを形
成した後に新たに製膜された超伝導体膜を酸化すること
によって作られるので、その表面は従来の第2の方法の
ように荒らされておらず、ピンホール等の発生の恐れも
ない。
接合部か形成されるので、ジョセフソン接合部の性能が
劣化することがないとともに、下部電極と上部電極の間
に介在する第1の絶縁層は、変調および入力コイルを形
成した後に新たに製膜された超伝導体膜を酸化すること
によって作られるので、その表面は従来の第2の方法の
ように荒らされておらず、ピンホール等の発生の恐れも
ない。
〈実施例〉
第1図ないし第5図は本発明の製造工程の要部の説明図
で、第6図は最終的に得られるDC−SQUIDの全体
構造を示す外観図である。
で、第6図は最終的に得られるDC−SQUIDの全体
構造を示す外観図である。
第6図に示すように、最終的に得ようとするDC−SQ
UIDは、グランドブレーンの上方に絶縁体膜(いずれ
も図示せず)を介してSQUIDリング1が形成され、
このSQUIDリング1の上に第2の絶縁層2が形成さ
れ、この第2の絶縁層2を介して上に変調コイル3と入
力コイル4か形成される。また、SQUIDリング1の
端部には、第1の絶縁層5を介して上部電極6が形成さ
れ、この上部電極6とSQUIDリング1とがブリッジ
7によって2か所で接合され、この接合部分がジョセフ
ソン接合部8a、8bを形成した構造である。
UIDは、グランドブレーンの上方に絶縁体膜(いずれ
も図示せず)を介してSQUIDリング1が形成され、
このSQUIDリング1の上に第2の絶縁層2が形成さ
れ、この第2の絶縁層2を介して上に変調コイル3と入
力コイル4か形成される。また、SQUIDリング1の
端部には、第1の絶縁層5を介して上部電極6が形成さ
れ、この上部電極6とSQUIDリング1とがブリッジ
7によって2か所で接合され、この接合部分がジョセフ
ソン接合部8a、8bを形成した構造である。
本発明の製造方法では、まずグランドブレーンとその上
の絶縁体膜を形成し、その上に5QUTDリング1を形
成する。そして、そのSQUIDリング1の表面を酸化
することによって、このSQUIDリング1の上に−様
に第2の絶縁層2を形成する。次いでこの第2の絶縁層
2に外部との接続のためのコンタクトホールを適宜に形
成する。
の絶縁体膜を形成し、その上に5QUTDリング1を形
成する。そして、そのSQUIDリング1の表面を酸化
することによって、このSQUIDリング1の上に−様
に第2の絶縁層2を形成する。次いでこの第2の絶縁層
2に外部との接続のためのコンタクトホールを適宜に形
成する。
次にこの第2の絶縁層2の上方に変調コイル3と入力コ
イル4を形成する。ここまでは、前記した従来の第2の
方法と同様であり、以下の工程が本発明の特徴部分であ
る。
イル4を形成する。ここまでは、前記した従来の第2の
方法と同様であり、以下の工程が本発明の特徴部分であ
る。
さて、変調コイル3および入力コイル4の形成後に、第
1図に部分外観図で示すように、第2の絶縁層2を、ジ
ョセフソン接合部8a、8bの形成予定位置において、
その下方のSQUIDリング1の所定深さまでを含めて
除去し、ピット9a。
1図に部分外観図で示すように、第2の絶縁層2を、ジ
ョセフソン接合部8a、8bの形成予定位置において、
その下方のSQUIDリング1の所定深さまでを含めて
除去し、ピット9a。
9bを形成する。この形成方法は、例えば−様なレジス
ト膜を形成した後、レジスト膜をパターニングしてピッ
ト9a、9bを形成すべき部分を除去し、このレジスト
膜をマスクとしてRIEによってピット9a、9bを形
成する。このピット9a、9bの深さは、例えばSQU
IDリング1の厚さを3000人、第2の絶縁層2の厚
さを100人とすると、1000人程度とすることが望
ましい。
ト膜を形成した後、レジスト膜をパターニングしてピッ
ト9a、9bを形成すべき部分を除去し、このレジスト
膜をマスクとしてRIEによってピット9a、9bを形
成する。このピット9a、9bの深さは、例えばSQU
IDリング1の厚さを3000人、第2の絶縁層2の厚
さを100人とすると、1000人程度とすることが望
ましい。
その後、このピット9a、9b内で露出した5QUTD
リング1の超伝導材料を逆スパツタにより完全に清浄化
し、前記したレジスト膜を再利用してこれをマスクとし
、スパッタ法によりピット9a、9b内をSQUIDリ
ング1と同等の超伝導材料で埋める。次いでレジスト膜
によりその上方の余分な超伝導材料をリフトオフする。
リング1の超伝導材料を逆スパツタにより完全に清浄化
し、前記したレジスト膜を再利用してこれをマスクとし
、スパッタ法によりピット9a、9b内をSQUIDリ
ング1と同等の超伝導材料で埋める。次いでレジスト膜
によりその上方の余分な超伝導材料をリフトオフする。
この状態を第2図に縦断面図で示す。つまり、この状態
はピット9a、9bをヴイアホール(via hall
)としたとき、新たに製膜した超伝導材料10a。
はピット9a、9bをヴイアホール(via hall
)としたとき、新たに製膜した超伝導材料10a。
10bをその中を埋めるヴイアフィル(via fil
l)と考えることができる。
l)と考えることができる。
次に、ピット9a、9b内に新たに製膜した超伝導材料
10a、10bの表面を酸化し、第3図に断面図で示す
ように−様な絶縁層11を形成する。その後、この絶縁
層11の上に上部電極6を形成し、この上部電極6をマ
スクとした逆スパツタにより、上部電極6の真下を除く
ピット9a。
10a、10bの表面を酸化し、第3図に断面図で示す
ように−様な絶縁層11を形成する。その後、この絶縁
層11の上に上部電極6を形成し、この上部電極6をマ
スクとした逆スパツタにより、上部電極6の真下を除く
ピット9a。
9b内の超伝導材料10a、10b上の絶縁層11を除
去する。これにより、第4図に縦断面図で示すように、
SQUIDリング1と上部電極6の間にのみ存在する第
1の絶縁層5が形成されたことになる。
去する。これにより、第4図に縦断面図で示すように、
SQUIDリング1と上部電極6の間にのみ存在する第
1の絶縁層5が形成されたことになる。
その後、第5図に部分外観図で示すように、上部電極6
の上から超伝導材料を製膜・パターニングすることによ
り、上部電極6の表面とピット9a、9b内の超伝導材
料10a、10bとの双方に跨がるブリッジ7を形成し
て、2か所のジョセフソン接合部8 a + 8 bを
得る。これによって第6図に示した構造のDC−SQU
IDが得られる。
の上から超伝導材料を製膜・パターニングすることによ
り、上部電極6の表面とピット9a、9b内の超伝導材
料10a、10bとの双方に跨がるブリッジ7を形成し
て、2か所のジョセフソン接合部8 a + 8 bを
得る。これによって第6図に示した構造のDC−SQU
IDが得られる。
以上の製造方法により得られたDC−3Q“UIDでは
、SQUIDリング1と上部電極6との間に介在する第
1の絶縁層5が、Arイオン等によって荒らされていな
いピット9a、9b内の超伝導材料10a、10bの表
面を酸化することによって形成される関係上、ピンホー
ル等の発生の可能性が殆ど無い。また、以上の製法にお
いて注目すべき点は、ピット9a、9bを形成した後、
その内部に超伝導材料10a、10bを形成するときに
、ピット9a、9bを形成するために形成したレジスト
膜を再利用してリフトオフ法を用いる点であり、これに
より、超伝導材料10a、10bがセルフアライメント
で得られることになる。
、SQUIDリング1と上部電極6との間に介在する第
1の絶縁層5が、Arイオン等によって荒らされていな
いピット9a、9b内の超伝導材料10a、10bの表
面を酸化することによって形成される関係上、ピンホー
ル等の発生の可能性が殆ど無い。また、以上の製法にお
いて注目すべき点は、ピット9a、9bを形成した後、
その内部に超伝導材料10a、10bを形成するときに
、ピット9a、9bを形成するために形成したレジスト
膜を再利用してリフトオフ法を用いる点であり、これに
より、超伝導材料10a、10bがセルフアライメント
で得られることになる。
〈発明の効果〉
以上説明したように、本発明によれば、準平面型のDC
−SQUIDにおいて、SQUIDリング(下部電極)
と上部電極との間に介在する第1の絶縁層を、変調コイ
ルおよび入力コイル等の製膜・パターニング後にSQU
IDリング上の第2の絶縁層を除去して得たビット内に
新たに形成された超伝導材料の表面を酸化することによ
って得て、最後にジョセフソン接合部を作るブリッジを
形成するので、従来の第1の製法のようにジョセフソン
接合部がA「イオンによって劣化することがないばかり
でなく、従来の第2の製法のようにArイオンによって
荒れた下部電極表面を酸化して第1の絶縁層を得る場合
に比して、ピンホールが生ずることがなく、マイクロシ
ョートのない良好なジョセフソン接合部を持つDC−8
QUIDが得られる。
−SQUIDにおいて、SQUIDリング(下部電極)
と上部電極との間に介在する第1の絶縁層を、変調コイ
ルおよび入力コイル等の製膜・パターニング後にSQU
IDリング上の第2の絶縁層を除去して得たビット内に
新たに形成された超伝導材料の表面を酸化することによ
って得て、最後にジョセフソン接合部を作るブリッジを
形成するので、従来の第1の製法のようにジョセフソン
接合部がA「イオンによって劣化することがないばかり
でなく、従来の第2の製法のようにArイオンによって
荒れた下部電極表面を酸化して第1の絶縁層を得る場合
に比して、ピンホールが生ずることがなく、マイクロシ
ョートのない良好なジョセフソン接合部を持つDC−8
QUIDが得られる。
しかも、本発明は従来の第2の製法と比べて製膜工程が
一つ増えるだけで、他は殆ど同一なので、特に製造コス
トがアップすることなく、歩留り良く安定した性能のD
C−SQUIDを得ることかできる。
一つ増えるだけで、他は殆ど同一なので、特に製造コス
トがアップすることなく、歩留り良く安定した性能のD
C−SQUIDを得ることかできる。
第1図ないし第5図は本発明実施例の製造手順の主要部
分の説明図、 第6図は本発明実施例により最終的に得ようとするDC
−SQUIDの構造を示す外観図である。 1・・・・SQUIDリング(下部電極)2・・・・第
2の絶縁層 3・・・・変調コイル 4・・・・入力コイル 5・・・・第1の絶縁層 6・・・・上部電極 7・・・・ブリッジ 8a、8b・・・・ジョセフソン接合部9a、9b・・
・・ビット 10a、10b ・・・・超伝導材料 特許出願人 株式会社島津製作所 代 理 人 弁理士 西1)新 第1図 第6図
分の説明図、 第6図は本発明実施例により最終的に得ようとするDC
−SQUIDの構造を示す外観図である。 1・・・・SQUIDリング(下部電極)2・・・・第
2の絶縁層 3・・・・変調コイル 4・・・・入力コイル 5・・・・第1の絶縁層 6・・・・上部電極 7・・・・ブリッジ 8a、8b・・・・ジョセフソン接合部9a、9b・・
・・ビット 10a、10b ・・・・超伝導材料 特許出願人 株式会社島津製作所 代 理 人 弁理士 西1)新 第1図 第6図
Claims (1)
- 下部電極となるSQUIDリングの上方に第1の絶縁
層を介して上部電極が形成され、その上部電極と上記S
QUIDリングとが上記第1の絶縁層を介してブリッジ
で接合されて2か所のジョセフソン接合部が形成される
とともに、上記SQUIDリングの上方には、第2の絶
縁層を介して変調コイルおよび入力コイルが形成されて
なるDC−SQUIDの製造方法において、上記SQU
IDリング、第2の絶縁層、変調コイルおよび入力コイ
ルを製膜およびパターニングした後、上記SQUIDリ
ング上のジョセフソン接合部が形成されるべき位置の上
記第2の絶縁層を、少なくとも当該SQUIDリングの
超伝導状態部分が露出する深さまでを含んで除去して窓
を形成し、その除去部分に新たな超伝導体膜を形成して
この窓を埋めた後、その新たな超伝導体膜の一部を酸化
することにより上記第1の絶縁層を形成し、その上方に
上部電極を形成した後、この上部電極と上記新たな超伝
導体膜の非酸化部とに跨がるブリッジを形成することを
特徴とするDC−SQUIPの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2253975A JPH04130677A (ja) | 1990-09-20 | 1990-09-20 | Dc―squidの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2253975A JPH04130677A (ja) | 1990-09-20 | 1990-09-20 | Dc―squidの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04130677A true JPH04130677A (ja) | 1992-05-01 |
Family
ID=17258533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2253975A Pending JPH04130677A (ja) | 1990-09-20 | 1990-09-20 | Dc―squidの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04130677A (ja) |
-
1990
- 1990-09-20 JP JP2253975A patent/JPH04130677A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
JPH0661536A (ja) | 直流駆動型超伝導量子干渉素子 | |
JPS6161280B2 (ja) | ||
JP2780473B2 (ja) | Dc―squid素子およびその製造方法 | |
JPH04130677A (ja) | Dc―squidの製造方法 | |
JPS6257263A (ja) | ジヨセフソン集積回路の製造方法 | |
JPH04130676A (ja) | 準平面型ジョセフソン接合素子を用いたdc―squid | |
Blamire et al. | A new self-aligning process for whole-wafer tunnel junction fabrication | |
JPS58147183A (ja) | ジヨセフソン集積回路の製造方法 | |
JPS6257262A (ja) | ジヨセフソン接合素子の製造方法 | |
JPS62195190A (ja) | プレ−ナ型ジヨセフソン接合素子の形成法 | |
JPH03297177A (ja) | SQUID素子のIc調節方法 | |
JPH03283679A (ja) | くさび型ジョセフソン接合素子の製造方法 | |
JP3024400B2 (ja) | ジョセフソン接合素子およびその製造方法 | |
JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
JPS61272981A (ja) | ジヨセフソン装置の製造方法 | |
JPS61229377A (ja) | ジヨセフソン集積回路の製造方法 | |
JPS6147679A (ja) | ジヨセフソン接合素子の作製方法 | |
JPH06252457A (ja) | ジョセフソン素子 | |
JPH02192774A (ja) | 準平面型ジョセフソン接合素子 | |
JPS6074489A (ja) | 超伝導グランドコンタクトの形成方法 | |
JPH01304751A (ja) | 半導体装置の製造方法 | |
JPH0335570A (ja) | 準平面型ジョセフソン接合 | |
JPH04302180A (ja) | 超電導接続構造 | |
JPS6257264A (ja) | 超伝導集積回路の製造方法 |