JP2771712B2 - 画素密度変換装置 - Google Patents

画素密度変換装置

Info

Publication number
JP2771712B2
JP2771712B2 JP3137521A JP13752191A JP2771712B2 JP 2771712 B2 JP2771712 B2 JP 2771712B2 JP 3137521 A JP3137521 A JP 3137521A JP 13752191 A JP13752191 A JP 13752191A JP 2771712 B2 JP2771712 B2 JP 2771712B2
Authority
JP
Japan
Prior art keywords
value
image
output
conversion
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3137521A
Other languages
English (en)
Other versions
JPH04362792A (ja
Inventor
康訓 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3137521A priority Critical patent/JP2771712B2/ja
Priority to US07/894,811 priority patent/US5243440A/en
Publication of JPH04362792A publication Critical patent/JPH04362792A/ja
Application granted granted Critical
Publication of JP2771712B2 publication Critical patent/JP2771712B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/40Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/387Composing, repositioning or otherwise geometrically modifying originals
    • H04N1/393Enlarging or reducing
    • H04N1/3935Enlarging or reducing with modification of image resolution, i.e. determining the values of picture elements at new relative positions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、任意倍率の変倍処理を
行なう線形補間法を用いた画素密度変換装置に関するも
のである。
【0002】
【従来の技術】従来、画素密度を変換する方法として
は、いわゆるSPC法が知られている。このSPC法と
は、変換後の画素の値を、最も近い変換前の画素の値と
する変倍処理法である。
【0003】
【解決しようとしている課題】しかしながら、従来の画
素密度変換では、縮小処理時に画像のヌケが目だち、ま
た拡大時には画像の滑らかさが失われるという問題があ
る。
【0004】
【課題を解決するための手段】及び
【作用】本発明は、上述の課題を解決することを目的と
してなされたもので、上述の課題を解決するための一手
段として、以下の構成を備える。即ち、線形補間により
多値画像データを変倍処理して多値画像データを出力す
る画素密度変換装置であって、線形補間による変換倍率
が等倍のとき、変換前の画素の位置に変換後の画素を重
ね合わせ、等倍以外の変換倍率のときは、最初の変換前
の画素の位置と隣接する画素の位置の中点に最初の変換
後の画素を重ね合わせて変倍処理を行なう手段を備え
る。
【0005】好ましくは、前記手段は、線形補間の変換
前の隣接画素の距離を2の整数乗として変倍処理を行な
う。本構成をとることで、縮小処理時の画像ヌケ、及び
拡大処理時に画像の滑らかさが失われることを抑えるよ
うに機能する。
【0006】
【実施例】以下、添付図面を参照して本発明に係る好適
な実施例を詳細に説明する。図1は、本発明の実施例に
係る画素密度変換装置(以下、装置という)全体の構成
を示すブロツク図である。同図において、入力画像信号
はラインバツフア101にて1ライン遅延され、フリッ
プフロップ102,103にて1画素遅延される。ま
た、発振器131では画像クロックが生成され、ライン
同期信号生成装置132でライン同期信号が生成され
る。
【0007】その他、本装置は、乗算器104〜10
7,113、加算器108〜110、主走査方向の辺の
長さを演算する演算部111、副走査方向の辺の長さを
演算する演算部112、固定値(ここでは128)を出
力するブロツク114、減算器115〜118、インバ
ータ119,120,125,126、ANDゲート1
21,122,129,130、ORゲート123,1
24、NANDゲート127,128を有し、後述する
所定の演算を行なう。
【0008】図2は、線形補間法における変換前の点と
変換後の点との関係を示す。図中、点V,点W,点X,
点Yは、変換前の点を表わす。また、各点の明るさのレ
ベルを、それぞれv,w,x,yとする。変換後の点を
点Pとし、点Pと変換前の点との位置関係は、主走査方
向(図の左右方向)に点VからLa、点WからLbの位
置にあり、副走査方向(図の上下方向)には、点Vから
Ka、点XからKbの位置にあるとする。尚、本実施例
では変換前の1辺の長さを128として考えるので、L
a+Lb=128、Ka+Kb=128となる。
【0009】従って、図2における点Pのレベルpは、 となる。図3は、本装置で扱う画像信号のタイミングチ
ヤートである。同図において、ページ同期信号は1ペー
ジ分の画像信号が有効となる期間中、論理レベルとして
Highになるハイアクティブの信号であり、ライン同
期信号は1ライン分の画像信号が有効となる期間中Hi
ghになるハイアクティブの信号である。また、画像同
期クロックは1画素単位に出力されるクロックで、この
クロツクの立ち上がりエッジに同期して画像信号が出力
される。尚、画像信号は1画素につき8ビットで構成さ
れる多値データである。
【0010】図11は、本実施例に係る画素密度変換装
置と画像供給源との関係を示すブロツク図である。ま
た、図12は、画像供給源と画素密度変換装置間の信号
のタイミングチャートである。図11において、画像供
給源1101から出力される信号は、図3に示す画像信
号と同じであるが、画素密度変換装置1102は画像供
給源に対して、ライン要求信号と画像要求クロックを出
力する。そして、図12に示すように画素密度変換装置
から画像供給源にライン同期信号が入力されたときに、
画像供給源は画像信号を出力する。また、画像要求クロ
ックが入力されたときに画像供給源は画像信号を更新す
る。つまり、ライン要求信号と画像要求クロックを制御
することにより、画像の供給を止めることが可能とな
る。
【0011】<レベルの演算方法の説明>本実施例に係
る装置におけるレベルの演算方法について説明する。画
像信号の入力は、図3に示すようにライン単位で行なわ
れ、図1に示すラインバツフア101で1ライン遅延さ
れる。ここで、1ライン遅延された信号がフリップフロ
ップ102で1画素遅延された画素データをv、フリッ
プフロップ102を通らない画素データをwとする。ま
た、ライン遅延が行なわれていない入力画像信号で、フ
リップフロップ103で1画素遅延された画素データを
x、フリップフロップ103を通らない画素データをy
とする。このようにして、線形補間法による処理に必要
な4点の参照点を同時に参照できるようにする。
【0012】図1の主走査方向辺演算部111は上述の
Laを演算し、出力する機能と、主走査方向の縮小を行
なう場合に画像同期クロックを間引くための信号、及び
主走査方向の拡大を行なう場合に画像信号の供給源に対
して出力する画像要求クロツクを間引くための信号であ
る主走査方向制御信号を出力する機能を有する。また、
副走査方向辺演算部112はKaを演算し、出力する機
能と、副走査方向の縮小を行なう場合にライン同期信号
を間引くための信号、及び副走査方向の拡大を行なう場
合に画像信号の供給源に対して出力する画像要求信号を
間引くための信号である副走査方向制御信号を出力する
機能を有する。
【0013】上記La、Kaともに最小値は0、最大値
は80H(Hは16進数を示す)である。また、本実施
例では、内部の演算ビット数はすべて8ビットにて処理
を行なう。レベルの演算にあたり、主走査方向辺演算部
111から出力されるLaと、副走査方向辺演算部11
2から出力されるKaより、La・Ka/128,La
・Kb/128,Lb・Ka/128及びLb・Kb/
128を求める必要がある。ここで、すべて128で除
算されているのは、辺の長さの最大値は80Hであるの
で、最大値どうしを除算した場合4000Hとなり、下
位15ビット目から8ビット目が有効となるためであ
る。
【0014】乗算器113は、主走査方向辺演算部11
1から出力されるLaと副走査方向の辺演算部112か
ら出力されるKaを乗算し、下位15ビット目から8ビ
ット目を出力する。この値がLa・Kb/128であ
る。また、減算器116は、LaからLa・Ka/12
8を減算することによりLa・Kb/128を求める。
これは、La=La・(Ka+Kb)/128であるこ
とによる。
【0015】同様に、減算器117は、KaからLa・
Ka/128を減算することにより、Lb・Ka/12
8を求め、減算器115により128からLaを減算す
ることによってLbを求める。また、減算器118は、
減算器115の出力であるLbからLb・Ka/128
を減算することによってLb・Kb/128を求める。
【0016】乗算器104は、上述のvとLb・Kb/
128とを乗算し、下位15ビット目から8ビット目を
出力する。この値がv・Lb・Kb/16384であ
る。また、乗算器105は、wとLa・Kb/128と
を乗算し、下位15ビット目から8ビット目を出力す
る。この値がw・La・Kb/16384である。さら
に、乗算器106は、xとLb・Ka/128とを乗算
し、下位15ビット目から8ビット目を出力する。この
値がx・Lb・Ka/16384である。そして、乗算
器107は、yとLa・Ka/128とを乗算し、下位
15ビット目から8ビット目を出力する。この値がy・
La・Ka/16384である。
【0017】また、加算器108は、乗算器104の出
力と乗算器105の出力を加算し、下位9ビット目から
2ビット目を出力する。この値が(v・Lb・Kb+w
・La・Kb)/32768である。加算器109は、
乗算器106の出力と乗算器107の出力を加算し、下
位9ビット目から2ビット目を出力する。この値が(x
・Lb・Ka+y・La・Ka)/32768である。
さらに、加算器110は、加算器108の出力と加算器
109の出力を加算し、下位9ビット目から2ビット目
を出力する。この値が点Pのレベルp、即ち、(v・L
b・Kb+w・La・Kb+x・Lb・Ka+y・La
・Ka)/65536である。
【0018】<同期信号の制御方法の説明>次に、同期
信号の制御方法について縮小、拡大、そして等倍の場合
に分け、具体的な数値を用いて説明する。図4は、図1
に示した主走査方向辺演算部111の詳細構成を示すブ
ロツク図である。同図において、n−128の値を持つ
ブロツク401、nの値を持つブロツク402がセレク
タ403に入力され、セレクタ403は、そのS端子へ
の縮小*/拡大信号が論理Lowのときはブロツク40
1の値を出力し、Highのときにはブロツク402の
値を出力する。また、ブロツク404は−128の値を
持ち、ブロツク405はn−128の値を持つ。そし
て、セレクタ406はブロツク404,405の値を入
力し、S端子への縮小*/拡大信号がLowのときはブ
ロツク404の値を出力、Highのときはブロツク4
05の値を出力する。
【0019】セレクタ409は、加算器407,408
からの値を入力し、加算器408のキャリーが0のとき
は加算器407の値を出力、キャリーが1のときは加算
器408の値を出力する。このセレクタ409の出力
は、8ビットのラッチ410に入力される。また、ブロ
ツク411は、変換前の画素と変換後の画素の位置関係
の初期値を有し、その値は不図示のCPUにて書き換え
ることができる。そして、セレクタ412は、ブロツク
411とラツチ410からの値を入力し、最初の画素デ
ータが入力されたときはブロツク411の値を出力し、
2画素目以降は、ラツチ410の値を出力する。このセ
レクタ412へのセレクト信号は、フリップフロップ4
13によりライン同期信号を1画素分遅延させて生成し
ている。尚、加算器408のキャリー信号は、主走査方
向の縮小処理の画像同期クロックの制御、及び拡大処理
の画像要求クロツクの制御にも使用する。
【0020】主走査方向の縮小処理時は、主走査方向の
縮小*/拡大信号はLowとなるので、図1において、
ANDゲート121の入力端子aはHighとなる。従
って、主走査方向辺演算部111から出力される主走査
方向制御信号は有効となり、ORゲート123により出
力画像同期クロックが制御される。この主走査方向制御
信号がLowのときは、出力画像同期クロックは出力さ
れ、Highのときに間引かれる。また、このとき、A
NDゲート122の入力端子cはLowであるから、O
Rゲート124の入力端子fもLowとなり、画像要求
クロツクが常に出力される。
【0021】また、主走査方向を拡大処理するときに
は、主走査方向の縮小*/拡大信号はHighとなり、
ANDゲート122の入力端子cもHighとなるの
で、主走査方向制御信号は有効となり、ORゲート12
4により画像要求クロツクが制御される。従つて、主走
査方向制御信号がHighのとき画像要求クロツクが出
力され、Lowのとき間引かれる。このとき、ANDゲ
ート121の入力端子aはLowとなり、ORゲート1
23の入力端子eも常にLowとなるので、出力画像同
期クロツクは常に出力される。尚、副走査方向について
の処理も、上記主走査方向と同様であるため、ここでは
その説明を省略する。
【0022】そこで、主走査方向辺演算部111の動作
を具体的な数値を用いて説明する。尚、図5は、128
/200倍(64%)の縮小処理を行なったときの辺の
長さを表わし、同図においてS1,S2,S3,…は変
換前の参照画素を示し、D1,D2,D3,…は変換後
の画素を示す。また、図6は、128/200倍の縮小
処理を行なったときのタイミングチャートである。
【0023】図6において、クロックは、図1の発振器
131により生成される基本動作クロックである。ま
た、画像要求クロックは画像供給源に対して出力するク
ロックで、画像供給源は、このクロックに同期して画像
信号を出力する。407の出力値は、図1の主走査方向
辺演算部111の内部構成を示した図4の加算器407
の出力値である。408の出力値、408のキャリー
も、同様に加算器408の出力値である。
【0024】前述のように、Laは、図1の主走査方向
辺演算部111の辺の長さの演算結果であり、Lbは、
図1の減算器115の出力値である。また、入力ライン
同期信号は、画像供給源から画素密度変換装置に入力さ
れるライン同期信号である。v,w,x,yは、それぞ
れ参照画素を示し、1,2,3,…は主走査方向の画素
に順に振った番号、a,b,…はラインの順を示す。そ
して、出力ライン同期信号、出力画像同期クロック、出
力画像信号は、画素密度変換装置から出力される画像信
号である。
【0025】<縮小処理の説明>縮小処理を行なう場
合、上述のように図4における縮小*/拡大信号はLo
wとなり、セレクタ403はブロツク401の値を選択
する。このブロツク401はn−128の値を持つが、
ここではn=200であるのでその値は72となる。ま
た、セレクタ406はブロツク404の値を選択する
が、このブロツクは−128の固定値を持つ。
【0026】また、辺の初期値を有するブロツク411
の値は、ここでは64である。最初、セレクタ412は
ブロツク411の値を選択しているので、加算器407
での演算結果は64+72=136、加算器408での
演算結果は64−128=−64<0であるので、加算
器408のキャリーは0となる。従って、La=64と
して出力する。そして、セレクタ409は加算器407
の値、つまり136を選択し、ラッチ410は、画像同
期クロックの立ち上がりエッジのタイミングでこの値を
取り込み、その出力値は136となる。
【0027】次にセレクタ412はラッチ410の値を
選択し、加算器407での演算結果は136+72=2
08、加算器408での演算結果は136−128=8
≧0となるので、加算器408のキャリーは1となる。
このときは、出力する画像同期クロックはゲートをかけ
て間引く。また、セレクタ409は加算器408の値で
ある8を選択し、ラッチ410は、画像同期クロックの
立ち上がりエッジでこの値を取り込むので、その出力値
は8となる。
【0028】そして、加算器407の演算結果は8+7
2=80、加算器408の演算結果は8−128=ー1
20<0であるので、加算器408のキャリーは0とな
る。従って、La=8として出力する。また、セレクタ
409は加算器407の値80を選択し、ラッチ412
はこの値を取り込む。以下、同様に、図5に示すように
辺の値を演算する。
【0029】<拡大処理の説明>図7は、128/10
0倍(128%)の拡大処理を行なったときの辺の長さ
を表わす。尚、ここでの記号の意味は、図5での記号と
同じである。また、図8は、128/100倍の拡大処
理を行なったときのタイミングチャートである。ここで
の各信号についても、図6に示した信号と同様であるた
め、それらの説明を省略する。
【0030】上述のように、拡大処理時は、図4に示す
縮小*/拡大信号はHighとなり、セレクタ403は
ブロツク402の値を選択する。ブロツク402はnの
値を持つが、ここではn=100であるので、セレクタ
403の出力値は100となる。また、セレクタ406
はブロツク405の値を選択し、このブロツク405は
n−128の値を持つので、n=100のときは、ブロ
ツク405の値は100−128=−28となる。
【0031】ブロツク411が有する辺の初期値を64
とすると、セレクタ412は、最初ブロツク411の値
を選択しているので、加算器407での演算結果は64
+100=164、加算器408での演算結果は64−
28=36≧0であるので、加算器408のキャリーは
1となる。従って、画像供給源に対して画像要求クロッ
クを出力し、次に参照する画素を更新する。そして、辺
の長さをLa=64として出力する。また、セレクタ4
09は加算器408の値36を選択し、ラッチ410
は、画像同期クロックの立ち上がりエッジでこの値を取
り込み、その出力値は36となる。
【0032】セレクタ412はラッチ410の値を選択
するので、加算器407の演算結果は36+100=1
36、加算器408の演算結果は36ー28=8≧0で
あるから、加算器408のキャリーは1となる。従っ
て、画像要求クロックを出力し、次に参照する画素を更
新する。そして、辺の長さはLa=36として出力す
る。また、セレクタ409は加算器408の値8を選択
し、ラッチ410は、画像同期クロックの立ち上がりエ
ッジのタイミングでこの値を取り込み、その出力値は8
となる。
【0033】加算器407での演算結果は8+100=
108、また、加算器408での演算結果は8−28=
−20<0であるので、加算器408のキャリーは0と
なる。従って、画像要求クロックを間引いて、次に参照
する画素を更新しないようにする。そして、辺の長さは
La=8として出力する。セレクタ409は加算器40
7の値108を選択し、ラッチ412はこの値を取り込
む。以下、同様に、図7に示すように辺の値が演算され
る。
【0034】以上のように、主走査方向の辺の長さの演
算処理が行なわれる。尚、副走査方向の辺の長さの演算
処理を行なう副走査方向辺演算部については、その構成
は上記主走査方向辺演算部と同様であり、そこでの演算
方法も主走査方向辺演算部と略同様である。従って、ラ
ッチ410のクロックの代わりに1ラインにつき1回の
パルスを用い、副走査方向の縮小処理を行なう場合に加
算器408のキャリー信号をライン同期信号に対しての
ゲート信号として用い、拡大処理を行なう場合は、画像
供給源に対するライン要求信号に対してのゲート信号と
して用いる。そして、参照画素を参照ラインと読み替え
ることにより副走査方向の演算方法を説明することがで
きる。また、出力画素のレベルは、前述のように参照画
素レベルと変換前画素と変換後画素により成される長方
形の面積から演算される。
【0035】<等倍処理の説明>図9は、縮小処理の演
算方法で等倍処理を行なう場合を示す図であり、図10
は、拡大処理の演算方法で等倍処理を行なう場合に対応
する図である。図9は、128/128倍(100%)
の縮小処理を行なったときの辺の長さを表わす。ここで
は、縮小処理を行なうので、上述の如く図4に示す縮小
*/拡大信号はLowとなり、セレクタ403はブロツ
ク401の値を選択する。ブロツク401はn−128
の値を持つが、ここではn=128であるので、その値
は0となる。また、セレクタ406はブロツク404の
値を選択するが、このブロツクは−128の固定値を有
する。
【0036】辺の初期値を持つブロツク411の値は6
4である。最初、セレクタ412はブロツク411の値
が選択されているので、加算器407での演算結果は6
4+0=64、加算器408での演算結果は64−12
8=−64<0であるから、加算器408のキャリーは
0となる。従って、La=64として出力する。また、
セレクタ409は加算器407の値64を選択し、画像
同期クロックの立ち上がりエッジのタイミングでラッチ
410はこの値を取り込み、その出力値は64となる。
【0037】セレクタ412はラッチ410の値を選択
するので、加算器407の演算結果は64+0=64、
加算器408の演算結果は64−128=−64<0で
あるから、加算器408のキャリーは0となる。従っ
て、La=64として出力する。また、セレクタ409
は加算器407の値64を選択し、ラッチ410は、画
像同期クロックの立ち上がりエッジでこの値を取り込
み、その出力値は64となる。以下、同様に辺の値が演
算され、Laは常に64、加算器408はキャリーは常
に0となり、出力クロックは常に出力される。このよう
に、縮小処理の演算方法を用いて等倍処理がなされる。
【0038】次に、拡大処理の演算方法で等倍処理を行
なう場合について説明する。図10は、128/128
(100%)の拡大処理を行ったときの辺の長さを表わ
す。前述のように、拡大処理を行なうときは、図4の縮
小*/拡大信号はHighとなり、セレクタ403はブ
ロツク402の値を選択する。このブロツク402はn
の値を持つが、ここではn=128であるのでセレクタ
403の出力値は128となる。また、セレクタ406
はブロツク405の値を選択し、ブロツク405はn−
128の値を持つが、n=128であるのでその値は1
28−128=0となる。
【0039】辺の初期値を有するブロツク411の値を
64とすると、最初、セレクタ412はブロツク411
の値を選択するので、加算器407での演算結果は64
+128=192、加算器408での演算結果は64+
0=64≧0となり、加算器408のキャリーは1とな
る。従って、画像供給源に対して画像要求クロックを出
力し、次に参照する画素を更新する。そして、辺の長さ
はLa=64として出力する。
【0040】また、セレクタ409は加算器408の値
である64を選択し、ラッチ410は、画像同期クロッ
クの立ち上がりエッジでこの値を取り込み、その出力値
は64となる。次に、セレクタ412はラッチ410の
値を選択するので、加算器407での演算結果は64+
128=192、加算器408での演算結果は64+0
=64≧0となり、加算器408のキャリーは1とな
る。従って、画像要求クロックを出力し、次に参照する
画素を更新する。そして、辺の長さはLa=64として
出力する。
【0041】セレクタ409は加算器408の値64を
選択し、ラッチ410は、画像同期クロックの立ち上が
りエッジのタイミングでこの値を取り込み、その出力値
は64となる。以下、同様に辺の値が演算され、Laは
常に64、加算器408のキャリーは常に1となり、画
像要求クロックは常に出力される。このように、拡大処
理の演算方法を用いて等倍処理がなされる。
【0042】以上説明したように、本実施例によれば、
画素密度変換に線形補間法を用い、出力する画像同期ク
ロツクの間引きの度合いを変えることで画素密度を変換
しているため、変換による画質劣化を抑え、かつ同一回
路にて縮小、拡大、及び等倍処理を行なえるため、これ
らの処理のための回路規模が小型化できるという効果が
ある。
【0043】また、変換前の隣接する画素の距離を2の
整数乗とすることで除算処理がビットシフトにより行な
えるので、除算器が不要となり、処理回路の小型化がで
きるという効果がある。さらに、等倍処理においては変
換前画像をそのまま出力し、変倍処理においては、最初
の変換前の画素の位置と隣接する画素の位置の中点に最
初の変換後の画素を重ねあわせ、変換後画像として参照
される変換前画像の数を多くすることで、等倍時での画
像劣化、及び変倍時の画像ヌケ等の画像劣化を抑制でき
るという効果がある。
【0044】[変形例]本発明の実施例に係る変形例を
説明する。上記実施例では、図4に示すブロツク41
1、つまり変換前の画素と変換後の画素の位置関係の初
期値を有するブロツクが出力する値を64の固定値とし
て説明したが、その値を変倍率により変えるようにして
もよい。図13は、等倍の場合の入力画像と出力画像の
対応を示す図であり、初期値は0である。同図から明ら
かなように、初期値を0にすると変換前画像と変換後画
像が一致し、変換前画像がそのまま出力される。
【0045】また、図14は、1/2倍の場合の入力画
像と出力画像の対応を示す図であり、このときの初期値
は64である。この場合、例えば、D1はS1とS2か
ら演算され、D2はS3とS4から演算される。図15
は、同じく1/2倍の場合の入力画像と出力画像の対応
を示す図であり、初期値は0である。この場合、例え
ば、D1はS1と同じ値、D2はS3と同じ値となる。
【0046】このように等倍の場合は、図13に示すよ
うに初期値を0とし、1/2の場合は、図14のように
初期値を64、即ち、変換前の画素の距離の1/2の長
さを設定する。尚、図15の場合は、SPC法と等化な
処理になる。他の倍率においても、初期値は変換前の画
素の距離の1/2の長さを設定する。
【0047】
【発明の効果】以上説明したように、本発明によれば、
線形補間の変換倍率が等倍時には、変換前の画素の位置
に変換後の画素を重ね合わせ、等倍以外の変換倍率のと
きは、最初の変換前の画素の位置と隣接する画素の位置
の中点に最初の変換後の画素を重ね合わせて変倍処理を
行なうことで、画素密度変換による画像劣化を抑えるこ
とができるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例に係る画素密度変換装置全体の
構成を示すブロツク図、
【図2】線形補間法における変換前の点と変換後の点と
の関係を示す図、
【図3】実施例に係る装置にて扱う画像信号のタイミン
グチャート、
【図4】主走査方向辺演算部の詳細構成を示すブロツク
図、
【図5】64%の縮小処理時の変換前後の画素の位置関
係を表わす図、
【図6】64%の縮小処理を行なったときのタイミング
チャート、
【図7】128%の拡大処理時の変換前後の画素の位置
関係を表わす図、
【図8】128%の拡大処理を行なったときのタイミン
グチャート
【図9】縮小処理の演算方法で等倍処理を行なう場合の
変換前後の画素の位置関係を示す図、
【図10】等倍処理を拡大処理と同じ処理にて行なう場
合の変換前後の画素の位置関係を示す図、
【図11】実施例に係る画素密度変換装置と画像供給源
との関係を示すブロツク図、
【図12】画像供給源と画素密度変換装置間の信号タイ
ミングチャート、
【図13】変形例に係る等倍の場合の入力画像と出力画
像の対応を示す図、
【図14】変形例に係る1/2倍、初期値64の場合の
入力画像と出力画像の対応を示す図、
【図15】変形例に係る1/2倍、初期値0の場合の入
力画像と出力画像の対応を示す図である。
【符号の説明】
101 ラインバッファ 102,103 フリップフロップ 104〜107,113 乗算器 108〜110 加算器 111 主走査方向辺演算部 112 副走査方向辺演算部 114 ブロツク 115〜118 減算器 131 発振器 132 ライン同期信号生成装置

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 線形補間により多値画像データを変倍処
    理して多値画像データを出力する画素密度変換装置であ
    って、線形補間による変換倍率が等倍のとき、変換前の
    画素の位置に変換後の画素を重ね合わせ、等倍以外の変
    換倍率のときは、最初の変換前の画素の位置と隣接する
    画素の位置の中点に最初の変換後の画素を重ね合わせて
    変倍処理を行なう手段を備えることを特徴とする画素密
    度変換装置。
  2. 【請求項2】 線形補間の変換前の隣接画素の距離を2
    の整数乗として変倍処理を行なうことを特徴とする請求
    項1に記載の画素密度変換装置。
JP3137521A 1991-06-10 1991-06-10 画素密度変換装置 Expired - Lifetime JP2771712B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3137521A JP2771712B2 (ja) 1991-06-10 1991-06-10 画素密度変換装置
US07/894,811 US5243440A (en) 1991-06-10 1992-06-05 Pixel density conversion apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3137521A JP2771712B2 (ja) 1991-06-10 1991-06-10 画素密度変換装置

Publications (2)

Publication Number Publication Date
JPH04362792A JPH04362792A (ja) 1992-12-15
JP2771712B2 true JP2771712B2 (ja) 1998-07-02

Family

ID=15200625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3137521A Expired - Lifetime JP2771712B2 (ja) 1991-06-10 1991-06-10 画素密度変換装置

Country Status (2)

Country Link
US (1) US5243440A (ja)
JP (1) JP2771712B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101387267B1 (ko) 2007-08-14 2014-04-18 삼성전자주식회사 영상 확대 장치 및 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058222A (en) * 1992-01-21 2000-05-02 Canon Kabushiki Kaisha Image-processing raster and serial-format image data
EP1416708A1 (en) * 2002-10-28 2004-05-06 Fuji Photo Film Co., Ltd. Method and apparatus for image readout
JP4232804B2 (ja) * 2006-08-25 2009-03-04 日本電気株式会社 画像濃度変換方法、画像強調処理装置、およびそのプログラム
JP5202352B2 (ja) 2009-01-21 2013-06-05 キヤノン株式会社 画像拡大方法、画像拡大装置および画像形成装置
JP2011107274A (ja) * 2009-11-13 2011-06-02 Canon Inc 画像形成装置および画像形成方法
US9984305B2 (en) * 2016-04-19 2018-05-29 Texas Instruments Incorporated Efficient SIMD implementation of 3x3 non maxima suppression of sparse 2D image feature points

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3382831T2 (de) * 1982-10-08 2000-10-12 Canon K.K., Tokio/Tokyo Bildverarbeitungsgerät
US4595958A (en) * 1984-08-24 1986-06-17 Minnesota Mining And Manufacturing Company Multiformat image recordation
JPH087384B2 (ja) * 1987-11-09 1996-01-29 富士写真フイルム株式会社 拡大プリント作成方法
CA1306052C (en) * 1988-03-18 1992-08-04 Yoshiyuki Okada Process and apparatus for reducing picture with fine line disappearance prevention
JP2902655B2 (ja) * 1988-11-18 1999-06-07 株式会社東芝 画像読取装置及び画像読取方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101387267B1 (ko) 2007-08-14 2014-04-18 삼성전자주식회사 영상 확대 장치 및 방법

Also Published As

Publication number Publication date
JPH04362792A (ja) 1992-12-15
US5243440A (en) 1993-09-07

Similar Documents

Publication Publication Date Title
EP0389164B1 (en) Pixel density converting apparatus
EP0198269A2 (en) Method and apparatus for interpolating image signals
US5202670A (en) Image processing apparatus
EP0264302A2 (en) Apparatus for processing image signal
JP2771712B2 (ja) 画素密度変換装置
US4937677A (en) Method of enlarging/reducing dithered images
JP3706830B2 (ja) 画像信号処理装置
JPH05219360A (ja) 画像処理装置
JPH05135165A (ja) 画像処理装置
JPH01312671A (ja) 画像処理装置
JP3225884B2 (ja) 画像処理装置、画像処理方法、画像読取装置、複写機および記録媒体
JP2001016441A (ja) 画像処理装置
US5727086A (en) Device and method for picture processing including contraction of toned image
JP2845376B2 (ja) 画素密度変換装置
KR970003834Y1 (ko) 전자줌의 계수 발생장치
JP2829930B2 (ja) 画像処理装置
JPH0744699A (ja) 画像拡大縮小装置
JPH0540826A (ja) 画素密度変換方式
JP2002300398A (ja) 画像処理装置
JP3347395B2 (ja) 画像処理装置及びその方法
JPH06268850A (ja) 画像変換回路
JP3037109B2 (ja) 画素密度変換方法及びその装置
JP2903175B2 (ja) 画像処理装置
JPH11203466A (ja) 画像処理方法及び装置
JPH05227414A (ja) 画像処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980310

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090417

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090417

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100417

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110417

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 14