JPH11203466A - 画像処理方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 線形補間の演算に用いる乗算器の個数を減少
させた画像処理方法及び装置を提供する。 【解決手段】 一次元線形補間部１０２で入力画像デー
タに対して一次元の線形補間処理を行い、１ライン遅延
部１０３で、一次元線形補間部１０２により線形補間さ
れた画像データを１ライン分遅延させ、一次元線形補間
部１０４で、一次元線形補間部１０２により線形補間さ
れた画像データと１ライン遅延部１０３により遅延され
た画像データに対して一次元の線形補間処理を行うこと
により画像データの変倍処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データの変倍
処理を行う画像処理方法及び装置に関するものである。

【０００２】

【従来の技術】図１４は、画像データの変倍処理を行う
線形補間処理部の構成を示すブロック図である。同図に
おいて、２０１は１ライン遅延部、２０２，２０３は１
画素遅延部、２０４，２０５，２０６は一次元の線形補
間処理を行う一次元線形補間部である。１０５は主走査
方向の辺の長さを演算する主走査方向辺演算部、１１３
は副走査方向の辺の長さを演算する副走査方向辺演算部
である。１０６は発信器、１１４はライン同期信号生成
装置である。１０７，１０８，１１５，１１６はインバ
ータ、１１１，１１２，１１７，１１８はオアゲート、
１０９，１１０はノアゲート、１１９，１２０はアンド
ゲートである。

【０００３】上記の構成において、入力画像信号が１ラ
イン遅延部２０１及び１画素遅延部２０２，２０３に入
力され、参照する４点のデータが揃えられる。そして、
一次元線形補間部２０５，２０５により４点のデータが
水平方向に２点毎に一次元の線形補間処理された後、一
次元線形補間部２０６に入力され、垂直方向の一次元の
線形補間処理が行われることにより、二次元の線形補間
処理が実現される。

【０００４】

【発明が解決しようとする課題】このように、上記従来
例では、一次元線形補間処理部２０４，２０５，２０６
による線形補間処理の演算に際し、乗算器が３個必要に
なり、回路規模が大きくなるという問題点があった。

【０００５】本発明は、上記問題点に鑑みてなされたも
のであり、線形補間の演算に用いる乗算器の個数を減少
させた画像処理方法及び装置を提供することを目的とす
る。

【課題を解決するための手段】上記目的を達成するため
に、本発明の画像処理装置は、入力画像データに対して
一次元の線形補間処理を行う第１の一次元線形補間手段
と、前記第１の一次元線形補間手段により線形補間され
た画像データを１ライン分遅延させるライン遅延手段
と、前記第１の一次元線形補間手段により線形補間され
た画像データと前記ライン遅延手段により遅延された画
像データに対して一次元の線形補間処理を行う第２の一
次元線形補間手段とを有し、前記第１の一次元線形補間
手段、ライン遅延手段、及び第２の一次元線形補間手段
により画像データの変倍処理を行うことを特徴とする。

【０００６】また好ましくは、更に、前記画像データの
変倍処理に応じて、主走査方向及び副走査方向の辺の長
さを求める演算手段を有することを特徴とする。

【０００７】更に好ましくは、前記第１の一次元線形補
間手段は、主走査方向の辺の長さに基づいて一次元の線
形補間処理を行い、前記第２の一次元線形補間手段は副
走査方向の辺の長さに基づいて二次元の線形補間処理を
行うことを特徴とする。

【０００８】また、上記目的を達成するために、本発明
による画像処理方法は、入力画像データに対して一次元
の線形補間処理を行う第１の一次元線形補間工程と、前
記第１の一次元線形補間工程で線形補間された画像デー
タを１ライン分遅延させるライン遅延工程と、前記第１
の一次元線形補間工程で線形補間された画像データと前
記ライン遅延工程で遅延された画像データに対して一次
元の線形補間処理を行う第２の一次元線形補間工程とを
有し、前記第１の一次元線形補間工程、ライン遅延工
程、及び第２の一次元線形補間工程により画像データの
変倍処理を行うことを特徴とする。

【０００９】

【発明の実施の形態】以下、図面を参照しながら本発明
に係る実施の形態を詳細に説明する。

【００１０】図１は、本実施形態における線形補間処理
部の構成を示すブロック図である。同図において、１０
１は１画素遅延部、１０２，１０４は一次元の線形補間
処理を行う一次元線形補間部、１０３は１ライン遅延部
である。１０５は主走査方向の辺の長さを演算する主走
査方向演算部、１１３は副走査方向の辺の長さを演算す
る副走査方向辺演算部、１０６は発振器、１１４はライ
ン同期信号生成装置である。１０７，１０８，１１５，
１１６はインバータ、１１１，１１２，１１７，１１８
はオアゲート、１０９，１１０はノアゲート、１１９，
１２０はアンドゲートである。尚、各信号の詳細につい
ては更に後述する。

【００１１】図２は、線形補間法における変換前の点と
変換後の点との関係を示す図である。図中、点Ｖ、点
Ｗ、点Ｘ、点Ｙは変換前の点を表す。また、各点の濃度
レベルをそれぞれｖ，ｗ，ｘ，ｙとする。

【００１２】同図において、変換後の点を点Ｐとする
と、点Ｐと変換前の各点との位置関係は、主走査方向
（図の左右方向）に点ＶからＬａ、点ＷからＬｂの位置
にあり、副走査方向（図の上下方向）には、点ＶからＫ
ａ、点ＸからＫｂの位置にあるとする。また、本実施形
態では、変換前の１辺の長さを１２８として考えるの
で、Ｌａ＋Ｌｂ＝１２８、Ｋａ＋Ｋｂ＝１２８となる。
従って、図２における点Ｐの濃度レベルｐは、 ｐ＝（ｖ・Ｌｂ・Ｋｂ＋ｗ・Ｌａ・Ｋｂ＋ｘ・Ｌｂ・Ｋ
ａ＋ｙ・Ｌａ・Ｋａ）／｛（Ｌａ＋Ｌｂ）・（Ｋａ＋Ｋ
ｂ）｝ となる。

【００１３】図３は、本装置で扱う画像信号のタイミン
グチャートである。同図において、３１はページ同期信
号であり、１ページの画像信号が有効となる期間中、論
理レベルとしてＨｉｇｈになるハイアクティブの信号で
ある。３２はライン同期信号であり、１ライン分の画像
信号が有効となる期間中、論理レベルがＨｉｇｈになる
ハイアクティブの信号である。３３は画像同期クロック
であり、１画素単位に出力され、このクロックの立ち上
がりエッジに同期して画像信号が出力される。そして、
３４は画像信号であり、１画素につき８ビットで構成さ
れる多値データである。

【００１４】図１１は、本実施形態における線形補間処
理部１６０２（図１に示す線形補間処理部に対応）と画
像供給源１１０１との関係を示すブロック図である。ま
た、図１２は画像供給源１１０１と線形補間処理部１６
０２との各信号のタイミングチャートである。

【００１５】図１１において、画像供給源１１０１から
出力される信号は、図３に示す画像信号と同じである
が、線形補間処理部１６０２から画像供給源１１０１に
対してライン要求信号と画像要求クロックが出力され
る。そして、図１２に示すように線形補間処理部１６０
２から画像供給源１１０１にライン要求信号が入力され
たときに、画像供給源１１０１は画像信号を出力する。
また、画像要求クロックが入力されたときに、画像供給
源１１０１は画像信号を更新する。つまり、本実施形態
における線形補間処理部１６０２は、ライン要求信号と
画像要求クロックを制御することにより、画像供給源１
１０１からの画像の供給を止めることが可能となる。 ＜レベルの演算方法の説明＞次に、本実施形態における
レベルの演算方法について説明する。図１に示す主走査
方向辺演算部１０５は、図２に示すＬａを演算して出力
する機能と、主走査方向の縮小を行う場合に画像同期ク
ロックを間引くための信号及び主走査方向の拡大を行う
場合に上述の画像供給源１１０１に対して出力する画像
要求クロックを間引くための信号である主走査方向制御
信号を出力する機能を有する。また、副走査方向辺演算
部１１３は、図２に示すＫａを演算して出力する機能
と、副走査方向の縮小を行う場合にライン同期信号を間
引くための信号及び副走査方向の拡大を行なう場合に画
像供給源１１０１に対して出力する画像要求信号を間引
くための信号である副走査方向制御信号を出力する機能
を有する。

【００１６】図１３は、図１に示す一次元線形補間部１
０２，１０４の構成を示すブロック図である。図示する
ように、符号反転器１３０１、加算器１３０２，１３０
４、乗算器１３０３により構成される。これらの構成に
より、入力信号Ｉａ，Ｉｂ，Ｉｃに対して（Ｉｂ−Ｉ
ａ）・Ｉｃ＋Ｉａを演算することにより、（１−Ｉｃ）
・Ｉａ＋Ｉｃ・Ｉｂを算出する。この値は、入力Ｉａ，
Ｉｂに対して、ＩａからＩｃの距離の点の一次元の線形
補間を行った値である。

【００１７】図１において、入力された入力画像信号
は、１画素遅延部１０１で１画素遅延されて一次元線形
補間部１０２のＩａに入力され、また入力画像信号はＩ
ｂにも入力され、Ｉｃには主走査方向辺演算部１０５か
ら出力されるＬａが入力され、水平方向の一次元の線形
補間処理された値が一次元線形補間部１０２から出力さ
れる。次に、この出力値は１ライン遅延部１０３で１画
素遅延されて一次元線形補間部１０４のＩａに入力さ
れ、またこの出力値はＩｂにも入力され、Ｉｃには副走
査辺演算部１１３から出力されるＫａが入力され、垂直
方向の一次元の線形補間処理された値が画像信号として
一次元線形補間部１０４から出力される。 ＜同期信号の制御方法の説明＞次に、本実施形態におけ
る同期信号の制御方法について縮小、拡大、及び等倍の
場合に分け、具体的な数値を用いて説明する。

【００１８】図４は、図１に示す主走査方向辺演算部１
０５の詳細な構成を示すブロック図である。同図におい
て、４０３はセレクタであり、ｎ−１２８の値を持つブ
ロック４０１とｎの値を持つブロック４０２を入力し、
そのセレクト端子への縮小＊／拡大信号が論理Ｌｏｗの
ときにブロック４０１の値を出力し、Ｈｉｇｈのときに
ブロック４０２の値を出力する。また、４０６はセレク
タであり、−１２８の値を持つブロック４０４とｎ−１
２８の値を持つブロック４０５を入力し、そのセレクト
端子への縮小＊／拡大信号がＬｏｗのときにブロック４
０４の値を出力し、Ｈｉｇｈのときにブロック４０５の
値を出力する。

【００１９】４０９はセレクタであり、加算器４０７，
４０８からの値をそれぞれ入力し、加算器４０８のキャ
リーが“０”のときに加算器４０７の値を出力し、キャ
リーが“１”のときに加算器４０８の値を出力する。４
１０は８ビットのラッチであり、セレクタ４０９からの
出力を入力する。また、４１１は初期値設定ブロックで
あり、変換前の画素と変換後の画素の一関係の初期値を
有し、その値は不図示のＣＰＵにて書き替えることがで
きる。４１２はセレクタ４１２であり、初期値設定ブロ
ック４１１とラッチ４１０からの値を入力し、最初の画
素データが入力されたときに初期値設定ブロック４１１
の値を出力し、２画素目以降が入力されたときにラッチ
４１０の値を出力する。４１３はフリップフロップであ
り、ライン同期信号を１画素分遅延させた信号をセレク
タ４１２へのセレクト信号として出力する。

【００２０】尚、上述の加算器４０８のキャリー信号
は、主走査方向の縮小処理の画像同期クロックの制御及
び拡大処理の画像要求クロックの制御にも使用する。ま
た初期値設定ブロック４１１の初期値を不図示のＣＰＵ
により各走査毎に設定することで、各走査間の変換後画
素の位置を調節する。

【００２１】主走査方向の縮小処理の場合、主走査方向
の縮小＊／拡大信号はＬｏｗとなるので、図１におい
て、ノアゲート１０９の入力端子ａはＬｏｗとなる。従
って、主走査方向辺演算部１０５から出力される主走査
方向制御信号は有効となり、オアゲート１１１により画
像同期クロックが制御される。この主走査方向制御信号
がＬｏｗのときに画像同期クロックは出力され、Ｈｉｇ
ｈのときに間引かれる。また、この場合、ノアゲート１
１０の入力端子ｃはＨｉｇｈであるからオアゲート１１
２の入力端子ｆはＬｏｗとなり、画像要求クロックが常
に出力される。

【００２２】また、主走査方向を拡大処理する場合、主
走査方向の縮小＊／拡大信号はＨｉｇｈとなり、ノアゲ
ート１１０の入力端子ｃはＬｏｗとなるので、主走査方
向制御信号は有効となり、オアゲート１１２により画像
要求クロックが制御される。従って、主走査方向制御信
号がＨｉｇｈのとき画像要求クロックが出力され、Ｌｏ
ｗのとき間引かれる。この場合、ノアゲート１０９の入
力端子ａはＨｉｇｈとなり、オアゲート１１１の入力端
子ｅは常にＬｏｗとなり、画像同期クロックは常に出力
される。

【００２３】尚、副走査方向の処理については、上述の
主走査方向の処理と同様であるため、ここではその説明
を省略する。

【００２４】次に、主走査方向辺演算部１０５の動作を
具体的な数値を用いて説明する。 ＜縮小処理の説明＞図５は、主走査方向辺演算部１０５
における縮小処理の動作を示す図である。この例では、
１２８／２００倍（６４％）の縮小処理を行った場合の
辺の長さを表わし、図中のＳ１，Ｓ２，Ｓ３，…は変換
前の参照画素を示し、Ｄ１，Ｄ２，Ｄ３，…は変換後の
画素を示す。また、丸で囲まれた数値はＬａの値を表
す。

【００２５】図６は、図５に示す場合の主走査方向辺演
算部１０５のタイミングチャートである。図６におい
て、クロックは図１に示す発振器１３１により生成され
る基本動作クロックである。画像要求クロックは画像供
給源１１０１に対して出力するクロックであり、画像供
給源１１０１がこのクロックに同期して画像信号を出力
する。４０７の出力値は、図１の主走査方向辺演算部１
０５の内部構成を示した図４に示す加算器４０７の出力
値である。４０８の出力値、４０８のキャリーも同様に
加算器４０８の出力値である。

【００２６】上述のように、Ｌａは図１の主走査方向辺
演算部１０５の辺の長さの演算結果であり、Ｌｂは図１
の減算器１１５の出力値である。また、入力ライン同期
信号は画像供給源１１０１から線形補間処理部１６０２
に入力されるライン同期信号である。ｖ，ｗ，ｘ，ｙ
は、それぞれ参照画素を示し、１，２，３，…は主走査
方向の画素に順に振った番号、ａ，ｂ，…はラインの順
を示す。そして、ライン同期信号、画像同期クロック、
画像信号は、線形補間処理部１６０２から出力される画
像信号である。

【００２７】また、縮小処理を行う場合、上述のよう
に、図４における縮小＊／拡大信号はＬｏｗとなり、セ
レクタ４０３はブロック４０１の値を選択する。このブ
ロック４０１はｎ−１２８の値を持つが、ここではｎ＝
２００であり、その値は７２となる。また、セレクタ４
０６はブロック４０４の値を選択するが、このブロック
は−１２８の固定値を持つ。

【００２８】また、辺の初期値を有する初期値設定ブロ
ック４１１の値は、ここでは６４である。最初、セレク
タ４１２は初期値設定ブロック４１１の値を選択してい
るので、図５に示すように加算器４０７での演算結果が
６４＋７２＝１３６、加算器４０８での演算結果が６４
−１２８＝−６４＜０となる。ここで、加算器４０８の
演算結果は負の数となるのでキャリーは「０」となる。
従って、Ｌａ＝６４として出力する。そして、セレクタ
４０９は加算器４０７の値、つまり、１３６を選択し、
ラッチ４１０は、画像同期クロックの立ち上がりエッジ
のタイミングでこの値を取り込み、その出力値は１３６
となる。

【００２９】次に、セレクタ４１２がラッチ４１０の値
を選択し、加算器４０７での演算結果は１３６＋７２＝
２０８、加算器４０８での演算結果は１３６−１２８＝
８≧０となるので、加算器４０８のキャリーは「１」と
なる。ここで、出力する画像同期クロックはゲートをか
けて間引く。また、セレクタ４０９は加算器４０８の値
である８を選択し、ラッチ４１０は、画像同期クロック
の立ち上がりエッジでこの値を取り込むので、その出力
値は８となる。

【００３０】そして、加算器４０７の演算結果が８＋７
２＝８０、加算器４０８の演算結果が８−１２８０＝−
１２０＜０であるので、加算器４０８のキャリーは
「０」となる。従って、Ｌａ＝８として出力する。ま
た、セレクタ４０９は加算器４０７の値８０を選択し、
ラッチ４１０はこの値を取り込む。以下、同様に、図５
に示すように辺の値を演算する。

【００３１】上述の動作をタイミングチャートで表した
図を図６に示す。画像要求クロックＳ２の立ち上がり
で、Ｌａ＝６４の位置における補間画素のデータが計算
され、画像同期クロックＤ１の立ち上がりで、この計算
された画素データが画像信号Ｐ１として出力される。ま
た、加算器４０８のキャリーが「１」のときは画像同期
クロックが間引かれている。 ＜拡大処理の説明＞図７は、主走査方向辺演算部１０５
における拡大処理の動作を示す図である。この例では、
１２８／１００倍（１２８％）の拡大処理を行った場合
の辺の長さを表わす。尚、ここでの記号の意味は図５に
示す記号と同じである。

【００３２】また、図８は、図７に示す場合の主走査方
向辺演算部１０５のタイミングチャートである。ここで
の各信号についても、図６に示した信号と同様であるた
め、それらの説明を省略する。

【００３３】以下、図４、図７、図８を参照して拡大処
理における線形補間処理部１６０２の動作について説明
する。

【００３４】上述のように、拡大処理時は、図４に示す
縮小＊／拡大信号はＨｉｇｈとなり、セレクタ４０３は
ブロック４０２の値を選択する。ブロック４０２はｎの
値を持つが、ここではｎ＝１００であり、セレクタ４０
３の出力値は１００となる。また、セレクタ４０６はブ
ロック４０５の値を選択し、このブロック４０５はｎ−
１２８の値を持つので、ｎ＝１００のときは、ブロック
４０５の値は１００−１２８＝−２８となる。

【００３５】ここで、初期値設定ブロック４１１が有す
る辺の初期値を６４とすると、セレクタ４１２は、最初
初期値設定ブロック４１１の値を選択しているので、加
算器４０７での演算結果は６４＋１００＝１６４、加算
器４０８での演算結果は６４−２８＝３６≧０であるの
で、加算器４０８のキャリーは「１」となる。従って、
画像供給源１１０１に対して画像要求クロックを出力
し、次に参照する画素を更新する。そして、辺の長さを
Ｌａ＝６４として出力し、セレクタ４０９は加算器４０
８の値３６を選択し、ラッチ４１０は画像同期クロック
の立ち上がりエッジでこの値を取り込み、その出力値は
３６となる。

【００３６】セレクタ４１２はラッチ４１０の値を選択
するので、加算器４０７の演算結果は３６＋１００＝１
３６、加算器４０８の演算結果は３６−２８＝８≧０で
あるから、加算器４０８のキャリーは「１」となる。従
って、画像要求クロックを出力し、次に参照する画素を
更新する。そして、辺の長さはＬａ＝３６として出力す
る。また、セレクタ４０９は加算器４０８の値８を選択
し、ラッチ４１０は画像同期クロックの立ち上がりエッ
ジのタイミングでこの値を取り込み、その出力値は８と
なる。

【００３７】加算器４０７での演算結果は８＋１００＝
１０８、また加算器４０８での演算結果は８−２８＝−
２０＜０であるので、加算器４０８のキャリーは「０」
となる。従って、画像要求クロックを間引き、次に参照
する画素を更新しないようにする。そして、辺の長さは
Ｌａ＝８として出力する。セレクタ４０９は加算器４０
７の値１０８を選択し、ラッチ４１２はこの値を取り込
む。以下、同様に、図７に示すように辺の値が演算され
る。

【００３８】以上のように、主走査方向の辺の長さの演
算処理が行われる。

【００３９】尚、副走査方向の辺の長さを演算処理する
副走査方向辺演算部１１３については、その構成は上述
の主走査方向辺演算部１０５と同様であり、その演算方
法も主走査方向辺演算部と略同様である。従って、ラッ
チ４１０の動作が１ラインにつき１回動作するように構
成し、副走査方向の縮小処理を行う場合、加算器４０８
のキャリー信号をライン同期信号に対してゲート信号と
して用い、拡大処理を行う場合、画像供給源１１０１に
対するライン要求信号に対してゲート信号として用い
る。そして、参照画素を参照ラインと読み替えることに
より副走査方向の演算方法を説明することができる。ま
た、出力画素のレベルは、上述したように参照画素レベ
ルと変換前画素と変換後画素により成される長方形の面
積から演算される。 ＜等倍処理の説明＞図９は、縮小処理の演算方法で等倍
処理を行う場合を示す図であり、図１０は、拡大処理の
演算方法で等倍処理を行う場合に対応する図である。

【００４０】図９は、１２８／１２８倍（１００％）の
縮小処理を行なったときの辺の長さを表わす。ここで
は、縮小処理を行うので、上述の如く図４に示す縮小＊
／拡大信号はＬｏｗとなり、セレクタ４０３はブロック
４０１の値を選択する。ブロック４０１はｎ−１２８の
値を持つが、ここではｎ＝１２８であり、その値は０と
なる。また、セレクタ４０６はブロック４０４の値を選
択するが、このブロック４０４は、−１２８の固定値を
有する。

【００４１】また、辺の初期値を持つ初期値設定ブロッ
ク４１１の値は６４である。最初、セレクタ４１２は初
期値設定ブロック４１１の値が選択されているので、加
算器４０７での演算結果は６４＋０＝６４、加算器４０
８での演算結果は６４−１２８０−６４＜０であるか
ら、加算器４０８のキャリーは「０」となる。従って、
Ｌａ＝６４として出力する。また、セレクタ４０９は加
算器４０７の値６４を選択し、画像同期クロックの立ち
上がりエッジのタイミングでラッチ４１０はこの値を取
り込み、その出力値は６４となる。

【００４２】セレクタ４１２はラッチ４１０の値を選択
するので、加算器４０７の演算結果は６４＋０＝６４、
加算器４０８の演算結果は６４−１２８＝−６４＜０で
あるから、加算器４０８のキャリーは「０」となる。従
って、Ｌａ＝６４として出力する。また、セレクタ４０
９は加算器４０７の値６４を選択し、ラッチ４１０は、
画像同期クロックの立ち上がりエッジでこの値を取り込
み、その出力値は６４となる。以下、同様に辺の値が演
算され、Ｌａは常に６４、加算器４０８のキャリーは常
に「０」となり、出力クロックは常に出力される。この
ように、縮小処理の演算方法を用いて等倍処理がなされ
る。

【００４３】次に、拡大処理の演算方法で等倍処理を行
う場合について説明する。

【００４４】図１０は、１２８／１２８（１００％）の
拡大処理を行ったときの辺の長さを表わす。上述のよう
に、拡大処理を行うときは、図４の縮小＊／拡大信号は
Ｈｉｇｈとなり、セレクタ４０３はブロック４０２の値
を選択する。このブロック４０２はｎの値を持つが、こ
こではｎ＝１２８であり、セレクタ４０３の出力値は１
２８となる。また、セレクタ４０６はブロック４０５の
値を選択し、ブロック４０５はｎ−１２８の値を持つ
が、ｎ＝１２８であるのでその値は１２８−１２８＝０
となる。

【００４５】また、辺の初期値を有する初期値設定ブロ
ック４１１の値を６４とすると、最初、セレクタ４１２
は初期値設定ブロック４１１の値を選択するので、加算
器４０７での演算結果は６４＋１２８＝１９２、加算器
４０８での演算結果は６４＋０＝６４≧０となり、加算
器４０８のキャリーは「１」となる。従って、画像供給
源１１０１に対して画像要求クロックを出力し、次に参
照する画素を更新する。そして、辺の長さはＬａ＝６４
として出力する。

【００４６】また、セレクタ４０９は加算器４０８の値
である６４を選択し、ラッチ４１０は、画像同期クロッ
クの立ち上がりエッジでこの値を取り込み、その出力値
は６４となる。次に、セレクタ４１２はラッチ４１０の
値を選択するので、加算器４０７での演算結果は６４＋
１２８＝１９２、加算器４０８での演算結果は６４＋０
＝６４≧０となり、加算器４０８のキャリーは「１」と
なる。従って、画像要求クロックを出力し、次に参照す
る画素を更新する。そして、辺の長さはＬａ＝６４とし
て出力する。

【００４７】セレクタ４０９は加算器４０８の値６４を
選択し、ラッチ４１０は、画像同期クロックの立ち上が
りエッジのタイミングでこの値を取り込み、その出力値
は６４となる。以下、同様に辺の値が演算され、Ｌａは
常に６４、加算器４０８のキャリーは常に「１」とな
り、画像要求クロックは常に出力される。このように、
拡大処理の演算方法を用いても等倍処理がなされる。

【００４８】このように、本実施形態によれば、一次元
の線形補間処理を行った結果をバッファリングすること
により、一次元の線形補間処理部を２個で実現でき、乗
算器を２個で二次元の線形補間処理を行うことができ
る。従って、回路規模を小さくすることができる効果が
ある。

【００４９】尚、本発明は複数の機器（例えば、ホスト
コンピュータ，インタフェイス機器，リーダ，プリンタ
など）から構成されるシステムに適用しても、一つの機
器からなる装置（例えば、複写機，ファクシミリ装置な
ど）に適用してもよい。

【００５０】また、本発明の目的は前述した実施形態の
機能を実現するソフトウェアのプログラムコードを記録
した記憶媒体を、システム或いは装置に供給し、そのシ
ステム或いは装置のコンピュータ（ＣＰＵ若しくはＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、達成されることは言うまでも
ない。

【００５１】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【００５２】プログラムコードを供給するための記憶媒
体としては、例えばフロッピーディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。

【００５３】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部又は全部
を行い、その処理によって前述した実施形態の機能が実
現される場合も含まれることは言うまでもない。

【００５４】更に、記憶媒体から読出されたプログラム
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書込まれた後、そのプログラムコードの指示に基
づき、その機能拡張ボードや機能拡張ユニットに備わる
ＣＰＵなどが実際の処理の一部又は全部を行い、その処
理によって前述した実施形態の機能が実現される場合も
含まれることは言うまでもない。

【００５５】

【発明の効果】以上説明したように、本発明によれば、
線形補間の演算に用いる乗算器の個数を減少させること
ができ、回路規模を小さくすることができる。

【００５６】

【図面の簡単な説明】

【図１】本実施形態における線形補間処理部の構成を示
すブロック図である。

【図２】線形補間法における変換前の点と変換後の点と
の関係を示す図である。

【図３】本装置で扱う画像信号のタイミングチャートで
ある。

【図４】図１に示す主走査方向辺演算部１０５の詳細な
構成を示すブロック図である。

【図５】主走査方向辺演算部１０５における縮小処理の
動作を示す図である。

【図６】図５に示す場合の主走査方向辺演算部１０５の
タイミングチャートである。

【図７】主走査方向辺演算部１０５における拡大処理の
動作を示す図である。

【図８】図７に示す場合の主走査方向辺演算部１０５の
タイミングチャートである。

【図９】縮小処理の演算方法で等倍処理を行う場合を示
す図である。

【図１０】拡大処理の演算方法で等倍処理を行う場合を
示す図である。

【図１１】本実施形態における線形補間処理部１６０２
と画像供給源１１０１との関係を示すブロック図であ
る。

【図１２】画像供給源１１０１と線形補間処理部１６０
２との各信号のタイミングチャートである。

【図１３】図１に示す一次元線形補間部１０２，１０４
の構成を示すブロック図である。

【図１４】画像データの変倍処理を行う線形補間処理部
の構成を示すブロック図である。

【符号の説明】

１０１ １画素遅延部 １０２ 一次元線形補間部 １０３ １ライン遅延部 １０４ 一次元線形補間部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力画像データに対して一次元の線形補
   間処理を行う第１の一次元線形補間手段と、 前記第１の一次元線形補間手段により線形補間された画
   像データを１ライン分遅延させるライン遅延手段と、 前記第１の一次元線形補間手段により線形補間された画
   像データと前記ライン遅延手段により遅延された画像デ
   ータに対して一次元の線形補間処理を行う第２の一次元
   線形補間手段とを有し、 前記第１の一次元線形補間手段、ライン遅延手段、及び
   第２の一次元線形補間手段により画像データの変倍処理
   を行うことを特徴とする画像処理装置。
2. 【請求項２】 更に、前記画像データの変倍処理に応じ
   て、主走査方向及び副走査方向の辺の長さを求める演算
   手段を有することを特徴とする請求項１に記載の画像処
   理装置。
3. 【請求項３】 前記第１の一次元線形補間手段は、主走
   査方向の辺の長さに基づいて一次元の線形補間処理を行
   い、前記第２の一次元線形補間手段は副走査方向の辺の
   長さに基づいて二次元の線形補間処理を行うことを特徴
   とする請求項２に記載の画像処理装置。
4. 【請求項４】 入力画像データに対して一次元の線形補
   間処理を行う第１の一次元線形補間工程と、 前記第１の一次元線形補間工程で線形補間された画像デ
   ータを１ライン分遅延させるライン遅延工程と、 前記第１の一次元線形補間工程で線形補間された画像デ
   ータと前記ライン遅延工程で遅延された画像データに対
   して一次元の線形補間処理を行う第２の一次元線形補間
   工程とを有し、 前記第１の一次元線形補間工程、ライン遅延工程、及び
   第２の一次元線形補間工程により画像データの変倍処理
   を行うことを特徴とする画像処理方法。
5. 【請求項５】 更に、前記画像データの変倍処理に応じ
   て、主走査方向及び副走査方向の長さを求める演算工程
   を有することを特徴とする請求項４に記載の画像処理方
   法。
6. 【請求項６】 前記第１の一次元線形補間工程は、主走
   査方向の辺の長さに基づいて一次元の線形補間処理を行
   い、前記第２の一次元線形補間工程は副走査方向の辺の
   長さに基づいて二次元の線形補間処理を行うことを特徴
   とする請求項５に記載の画像処理方法。