JP2001016441A

JP2001016441A - 画像処理装置

Info

Publication number: JP2001016441A
Application number: JP11188380A
Authority: JP
Inventors: Yuji Takahashi; 祐二高橋
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1999-07-02
Filing date: 1999-07-02
Publication date: 2001-01-19
Anticipated expiration: 2019-07-02
Also published as: JP3901878B2

Abstract

(57)【要約】【課題】画像読取密度を切り換えたときに発生するジタ
ーを低減して良質な画像を得る。【解決手段】基本解像度間欠制御部１で入力画像データ
を基本解像度となるように間引き処理を行い、間欠ライ
ン補正部３で所定の解像度に応じた間引き処理と間引き
処理によって発生する位置誤差を注目ラインの近傍のラ
インのデータを用いて補間演算を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複写機やスキャ
ナ，ファクシミリ等の画像形成装置で読み取った画像デ
ータを処理する画像処理装置、特に画像データの密度変
換処理に関するものである。

【０００２】

【従来の技術】複写機やスキャナ等では解像度を下げた
り変倍率を変えるために、画像読取密度の切り換えがで
きるようになっている。この画像読取密度の切り換え方
法としては、例えば特開平１０−２１０２３７号公報に
示されているように、画像読取部のステッピングモータ
の速度を一定速度に制御するため制御装置（ＣＰＵ）か
ら送られるステッピングモータパルス（以下、モータク
ロックという）毎にゲートイネーブル信号を発生し、画
像読取部から送られる画像データの１ライン毎に入力さ
れるラインゲート信号を出力ゲート信号（有効ラインゲ
ート信号）とするかどうかをゲートイネーブル信号の可
否により決定して目標画像読取密度に切り換えるように
している。

【０００３】この画像読取密度を切り換えるため、例え
ば図５のブロック図に示すように、間欠制御部１０１は
入力ラインシンク信号３１と入力ラインゲート信号３２
と入力データ３３及びモータクロック３４を入力し、ラ
インゲート信号を間引くことにより解像度を下げるため
にあらかじめ間引きパターンＲＡＭ１０２に格納された
間引きパターンをモータクロック３４のタイミングで読
み出してゲートイネーブル信号を発生し、発生したゲー
トイネーブル信号により入力ラインゲート信号３２を間
引いて出力ゲート信号６２を生成し、生成した出力ゲー
ト信号６２を出力ラインシンク信号６１と出力データ６
３とともに出力している。例えば図６（ａ）に示すよう
に入力ラインシンク信号３１と入力ラインゲート信号３
２とＤ１〜Ｄ９ラインの入力データ３３が間欠制御部１
０１に入力し、間欠制御部１０１で６００ｄｐｉの入力
データ３３を４００ｄｐｉのデータに変更するためにＤ
３，Ｄ６，Ｄ９の入力ラインゲート信号３２を間引い
て、図６（ｂ）に示す出力ゲート信号６２を生成した場
合、出力データ６３のＤ３ラインとＤ６ライン及びＤ９
ラインは後段の処理でラインゲート信号がないため捨て
られる。

【０００４】この入力データ３３のラインを間引く順番
は要求解像度により異なり、要求解像度によってはライ
ンを間引く順番が不均一になりジターが発生する。この
ラインゲート信号の間引き処理により発生するジターは
４５度の斜め線を読み取ったとき顕著になる。すなわ
ち、ライン方向の間引きが一定でないときに４５度の斜
め線は角度が４５度でなくなり目立つからである。例え
ば図７（ａ）に６００ｄｐｉを基本解像度として斜め線
を読み取ったときの画素７１の並びのイメージを示す。
読み取り時の電気的な要因以外のジターがないとすれ
ば、図７（ａ）に示すドット配置になる。この入力デー
タ３３をライン間引きにより１／２の解像度である３０
０ｄｐｉにする場合、入力データ３３の主走査方向と副
走査方向ともに１／２に間引いた出力データ６３の画素
７１の並びのイメージは、図７（ｂ）に示すように、主
走査方向と副走査方向とも２ドッド中で１ドッドの間引
きとなるから画素７１のずれはなく、この場合にはジタ
ーは発生しない。しかし、入力データ３３を２／３の解
像度である４００ｄｐｉにする場合、入力データ３３の
主走査方向と副走査方向ともに２／３に間引いた出力デ
ータ６３は、主走査方向と副走査方向とも３ドッド中で
１ドッドの間引きとなるから、図７（ｃ）に示すよう
に、画素７１の並びのなかに主走査方向と副走査方向に
ずれた画素７２が発生し、図７（ｃ）の場合、ずれた画
素７２により２個所７３，７４でジターが発生じ、この
ジターが無視できない場合も出てくる。

【０００５】この発明はかかる短所を改善し、画像読取
密度を切り換えたときに発生するジターを低減して良質
な画像を得ることができる画像処理装置を提供すること
を目的とするものである。

【０００６】

【課題を解決するための手段】この発明に係る画像処理
装置は、基本解像度間欠制御部と間欠ライン補正部とを
有し、基本解像度間欠制御部は画像読取部から送られた
入力画像データのラインゲート信号を基本解像度となる
ように間引き処理を行い、間欠ライン補正部は基本解像
度間欠制御部から出力した画像データを所定の解像度に
応じて間引き処理を行うとともに、間引き処理によって
発生する位置誤差を注目ラインの近傍のラインのデータ
を用いて補間演算を行うことを特徴とする。

【０００７】この発明に係る第２の画像処理装置は、間
欠制御部と間欠ライン補正部とを有し、間欠制御部は画
像読取部から送られた入力画像データのラインゲート信
号を所定の解像度となるように間引き処理を行い、間欠
ライン補正部は間欠制御部で所定の解像度に応じて間引
き処理を行つたことによって発生する位置誤差を注目ラ
インの近傍のラインのデータを用いて補間演算を行うこ
とを特徴とする。

【０００８】上記補間演算を３次関数コンボリュージョ
ン法により行うと良い。

【０００９】

【発明の実施の形態】この発明の画像形成装置の画像読
取密度切換部には基本解像度間欠制御部と間引きターン
ＲＡＭと間欠ライン補正部を有する。間引きパターンＲ
ＡＭには画像読取部で読み取った入力データの基本解像
度の間引きパターンがあらかじめ格納してある。基本解
像度間欠制御部は画像読取部から出力する入力ラインシ
ンク信号と入力ラインゲート信号と入力データ及び画像
読取部のステッピングモータの速度を一定速度に制御す
るためにＣＰＵから送られるステッピングモータパルス
（以下、モータクロックという）を入力し、間引きパタ
ーンＲＡＭに格納された基本解像度の間引きパターンを
モータクロックのタイミングで読み出してゲートイネー
ブル信号を発生し、発生したゲートイネーブル信号によ
り基本解像度となる間引き処理を行い、出力ラインシン
ク信号と出力データ及び出力ゲート信号を出力する。間
欠ライン補正部は基本解像度間欠制御部から出力する出
力ラインシンク信号と出力ゲート信号及び出力データを
入力して所定の解像度に応じて間引き処理を行うととも
に、間引き処理によって発生する位置誤差を注目ライン
の近傍のラインのデータを用いて補間演算を行い、補正
ライシング信号５１と補正ゲート信号５２及び補正デー
タ５３を出力する。

【００１０】

【実施例】図１はこの発明の一実施例の構成を示すブロ
ック図である。図に示すように、画像形成装置の画像読
取密度切換部には基本解像度間欠制御部１と間引きター
ンＲＡＭ２と間欠ライン補正部３を有する。間引きパタ
ーンＲＡＭ２には画像読取部１０で読み取った入力デー
タ３３の基本解像度の間引きパターンがあらかじめ格納
してある。基本解像度間欠制御部１は画像読取部１０か
ら出力する入力ラインシンク信号３１と入力ラインゲー
ト信号３２と入力データ３３及び画像読取部１０のステ
ッピングモータの速度を一定速度に制御するためにＣＰ
Ｕ９から送られるステッピングモータパルス（以下、モ
ータクロックという）３４を入力し、間引きパターンＲ
ＡＭ２に格納された基本解像度の間引きパターンをモー
タクロック３４のタイミングで読み出してゲートイネー
ブル信号を発生し、発生したゲートイネーブル信号によ
り基本解像度となる間引き処理を行い、出力ラインシン
ク信号４１と出力データ４３及び出力ゲート信号４２を
出力する。

【００１１】間欠ライン補正部３は基本解像度間欠制御
部１から出力する出力ラインシンク信号４１と出力ゲー
ト信号４２及び出力データ４３を入力して、入力したデ
ータに補間演算を行い所定の解像度に応じて不要なデー
タのラインを間引くための処理を行うものであり、ライ
ン補正部４と補正用ＲＡＭ５とライン遅延用の複数、例
えば，副走査方向の４つのデータをもとに演算を行う場
合には３個のＦＩＦＯ６，７，８を有する。補正用ＲＡ
Ｍ５には出力データ４３を補正する補間係数とライン間
引きデータがあらかじめ格納してある。

【００１２】ライン補正部４は、図２のブロック図に示
すように、複数、例えば副走査方向の４つのデータをも
とに演算を行う場合には４個のレジスタ１１，１２，１
３，１４と補間係数乗算部１５，１６，１７，１８と加
算部１９と除算部２０とＦＩＦＯ制御部２１とＲＡＭ制
御部２２及びゲート間引き部２３及びタイミング調整部
２４を有する。レジスタ１１〜１４はＦＩＦＯ６〜８に
より３ライン遅延された出力データ４３を現データとと
もにラッチする。補間係数乗算部１５〜１８はレジスタ
１１〜１４にラッチされたデータの各画素毎に補正用Ｒ
ＡＭ５に格納された補間係数を乗算する。加算部１９は
補間係数乗算部１５〜１８から出力されるデータを加算
し、除算部２０は加算されたデータをあらかじめ定めた
除算係数で除算して補正データを生成する。ＦＩＦＯ制
御部２１は間欠制御部１から送られる出力ラインシンク
信号４１と出力ゲート信号４２によりＦＩＦＯ６〜８を
制御する。ＲＡＭ制御部２２は出力ラインシンク信号４
１により補正用ＲＡＭ５を制御する。ゲート間引き部２
３は出力ラインシンク信号４１と出力ゲート信号４２と
補正用ＲＡＭ５に格納されたライン間引きデータを入力
してゲート間引き処理をする。タイミング調整部２４は
演算によるデータ遅延とゲートのタイミングを合わせて
補正ライシング信号５１と補正ゲート信号５２及び補正
データ５３を出力する。

【００１３】上記のように構成された画像読取密度切換
部の基本解像度間欠制御部１に画像読取部１０で読み取
った入力データ３３、例えば図３（ａ）に示すように、
Ｄ１〜Ｄ９ラインのデータが入力ラインシンク信号３１
と入力ラインゲート信号３２とともに送られると、基本
解像度間欠制御部１は基本解像度、例えば６００ｄｐｉ
になる間引き処理を行い、図３（ｂ）に示すように、出
力ラインシンク信号４１と出力ゲート信号４２とＤ１〜
Ｄ９ラインの出力データ４３を欠陥ライン補正部３に送
る。この基本解像度間欠制御部１で基本解像度となる間
引き処理のみ行うことにより、読み取り間欠動作により
読み取りが中断されモータ速度が徐々に低速になっても
常にラインゲート信号を基本解像度のデータのところで
アクティブにすることができるとともに基本解像度であ
る６００ｄｐｉ刻みのデータを簡単に認識することがで
きる。

【００１４】欠陥ライン補正部３は送られた出力データ
４３をＦＩＦＯ６〜８により３ライン遅延し、現データ
とともにレジスタ１１〜１４にラッチする。このレジス
タ１１〜１４にラッチした現データと遅延した３ライン
の各データの各画素毎に補間係数乗算部１５で補正用Ｒ
ＡＭ５に格納された補間係数ｈ（−１）を乗算し、補間
係数乗算部１６で補間係数ｈ（０）を乗算し、補間係数
乗算部１７で補間係数ｈ（１）を乗算し、補間係数乗算
部１８で補間係数ｈ（２）を乗算する。例えば６００ｄ
ｐｉの出力データ４３を４００ｄｐｉの解像度に下げる
場合、Ｄ１〜Ｄ９ラインの出力データ４３を２／３に間
引くが、このときの理想的なデータ位置は、図３（ｂ）
に示すように、Ｄ２はＤ２１の位置、Ｄ５はＤ５１の位
置、Ｄ８はＤ８１の位置にあるべきである。しかしなが
ら６００ｄｐｉきざみのデータしかないためそれができ
ない。そこで周辺画素、例えばＤ１，Ｄ２，Ｄ３，Ｄ４
からＤ２１のデータを演算してＤ２のデータを置き換え
るような補間演算を行う。この補間係数乗算部１５〜１
８で乗算する補間は周辺画素の平均をとることが一般的
である。このように周辺画素の平均をとる場合、補間係
数〔ｈ（−１），ｈ（０），ｈ（１），ｈ（２）〕＝
（１，１，１，１）となる。加算部１９は補間係数乗算
部１５〜１８から出力されるデータを加算し、除算部２
０は加算されたデータをあらかじめ定めた除算係数で除
算してデータＤ２１を生成する。この補間をするとき
に、周辺画素の平均をとり、補間係数〔ｈ（−１），ｈ
（０），ｈ（１），ｈ（２）〕＝（１，１，１，１）の
場合には除算係数を「４」として除算する。この生成し
たデータＤ１，Ｄ２１，Ｄ３，Ｄ４，Ｄ５１，Ｄ６，Ｄ
７，Ｄ８１，Ｄ９を補正データ５３としてタイミング調
整部２４に送る。

【００１５】一方、ゲート間引き部２３は出力ラインシ
ンク信号４１と出力ゲート信号４２と補正用ＲＡＭ５に
格納されたライン間引きデータを入力してゲート間引き
処理を行い、図３（ｃ）に示す補正ライシング信号５１
と補正ゲート信号５２を発生してタイミング調整部２４
に送る。タイミング調整部２４は補正データ５３の演算
によるデータ遅延に対してゲートのタイミングを合わ
せ、補正ライシング信号５１と補正ゲート信号５２及び
補正データ５３を出力する。

【００１６】このようにゲート信号を間引くことにより
発生する位置誤差を周辺画素を用いて補間演算すること
により、例えば図７（ａ）に示すように６００ｄｐｉを
基本解像度として斜め線を読み取って２／３の解像度で
ある４００ｄｐｉにする場合でも、図４に示すように、
斜め線と一致した補正後の画素７５，７６を得ることが
できる。

【００１７】上記実施例は間欠ライン補正部３のライン
補正部４で注目画素を周辺画素の平均をとり補間する場
合について説明したが、注目画素の周辺画素による内挿
を行う３次関数コンボリュージョン法により補間しても
良い。この３次関数コンボリュージョン法による補間係
数の一例を下記表に示す。

【００１８】

【表１】

【００１９】上記表において補間位置とは本来あるべき
位置のことであり、例えばドット間を１／８に分け、一
番近い位置を補間位置としている。例えば図３（ｂ）の
Ｄ２１はＤ２とＤ３の丁度１／２の位置のデータである
ため、補間位置は４／８の「４」となる。この補間位置
は要求解像度によって異なるためライン間引きパターン
と一緒に補正用ＲＡＭ５にあらかじめ格納しておく。ま
た、周辺画素は４画素でなくとも良い。さらに、補間演
算係数は上記表以外のものでも良いし、１ドットの分割
も補正精度によって１／４また１／１６に変更しても良
い。

【００２０】このように３次関数コンボリュージョン法
によって補間することにより、より精度の高い補間を行
うことができる。

【００２１】上記実施例は基本解像度間欠制御部１で基
本解像度となる間引き処理を行い、間欠ライン補正部３
で入力データの補間演算と所定の解像度に応じた間引き
処理を行った場合について説明したが、図５に示す従来
の間欠制御部１０１で所定の解像度に応じた間引き処理
を行い、間欠ライン補正部３で入力データの補間演算を
行うようにしても良い。

【００２２】

【発明の効果】この発明は以上説明したように、画像読
取部から送られた入力画像データを所定の解像度に応じ
て間引き処理を行い、この間引き処理によって発生する
位置誤差を注目ラインの近傍のラインのデータを用いて
補間演算するから、間引きによるラインずれを低減し、
良質な画質を形成することができる。

【００２３】さらに、基本解像度間欠制御部で入力画像
データを基本解像度となるように間引き処理を行い、間
欠ライン補正部で所定の解像度に応じた間引き処理と間
引き処理によって発生する位置誤差を注目ラインの近傍
のラインのデータを用いて補間演算を行うことにより、
読み取りが間欠動作をしたときのライン補正演算処理を
簡単にすることができ、ライン補正演算処理回路を削減
して低コスト化を図ることができる。

【００２４】また、補間演算を３次関数コンボリュージ
ョン法により行うことにより、より精度の高い補間を行
うことができ、良質な画像を形成することができる。

【図面の簡単な説明】

【図１】この発明の実施例の構成を示すブロック図であ
る。

【図２】ライン補正部の構成を示すブロック図である。

【図３】上記実施例の動作を示す信号系列図である。

【図４】上記実施例による補正後の画素の並びのイメー
ジを示す配置図である。

【図５】従来例の構成を示すブロック図である。

【図６】従来例のの動作を示す信号系列図である。

【図７】従来例による画素の並びのイメージを示す配置
図である。

【符号の説明】

１；基本解像度間欠制御部、２；間引きターンＲＡＭ、
３；間欠ライン補正部、４；ライン補正部、５；補正用
ＲＡＭ、６，７，８；ＦＩＦＯ、１１〜１４；レジス
タ、１５〜１８；補間係数乗算部、１９；加算部、２
０；除算部、２３；ゲート間引き部、２４；タイミング
調整部。

Claims

【特許請求の範囲】

【請求項１】基本解像度間欠制御部と間欠ライン補正
部とを有し、基本解像度間欠制御部は画像読取部から送られた入力画
像データのラインゲート信号を基本解像度となるように
間引き処理を行い、間欠ライン補正部は基本解像度間欠制御部から出力した
画像データを所定の解像度に応じて間引き処理を行うと
ともに、間引き処理によって発生する位置誤差を注目ラ
インの近傍のラインのデータを用いて補間演算を行うこ
とを特徴とする画像処理装置。
【請求項２】間欠制御部と間欠ライン補正部とを有
し、間欠制御部は画像読取部から送られた入力画像データの
ラインゲート信号を所定の解像度となるように間引き処
理を行い、間欠ライン補正部は間欠制御部で所定の解像度に応じて
間引き処理を行つたことによって発生する位置誤差を注
目ラインの近傍のラインのデータを用いて補間演算を行
うことを特徴とする画像処理装置。
【請求項３】上記補間演算を３次関数コンボリュージ
ョン法により行う請求項１又は２記載の画像処理装置。