JP2726175B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、レーダービデオを表
示する表示装置に関するものである。

【０００２】

【従来の技術】図６は例えば特公平１−４９９０６号公
報に示された従来のレーダビデオ表示装置を示すブロッ
ク図である。図において、１は入力データビデオＳ_R を
Ａ／Ｄ変換するためのＡ／Ｄ変換器、２は所定の閾値を
越えた信号のみが出力される閾値判定回路、３は後述す
る航跡発生メモリの読み出し出力に所定の演算操作を施
して得られる信号と前記Ａ／Ｄ変換器１の出力とを加算
する加算回路、４は加算回路３の加算出力が書き込み入
力として入力される航跡発生メモリ、５は前述したよう
に航跡発生メモリ４の読み出し出力に所定の演算操作を
施す演算回路、６は航跡発生メモリ４からの出力データ
と最新データである生の受信信号とを加算合成する合成
回路、７は合成回路６からの加算合成出力にＤ／Ａ変換
を施し、アナログのディスプレイ信号Ｓ_d として、ＣＲ
Ｔ等に出力するＤ／Ａ変換器である。

【０００３】次に動作について説明する。従来のレーダ
ビデオ表示装置は、航跡発生メモリ４で入力レーダビデ
オと同一距離、同一方向の番地により指定されるメモリ
エリアのデータを読み出し、演算回路５において１より
小さい一定数倍を掛け算し、この演算回路５の出力と閾
値判定回路２の出力とを加算して、再度航跡発生メモリ
４の読み出しと同一の番地のメモリエリアを記憶する。
このような処理が、レーダスキャン毎に行なわれ、航跡
発生メモリ４の加算出力データとＡ／Ｄ変換器１を介し
て直接入力される入力レーダビデオの最新データを合成
回路６で合成し、Ｄ／Ａ変換器７でＤ／Ａ変換してＣＲ
Ｔ等の表示器に表示するものである。

【０００４】

【発明が解決しようとする課題】従来のレーダビデオ表
示装置は以上のように構成されており、演算回路の係数
が一定であるので、残像時間を自由に制御できず、決ま
ったトレイル処理しかできなかったり、通常のテレビ画
面にはビデオを表示できず、また、瞬時に表示画面を拡
大，縮小することができないなどの問題点があった。

【０００５】この発明は上記のような問題点を解消する
ためになされたもので、残像時間を自由に制御できるよ
うにするとともに、通常のテレビ画面にレーダビデオを
表示できる表示装置を得ることを目的とする。

【０００６】また、瞬時に表示画面を拡大，縮小すると
ともに、任意の位置に移動してもモニタの表示分解能に
劣化を与えない表示装置を得ることを目的とする。

【０００７】

【課題を解決するための手段】この発明に係る表示装置
は、ラスタの表示容量以上の大容量メモリを使用したも
のである。

【０００８】

【０００９】

【作用】この発明における表示装置は、アドレス加算機
能を持つマルチプレクサと、ラスタの表示分解能以上の
大容量のメモリを使用するので、瞬時に表示画面を拡
大，縮小できると共に、任意の位置に移動してもモニタ
の表示分解能に劣化を与えることがない。

【００１０】

【００１１】

【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による表示装置を示す
構成図であり、図において、１０は数種のレーダビデオ
の中から１つを取り出して選択したり、合成したりする
切り換え及び合成回路、１は切り換え及び合成回路１０
から出力されたアナログのレーダビデオ信号をディジタ
ル信号に変えるＡ／Ｄ変換器、１１はレンジクロックジ
ェネレータ、１２はｓｉｎＲＯＭ，１３はｓｉｎＲＯＭ
１２の出力とレンジクロックジェネレータ１１の出力を
乗算する乗算器、１４は乗算器１３によって乗算された
結果を表示レンジに対応した値に拡大または縮小する拡
大，縮小器（以下、ＥＸＰと称す）、３はＥＸＰ１４の
出力と、コントロールシステム２３からのオフセット値
Ｘを加算する加算回路である。また、１５はｃｏｓＲＯ
Ｍであり、乗算器１３、ＥＸＰ１４、加算回路３の順で
ｓｉｎＲＯＭ系と同様の処理を行っている。そして、こ
のような処理によって、極座標を直交座標に変換してい
る。１６はＡ／Ｄ変換器１からの出力であるビデオ信号
と加算回路３からの直交座標系の出力が、後述するデー
タの読み出し、書き込み部分と干渉しないようにするた
めのバッファメモリ、１７は入力のラスタ表示クロック
２６からラスタ座標を発生するラスタ座標ジェネレー
タ、１８はデータの読み出し、書き込みを行うビデオメ
モリ、１９はビデオメモリ１８に書き込まれたデータを
時間の経過とともに、少しずつそのレベルを小さくし、
画面上で徐々にビテオを消す処理をおこなうトレイル回
路（残像処理手段）、２０はビデオ信号，直交座標系
（Ｘ，Ｙ），ラスタ座標系（Ｘ，Ｙ），書き込みタイミ
ング及びトレイル回路１９の出力を１つの伝送路に出力
するマルチプレクサ、２１はマルチプレクサ２０からの
ビデオ信号やビデオメモリ１８から読み出されたデータ
などが共通して使用されているデータバス、２２はデー
タバス２１からのビデオデータを取り出す出力レジスタ
及びシフトレジスタ、２３はＣＰＵ２５からの指示によ
って、切り換え及び合成回路１０や、ＥＸＰ１４、加算
回路３で加算されるオフセット値Ｘ，Ｙ、トレイル係
数、ビデオメモリ１８の読み出しや書き込みを制御する
コントロールシステム、７は出力レジスタ及びシフトレ
ジスタ２２からの出力であるディジタル値をアナログ信
号に変換するＤ／Ａ変換器、２４はＤ／Ａ変換器７の出
力結果であるラスタ表示ビデオ信号と、ラスタ座標ジェ
ネレータ１７から発生されるＶ／Ｈ同期信号を入力して
表示するモニタである。

【００１２】次に動作について説明する。入力される数
種のレーダビデオは、切り換え及び合成回路１０によっ
て一つのレーダビデオのみが選出されたり、合成された
りする。その出力信号は、Ａ／Ｄ変換器１によってディ
ジタル化され、バッファメモリ１６に入力される。

【００１３】また、方位角信号（θ）は、ｓｉｎＲＯＭ
１２とｃｏｓＲＯＭ１５によって、ｓｉｎθ信号とｃｏ
ｓθ信号に変換され、乗算器１３でレンジクロックジェ
ネレータ１１からの出力データと各々乗算される。乗算
された出力はコントロールシステム２３からの拡大制御
信号に応じてＥＸＰ１４で各々拡大または縮小が行われ
る。拡大または縮小されたデータは、加算回路３でオフ
セット値Ｘまたはオフセット値Ｙと各々合成され、表示
中心座標系がシフトされる。このような動作で方位角信
号の極座標形式を直交座標系のＸ，Ｙに変換している。
ＸとＹの直交座標位置データ（Ｘ，Ｙ）もバッファメモ
リ１６に入力される。バッファメモリ１６は、次のマル
チプレクサ２０の動作と信号が干渉しないために用いら
れている。

【００１４】マルチプレクサ２０にはバッファメモリ１
６からの（Ｘ，Ｙ）の書き込みアドレスデータと、ラス
タ表示クロック２６をコントロールシステム２３の制御
によって表示アドレスデータに変換したラスタ座標ジェ
ネレータ１７の（Ｘ，Ｙ）アドレスが入力される。マル
チプレクサ２０は、ラスタ座標ジェネレータ１７からの
書き込みタイミング、即ち表示以外の時間である帰線時
間で、表示を書き込み側に切り換える動作を行う。書き
込み側に切り換えられた時に、書き込みアドレスデータ
（Ｘ，Ｙ）を入力する。また、表示側に切り換えられた
時に、表示アドレスデータ（Ｘ，Ｙ）を入力する。

【００１５】マルチプレクサ２０からの出力データは、
ビデオメモリ１８で蓄えられる。ビデオメモリ１８で蓄
えられたデータは、データバス２１につながれる。デー
タバス２１からのデータは、出力レジスタ及びシフトレ
ジスタ２２へ入力されるものと、トレイル回路１９へ入
力されるものの２通りがある。

【００１６】出力レジスタ及びシフトレジスタ２２へ入
力されたデータは、Ｄ／Ａ変換器７につながれる。これ
により、アナログになった信号は、ラスタ座標ジェネレ
ータ１７からのＶ／Ｈ同期信号とともにモニタ２４へ出
力され、所要のビデオがモニタ２４に表示される。

【００１７】次にトレイル回路１９へ入力されたデータ
の流れを説明する。トレイル回路１９は、ＣＰＵ２５か
らの制御によるコントロールシステム２３の出力で、処
理係数を自由に可変できるように構成されている。例え
ば、ＣＰＵ２５からの制御でトレイル係数を−１にした
場合、ビデオ振幅が２５６階調の時は２５６フレーム分
ですべてを消去することになる。また、トレイル係数を
０にした場合、データバス２１から入力されるデータは
減少されることなく、そのまま記憶されていく上書き機
能の状態で、モニタ表示される。したがって、残像がず
っと残る表示装置となる。また、トレイル係数を−２，
−３のように大きくすることで、残像時間を短くするこ
とも可能であり、トレイル係数を−２５６とした場合
は、表示されているデータを一瞬（６０Hzノンインタレ
ース型表示の１フレームの場合、約１６．７ｍｓ）です
べてクリアさせることのできる表示装置となる。

【００１８】また、ＣＰＵ２５によるビデオメモリ１８
の制御から、ラスタ走査２回につき１度、トレイル回路
１９を動作させて表示データ信号振幅を減少させたり、
さらにはラスタ走査３回につき１度、トレイル回路１９
を動作させ、表示データ信号振幅を減少させるようにし
て残像時間をより延ばすことも可能である。

【００１９】このように、トレイル回路１９は、ＣＰＵ
２５からの係数制御によって、データバス２１から入っ
てくるデータを変化させ、表示装置の自由度を広げてい
る。

【００２０】なお、上記実施例ではラスタの表示分解能
と１：１の解像度のメモリ（Ｘ，Ｙ共に１０bit であ
り、１０２４×１０２４の表示分解能）を用いた表示装
置について示したが、ラスタの表示容量以上の大容量メ
モリ（例えば、Ｘ，Ｙ共に１２bit であり、４０９６×
４０９６の表示容量）を用意してもよく、この場合、瞬
時に表示画面を拡大，縮小できると共に、任意の位置に
移動してもモニタの表示分解能に劣化を与えることがな
い表示装置が実現可能となる。

【００２１】図２はこのような大容量メモリを有する本
発明の他の実施例を示す表示装置の構成図である。図に
おいて、図１と同一符号は同一または相当部分を示し、
１００は出力コントローラ、１０１はアドレス加算機能
を持つマルチプレクサ（アドレスオフセット回路）、１
０３はタイミングコントローラ、１０４は４０９６×４
０９６の表示容量を有するビデオメモリ、１０５はアド
レス線切換器である。また、図３はこの発明の他の実施
例による表示装置の拡大・縮小時の領域を示す図であ
り、図において、Ａは実際の表示領域、Ｂはビデオメモ
リ上に想定した４０９６×４０９６ポイントの仮想表示
画面である。図４はこの発明の他の実施例による表示装
置の表示書き込みを示す図、図５は図３における拡大・
縮小時の画面のそれぞれのドットを示す図である。

【００２２】次に動作について説明する。表示画面を任
意の位置に移動させるために、表示オフセットアドレス
を発生する出力コントローラ１００をＣＰＵ２５によっ
て制御している。タイミングコントローラ１０３は、ラ
スタ走査の帰線時間でマルチプレクサ１０１を書き込み
アドレス側にたおすための書き込みタイミングの発生お
よび、ラスタ座標を発生するラスタ座標ジェネレータ１
７のコントロールをしている。なお、バッファメモリ１
６までの動作は、上記実施例と同様である。但し、加算
回路３で合成されるオフセット値Ｘ，Ｙは、上記実施例
では共に１０bit 領域のオフセット値であったが、本実
施例では１２bit 領域のオフセット値である。

【００２３】データの拡大，縮小処理を行う動作は、図
１と同じ処理で入力される書き込みアドレス（Ｘ，Ｙ）
と、出力コントローラ１００からの表示オフセットアド
レスを入力し、表示分解能以上のデータのビデオメモリ
１０４へのメモリについては、タイミングコントローラ
１０３の制御により、アドレスタイミングを切り換える
マルチプレクサ１０１で行われる。

【００２４】以下、図３〜図５を用いて表示画面の拡大
・縮小について説明する。図３に示すように、表示装置
の実際の表示領域Ａは１０２４×１０２４であるが、充
分なビデオメモリを用意することにより、表示領域以
上、例えばＸ，Ｙ共に１２bit の領域を持った４０９６
×４０９６の表示領域の仮想表示画面Ｂを持たせる。そ
の仮想表示画面をＸ，Ｙ共に１ドット単位ごとにアドレ
スを設ける。

【００２５】表示画面を拡大する場合は、Ｘ，Ｙ共に、
例えば、２５５ドットの所を実際の表示画面のアドレス
０にする。したがって、図４に示すように、Ｘ，Ｙ共に
１０bit の表示書き込み領域をマルチプレクサ１０１に
て表示アドレス分を任意の基準位置にシフト（＋２５６
アドレス分）することで、Ｘ，Ｙ共に２５５ドットの位
置にオフセットをとっている。マルチプレクサ１０１の
出力をアドレス線切換器１０５に１０bit ×１０bit の
表示アドレスデータを入力し、それを１２bit×１２bit
のビデオメモリ１０４の１〜１０bit にシフトして入
力した場合は、本来のモニタの表示画面と同じで、一番
拡大した画面となる。

【００２６】同様に、ビデオメモリ１０４の２〜１１bi
t にシフトして入力した場合は、図３に点線で囲んだ領
域で示すように、上記一番拡大した画面の１／２の縮尺
で表示する場合の画面となる。この場合の画面表示は、
実際では１１bit ×１１bitで表示する画面を１０bit
×１０bit で表示するので、図５に示すように、１ドッ
ト間引いた表示となっている。なお、間引いた所のアド
レスは、アドレスをインクリメントする回路を用いるこ
とで補正する。

【００２７】表示画面を縮小する場合は、図４に示すマ
ルチプレクサ１０１にて、Ｘ，Ｙ共に０ドットの位置に
表示オフセットを持たせる。そのマルチプレクサ１０１
の出力をアドレス線切換器１０５に入力し、その１０bi
t ×１０bit のデータをビデオメモリ１０４の３〜１２
bit にシフトして入力する。この場合の表示画面は、４
０９６×４０９６の表示領域を全て表示した一番縮小し
た画面（上記一番拡大した画面の１／４の縮尺で表示す
る場合の画面）となる。なお、この表示は、図５に示す
ように、３ドット間引いた表示となっている。

【００２８】図２に示すように、ビデオメモリ１０４で
任意のbit 領域に蓄えられたデータは、データバス２１
につながれる。データバス２１からのデータは、出力レ
ジスタ及びシフトレジスタ２２につながれ、Ｄ／Ａ変換
器７を通って、モニタ２４に表示される。

【００２９】このようにして、表示アドレスを異なる重
みのアドレス線に切り換えて入力することで、表示分解
能に劣化を与えることなく瞬時に表示画面を拡大，縮小
することを可能としており、また、表示アドレスにオフ
セットを持たせることで、表示分解能に劣化を与えるこ
となく瞬時に表示画面を移動させることを可能としてい
る。

【００３０】

【発明の効果】以上のように、この発明に係る表示装置
によれば、ラスタ表示分解能以上の大容量のメモリを使
用したので、瞬時に表示画面を拡大，縮小できると共
に、任意の位置に移動してもモニタの表示分解能に劣化
を与えることがないという効果がある。

【００３１】

【図面の簡単な説明】

【図１】この発明の一実施例による表示装置を示す構成
図である。

【図２】この発明の他の実施例による表示装置を示す構
成図である。

【図３】この発明の他の実施例による表示装置の拡大・
縮小時の領域を示す図である。

【図４】この発明の他の実施例による表示装置の表示書
き込みを示す図である。

【図５】図３における拡大・縮小時の画面のそれぞれの
ドットを示す図である。

【図６】従来のレーダビデオの表示装置を示すブロック
図である。

【符号の説明】

１ Ａ／Ｄ変換器 ２ 閾値判定回路 ３ 加算回路 ４ 航跡発生メモリ ５ 演算回路 ６ 合成回路 ７ Ｄ／Ａ変換器 １０ 切り換え及び合成回路 １１ レンジクロックジェネレータ １２ ｓｉｎＲＯＭ １３ 乗算器 １４ ＥＸＰ １５ ｃｏｓＲＯＭ １６ バッファメモリ １７ ラスタ座標ジェネレータ １８ ビデオメモリ １９ トレイル回路 ２０ マルチプレクサ ２１ データバス ２２ 出力レジスタ及びシフトレジスタ ２３ コントロールシステム ２４ モニタ ２５ ＣＰＵ ２６ ラスタ表示クロック １００ 出力コントローラ １０１ マルチプレクサ １０３ タイミングコントローラ １０４ ビデオメモリ １０５ アドレス線切換器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−68886（ＪＰ，Ａ) 特開 昭63−48485（ＪＰ，Ａ) 特開 昭63−26070（ＪＰ，Ａ) 特開 昭61−95263（ＪＰ，Ａ) 特公 平１−32958（ＪＰ，Ｂ２) 特公 平３−34831（ＪＰ，Ｂ２)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 レーダビデオをラスタ走査によりモニタ
   に表示する表示装置において、 上記レーダビデオに基づくビデオデータに対応する方位
   角データを直交座標データに変換して出力する座標変換
   手段と、 上記モニタの表示画面をドット数について所定倍に拡大
   した仮想表示画面のドットの直交座標で表した位置座標
   に対応するように設定されたアドレスに上記ビデオデー
   タを記憶するビデオメモリと、 その書き込みタイミング時に、書き込みアドレスを出力
   して、上記ビデオデータを、上記座標変換手段から出力
   される直交座標データに対応する上記ビデオメモリのア
   ドレスに書き込むとともに、その表示タイミング時に、
   上記ビデオメモリの上記仮想表示画面上の上記モニタの
   表示画面に相当する領域のビデオデータを、該ビデオメ
   モリの開始アドレスから順次読出す表示アドレス群を発
   生し、この発生した表示アドレス群に所要のオフセット
   値を加算して出力するアドレスオフセット回路と、 上記アドレスオフセット回路の出力を、上記ビデオメモ
   リの異なる重みのアドレス線に、最も重みの大きいアド
   レス線を基準として重みの小さいアドレス線の側へある
   アドレス線の数だけずらして入力することが可能なアド
   レス線切換器とを備えたことを特徴とする表示装置。