JP2718145B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP2718145B2 JP2718145B2 JP4763489A JP4763489A JP2718145B2 JP 2718145 B2 JP2718145 B2 JP 2718145B2 JP 4763489 A JP4763489 A JP 4763489A JP 4763489 A JP4763489 A JP 4763489A JP 2718145 B2 JP2718145 B2 JP 2718145B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lead
- unit
- lead portion
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は電子部品の製造方法に関し、殊にリード部に
電極を当てて電流を流して行う特性検査を行いやすい電
子部品の製造方法に関する。
電極を当てて電流を流して行う特性検査を行いやすい電
子部品の製造方法に関する。
（従来の技術） 従来、ICやLSIなどの電子部品は、一般に次の工程に
より製造される。
より製造される。
（ｉ）ダイボンダーにより、リードフレーム101の中央
部に半導体チップ102を搭載する工程（第６図（ａ），
（ｂ））。
部に半導体チップ102を搭載する工程（第６図（ａ），
（ｂ））。
（ii）ワイヤボンダーにより、半導体チップ102上面の
電極とリードフレーム101のリード部103をワイヤ104に
より接続する工程（第６図（ｃ））。
電極とリードフレーム101のリード部103をワイヤ104に
より接続する工程（第６図（ｃ））。
（iii）モールドプレス装置により、半導体チップ102を
封止するモールド体105を形成する工程（第６図
（ｄ））。
封止するモールド体105を形成する工程（第６図
（ｄ））。
（iv）プレス装置により、リードフレーム101のリード
部103を切断屈曲する工程（第６図（ｅ））。
部103を切断屈曲する工程（第６図（ｅ））。
（発明が解決しようとする課題） 上記のようにして形成された電子部品106は、特性検
査が行われる。この特性検査は、モールド体105から突
出するリード部103に電極を当て、実際に電流を流して
みることにより行われる。
査が行われる。この特性検査は、モールド体105から突
出するリード部103に電極を当て、実際に電流を流して
みることにより行われる。
かかる特性検査は、出来上った電子部品106をライン
を搬送しながら行うことが作業上望ましいものである。
しかしながらモールド体105から突出するリード部103は
器物に当るなどすると変形しやすいことから、裸の状態
で特性検査を行うことは困難であり、このため従来、特
性検査は電子部品106を治具にセットしたうえで行い、
検査が終ると、治具から取り出すようになっていた。こ
のため特性検査には多大な手間と時間を要し、作業性が
あがらない問題があった。
を搬送しながら行うことが作業上望ましいものである。
しかしながらモールド体105から突出するリード部103は
器物に当るなどすると変形しやすいことから、裸の状態
で特性検査を行うことは困難であり、このため従来、特
性検査は電子部品106を治具にセットしたうえで行い、
検査が終ると、治具から取り出すようになっていた。こ
のため特性検査には多大な手間と時間を要し、作業性が
あがらない問題があった。
したがって本発明は、特性検査を行いやすい電子部品
の製造方法を提供することを目的とする。
の製造方法を提供することを目的とする。
（課題を解決するための手段） （ｉ）電気絶縁性物質から成る基板の上面に、中央側か
ら外側へ向ってエッチングによりリード部を形成する工
程と、（ii）この基板の中央のリード部の非形成部に半
導体チップを搭載する工程と、（iii）上記基板を上記
リード部の外側部に沿って打ち抜く工程と、（iv）この
半導体チップと上記リード部の内側部をワイヤにより接
続する工程と、（ｖ）基板から打ち抜かれたユニットを
基板から分離してリードフレームに搭載し、上記リード
部とリードフレームのリード部を接続する工程と、（v
i）リードフレームに搭載されたユニットを封止するモ
ールド体を形成する工程と、（vii）リード部をリード
フレームから切断して屈曲させる工程と、を含み、上記
（iv）の工程において上記半導体チップと上記リード部
の内側部を上記ワイヤで接続してから、上記（ｖ）の工
程において上記基板から打ち抜かれた上記ユニットを基
板から分離して上記リードフレームに搭載するまでの間
に、上記リード部に特性検査装置の電極を当てて特性検
査を行うようにしたものである。
ら外側へ向ってエッチングによりリード部を形成する工
程と、（ii）この基板の中央のリード部の非形成部に半
導体チップを搭載する工程と、（iii）上記基板を上記
リード部の外側部に沿って打ち抜く工程と、（iv）この
半導体チップと上記リード部の内側部をワイヤにより接
続する工程と、（ｖ）基板から打ち抜かれたユニットを
基板から分離してリードフレームに搭載し、上記リード
部とリードフレームのリード部を接続する工程と、（v
i）リードフレームに搭載されたユニットを封止するモ
ールド体を形成する工程と、（vii）リード部をリード
フレームから切断して屈曲させる工程と、を含み、上記
（iv）の工程において上記半導体チップと上記リード部
の内側部を上記ワイヤで接続してから、上記（ｖ）の工
程において上記基板から打ち抜かれた上記ユニットを基
板から分離して上記リードフレームに搭載するまでの間
に、上記リード部に特性検査装置の電極を当てて特性検
査を行うようにしたものである。
更に好ましくは、上記基板を打ち抜いて得られた上記
ユニットを上記基板から分離せずに上記基板に装着した
ままの段階において、上記特性検査を行うものである。
ユニットを上記基板から分離せずに上記基板に装着した
ままの段階において、上記特性検査を行うものである。
（作用） 上記構成によれば、半導体チップと基板のリード部を
ワイヤにより接続した後、ユニットをリードフレームに
搭載する前の間、すなわち上記（iii）と（ｖ）の工程
の間において、基板上にエッチングにより形成されたリ
ード部に特性検査装置の電極を当てることにより、簡単
に特性検査を行うことができる。
ワイヤにより接続した後、ユニットをリードフレームに
搭載する前の間、すなわち上記（iii）と（ｖ）の工程
の間において、基板上にエッチングにより形成されたリ
ード部に特性検査装置の電極を当てることにより、簡単
に特性検査を行うことができる。
（実施例１） 次に、図面を参照しながら本発明の実施例を説明す
る。
る。
第１図（ａ）〜（ｌ）は製造工程順の部品図であっ
て、同図（ａ）において、１は基板であり、ガラエポな
どの電気絶縁性の合成樹脂にて形成されている。この基
板１にスルーホール２を形成した後、この基板１の上面
に銅箔のような導電性シート３を装着し同図（ｂ））、
次にエッチングにより銅箔３の不要部を除去して、リー
ド部４を中央側から外側へ向って複数個放射状に形成す
る（同図（ｃ））。上記スルーホール２は、このように
して形成されたリード部４の外側部に位置しており、次
にこのスルーホール２の内壁面にメッキ手段などにより
導電部５を形成する。６はリード部４と一緒にエッチン
グにより、銅箔３にて基板１の中央に形成された半導体
チップの着地部である。この着地部６は、完成した電子
部品が機器の回路基板に組み付けられて駆動する際に、
半導体チップの内部抵抗により生じた熱を放射させるた
めの放熱部となる。
て、同図（ａ）において、１は基板であり、ガラエポな
どの電気絶縁性の合成樹脂にて形成されている。この基
板１にスルーホール２を形成した後、この基板１の上面
に銅箔のような導電性シート３を装着し同図（ｂ））、
次にエッチングにより銅箔３の不要部を除去して、リー
ド部４を中央側から外側へ向って複数個放射状に形成す
る（同図（ｃ））。上記スルーホール２は、このように
して形成されたリード部４の外側部に位置しており、次
にこのスルーホール２の内壁面にメッキ手段などにより
導電部５を形成する。６はリード部４と一緒にエッチン
グにより、銅箔３にて基板１の中央に形成された半導体
チップの着地部である。この着地部６は、完成した電子
部品が機器の回路基板に組み付けられて駆動する際に、
半導体チップの内部抵抗により生じた熱を放射させるた
めの放熱部となる。
次にリード部４の外側部のスルーホール２に沿って基
板１を打ち抜いた後（同図（ｄ））、打ち抜いて形成さ
れたユニット７を再度基板１の開口部10に装着し（同図
（ｅ））、ダイボンダーにより着地部６に半導体チップ
８が搭載される（同図（ｆ））。次にワイヤボンダーに
より、半導体チップ８の上面の電極とリード部４は、極
細の金線のようなワイヤ９により接続される（同図
（ｇ））。次にユニット７は基板１から再度分離され
（同図（ｈ））、リードフレーム11に搭載される（同図
（ｉ））。
板１を打ち抜いた後（同図（ｄ））、打ち抜いて形成さ
れたユニット７を再度基板１の開口部10に装着し（同図
（ｅ））、ダイボンダーにより着地部６に半導体チップ
８が搭載される（同図（ｆ））。次にワイヤボンダーに
より、半導体チップ８の上面の電極とリード部４は、極
細の金線のようなワイヤ９により接続される（同図
（ｇ））。次にユニット７は基板１から再度分離され
（同図（ｈ））、リードフレーム11に搭載される（同図
（ｉ））。
第２図は、リードフレーム11を示すものである。この
リードフレーム11は導電性の金属薄板若しくはガラエ
ポ，セラミック等の薄板から成り、その中央部には矩形
の開口部12が形成されている。この開口部12の縁部に沿
ってリード部13が舌片状に多数形成されており、ユニッ
ト７は、そのスルーホール２の導電部５がこのリード部
13上に着地するようにリードフレーム11上に搭載され
る。また開口部12の周囲には、矩形の小孔部14が形成さ
れており、更にリードフレーム11の両側部には、ピッチ
送り用の小孔15が形成されている。第１図（ｉ）の部分
拡大図において、16はユニット７をリードフレーム11搭
載するに先立ち、リード部13上に予め塗布されたクリー
ム半田のような導電性ボンドであり、リード部４とリー
ド部13は、導電部５とボンド16を介して接続される。
リードフレーム11は導電性の金属薄板若しくはガラエ
ポ，セラミック等の薄板から成り、その中央部には矩形
の開口部12が形成されている。この開口部12の縁部に沿
ってリード部13が舌片状に多数形成されており、ユニッ
ト７は、そのスルーホール２の導電部５がこのリード部
13上に着地するようにリードフレーム11上に搭載され
る。また開口部12の周囲には、矩形の小孔部14が形成さ
れており、更にリードフレーム11の両側部には、ピッチ
送り用の小孔15が形成されている。第１図（ｉ）の部分
拡大図において、16はユニット７をリードフレーム11搭
載するに先立ち、リード部13上に予め塗布されたクリー
ム半田のような導電性ボンドであり、リード部４とリー
ド部13は、導電部５とボンド16を介して接続される。
このようにしてユニット７が搭載されたリードフレー
ム11は、モールドプレス装置へ送られ、半導体チップ８
はモールド体17により封止される（同図（ｊ））。次い
でプレス装置により、リード部13はリードフレーム11か
ら切断されるとともに屈曲され、電子部品19が完成する
（同図（ｋ），（ｌ））。同図（ｉ）の部分拡大図にお
いて、破線18はリード部13をリードフレーム11から切断
する切断線である。
ム11は、モールドプレス装置へ送られ、半導体チップ８
はモールド体17により封止される（同図（ｊ））。次い
でプレス装置により、リード部13はリードフレーム11か
ら切断されるとともに屈曲され、電子部品19が完成する
（同図（ｋ），（ｌ））。同図（ｉ）の部分拡大図にお
いて、破線18はリード部13をリードフレーム11から切断
する切断線である。
ところでこの種電子部品は、一般にリード部に特性検
査装置の電極を当て、実際に電流を流してみることによ
り、特性検査が行われる。
査装置の電極を当て、実際に電流を流してみることによ
り、特性検査が行われる。
この電子部品19の場合、特性検査は、第１図（ｇ）〜
（ｈ）の段階で行う。この段階においては、リード部４
は基板１若しくはユニット７の上面に露呈しており、し
たがってラインを搬送しながら、リード部４に特性検査
装置の電極を当てて、簡単に特性検査を行うことができ
る。この検査は、（ｇ）〜（ｈ）の何れの段階で行って
もよいが、（ｇ）の段階すなわち基板１を打ち抜いて得
られたユニット７を基板１から未だ分離しない段階では
ユニット７は基板１に装着されて基板７により四方から
ガードされており、したがって多少乱雑に取り扱っても
器物に当るなどして損傷しにくいので、（ｈ）の段階よ
りも（ｇ）の段階の方が特性検査を行いやすい。なお
（ｉ）の段階では、リード部４はリードフレーム11を介
してすべて接続されているので、特性検査を行うことは
できない。また（ｋ），（ｌ）の段階では、「発明が解
決しようとする課題」の項で述べたように、リード部13
が損傷しないように治具にセットして検査を行わねばな
らないため、作業上不利である。
（ｈ）の段階で行う。この段階においては、リード部４
は基板１若しくはユニット７の上面に露呈しており、し
たがってラインを搬送しながら、リード部４に特性検査
装置の電極を当てて、簡単に特性検査を行うことができ
る。この検査は、（ｇ）〜（ｈ）の何れの段階で行って
もよいが、（ｇ）の段階すなわち基板１を打ち抜いて得
られたユニット７を基板１から未だ分離しない段階では
ユニット７は基板１に装着されて基板７により四方から
ガードされており、したがって多少乱雑に取り扱っても
器物に当るなどして損傷しにくいので、（ｈ）の段階よ
りも（ｇ）の段階の方が特性検査を行いやすい。なお
（ｉ）の段階では、リード部４はリードフレーム11を介
してすべて接続されているので、特性検査を行うことは
できない。また（ｋ），（ｌ）の段階では、「発明が解
決しようとする課題」の項で述べたように、リード部13
が損傷しないように治具にセットして検査を行わねばな
らないため、作業上不利である。
（実施例２） 第３図（ａ）〜（ｄ）は他の実施例の工程順を示すも
のである。このものは、基板１にエッチングによりリー
ド部４を形成し、（同図（ａ））、次にこれを枠型に打
ち抜いてユニット７を形成し（同図（ｂ））、このユニ
ット７にチップ８を搭載して、ワイヤ９により接続する
（同図（ｃ））。次にこのユニット７をチップ８を下側
にして、リードフレーム11に搭載する（同図（ｄ））。
リードフレーム11のリード部13には突出電極25が突設さ
れており、リード部４はこの突出電極25に接地する。な
お第４図に示すように、突出電極25は、リード部４に形
成し、この突出電極25をリード部13上に着地させてもよ
い。次に上記第１実施例と同様に、モールド体17を形成
し、リード部13を切断屈曲することにより、電子部品が
完成する。このようにこの手段によれば、スルーホール
２や導電部５を形成する工程やボンド16を塗布する工程
を省略できる。またこのものも、電子部品19が完成する
前の（ｃ）の段階において、特性検査を行うことができ
る。
のである。このものは、基板１にエッチングによりリー
ド部４を形成し、（同図（ａ））、次にこれを枠型に打
ち抜いてユニット７を形成し（同図（ｂ））、このユニ
ット７にチップ８を搭載して、ワイヤ９により接続する
（同図（ｃ））。次にこのユニット７をチップ８を下側
にして、リードフレーム11に搭載する（同図（ｄ））。
リードフレーム11のリード部13には突出電極25が突設さ
れており、リード部４はこの突出電極25に接地する。な
お第４図に示すように、突出電極25は、リード部４に形
成し、この突出電極25をリード部13上に着地させてもよ
い。次に上記第１実施例と同様に、モールド体17を形成
し、リード部13を切断屈曲することにより、電子部品が
完成する。このようにこの手段によれば、スルーホール
２や導電部５を形成する工程やボンド16を塗布する工程
を省略できる。またこのものも、電子部品19が完成する
前の（ｃ）の段階において、特性検査を行うことができ
る。
なお上記実施例は、１枚の基板１から１個の電子部品
19を製造する１個取りの場合を例にとって説明したが、
第５図に示すように大形の基板21から複数個の電子部品
を同時に製造する多数個取りでもよいものである。また
上記工程は適宜前後の順を入れかえてもよいものであ
り、例えばエッチングにより基板１にリード部４を形成
した後で、スルーホール２を形成してもよく、あるいは
ユニット７の打ち抜きとスルーホール２の形成を同時に
行ってもよい。
19を製造する１個取りの場合を例にとって説明したが、
第５図に示すように大形の基板21から複数個の電子部品
を同時に製造する多数個取りでもよいものである。また
上記工程は適宜前後の順を入れかえてもよいものであ
り、例えばエッチングにより基板１にリード部４を形成
した後で、スルーホール２を形成してもよく、あるいは
ユニット７の打ち抜きとスルーホール２の形成を同時に
行ってもよい。
（発明の効果） 本発明によれば、半導体チップとリード部の内側部を
ワイヤで接続してから基板から打ち抜かれたユニットを
基板から分離してリードフレームに搭載するまでの間
に、リード部に特性検査装置の電極を当てて特性検査を
行うことにより、ユニットを損傷するとなく、ラインを
搬送しながら特性検査を容易に行うことができる。更に
好ましくは、基板を打ち抜いて得られたユニットを基板
から分離せずに基板に装着したままの段階において、特
性検査を行うことにより、ユニットを基板により四方か
らガードした状態で特性検査を容易に行うことができ、
より一層、ユニットの損傷を防止できる。
ワイヤで接続してから基板から打ち抜かれたユニットを
基板から分離してリードフレームに搭載するまでの間
に、リード部に特性検査装置の電極を当てて特性検査を
行うことにより、ユニットを損傷するとなく、ラインを
搬送しながら特性検査を容易に行うことができる。更に
好ましくは、基板を打ち抜いて得られたユニットを基板
から分離せずに基板に装着したままの段階において、特
性検査を行うことにより、ユニットを基板により四方か
らガードした状態で特性検査を容易に行うことができ、
より一層、ユニットの損傷を防止できる。
図は本発明の実施例を示すものであって、第１図（ａ）
〜（ｌ）は製造工程順の部品図、第２図はリードフレー
ムの斜視図、第３図（ａ）〜（ｄ）は他の実施例の製造
工程順の部品図、第４図は他の実施例の部分側面図、第
５図は多数個取り用基板の斜視図、第６図（ａ）〜
（ｅ）は従来方法の製造工程順の部品図である。 １……基板 ４……リード部 ７……ユニット ８……半導体チップ ９……ワイヤ 11……リードフレーム 13……リード部 17……モールド体 19……電子部品
〜（ｌ）は製造工程順の部品図、第２図はリードフレー
ムの斜視図、第３図（ａ）〜（ｄ）は他の実施例の製造
工程順の部品図、第４図は他の実施例の部分側面図、第
５図は多数個取り用基板の斜視図、第６図（ａ）〜
（ｅ）は従来方法の製造工程順の部品図である。 １……基板 ４……リード部 ７……ユニット ８……半導体チップ ９……ワイヤ 11……リードフレーム 13……リード部 17……モールド体 19……電子部品
Claims (2)
- 【請求項１】（ｉ）電気絶縁性物質から成る基板の上面
に、中央側から外側へ向ってエッチングによりリード部
を形成する工程と、 （ii）この基板の中央のリード部の非形成部に半導体チ
ップを搭載する工程と、 （iii）上記基板を上記リード部の外側部に沿って打ち
抜く工程と、 （iv）この半導体チップと上記リード部の内側部をワイ
ヤにより接続する工程と、 （ｖ）基板から打ち抜かれたユニットを基板から分離し
てリードフレームに搭載し、上記リード部とリードフレ
ームのリード部を接続する工程と、 （vi）リードフレームに搭載されたユニットを封止する
モールド体を形成する工程と、 （vii）リード部をリードフレームから切断して屈曲さ
せる工程と、 を含み、上記（iv）の工程において上記半導体チップと
上記リード部の内側部を上記ワイヤで接続してから、上
記（ｖ）の工程において上記基板から打ち抜かれた上記
ユニットを基板から分離して上記リードフレームに搭載
するまでの間に、上記リード部に特性検査装置の電極を
当てて特性検査を行うようにしたことを特徴とする電子
部品の製造方法。 - 【請求項２】上記基板を打ち抜いて得られた上記ユニッ
トを上記基板から分離せずに上記基板に装着したままの
段階において、上記特性検査を行うことを特徴とする請
求項１に記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4763489A JP2718145B2 (ja) | 1989-02-28 | 1989-02-28 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4763489A JP2718145B2 (ja) | 1989-02-28 | 1989-02-28 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02226751A JPH02226751A (ja) | 1990-09-10 |
| JP2718145B2 true JP2718145B2 (ja) | 1998-02-25 |
Family
ID=12780662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4763489A Expired - Fee Related JP2718145B2 (ja) | 1989-02-28 | 1989-02-28 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718145B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613519A (ja) * | 1992-06-25 | 1994-01-21 | Matsushita Electric Works Ltd | 半導体パッケージの基体の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6286844A (ja) * | 1985-10-14 | 1987-04-21 | Matsushita Electric Works Ltd | 金属ベ−スチツプキヤリアの製造法 |
| JPH0828461B2 (ja) * | 1987-06-08 | 1996-03-21 | イビデン株式会社 | 半導体搭載用基板 |
-
1989
- 1989-02-28 JP JP4763489A patent/JP2718145B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02226751A (ja) | 1990-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886876A (en) | Surface-mounted semiconductor package and its manufacturing method | |
| US6329606B1 (en) | Grid array assembly of circuit boards with singulation grooves | |
| US9209081B2 (en) | Semiconductor grid array package | |
| US6525406B1 (en) | Semiconductor device having increased moisture path and increased solder joint strength | |
| JP2857496B2 (ja) | Ｔａｂ回路の製造方法 | |
| EP1605738B1 (en) | Method for production of semiconductor package | |
| KR20010110154A (ko) | 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기 | |
| JPH0394430A (ja) | 半導体装置およびその製造方法 | |
| JP2718145B2 (ja) | 電子部品の製造方法 | |
| US5118556A (en) | Film material for film carrier manufacture and a method for manufacturing film carrier | |
| JP2718146B2 (ja) | 電子部品の製造方法 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| JP3103281B2 (ja) | 樹脂封止型半導体装置 | |
| EP0671763A2 (en) | Ultrasonically welded plastic support ring for handling and testing semiconductor devices | |
| JPH05211280A (ja) | 混成集積回路装置 | |
| US6534337B1 (en) | Lead frame type plastic ball grid array package with pre-assembled ball type contacts | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JP2918342B2 (ja) | リードフレーム及びその製造方法 | |
| JPH09129784A (ja) | 半導体装置およびその製造方法 | |
| JPH0582981B2 (ja) | ||
| KR100337180B1 (ko) | 패키지된 반도체 장치 및 제조방법 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| KR100723211B1 (ko) | 집적회로 칩 패키징 방법 | |
| JP3912496B2 (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP3274452B2 (ja) | 高周波回路用パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |