JPH02226751A - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JPH02226751A JPH02226751A JP1047634A JP4763489A JPH02226751A JP H02226751 A JPH02226751 A JP H02226751A JP 1047634 A JP1047634 A JP 1047634A JP 4763489 A JP4763489 A JP 4763489A JP H02226751 A JPH02226751 A JP H02226751A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- substrate
- lead frame
- unit
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 9
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000004080 punching Methods 0.000 claims abstract description 5
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000005452 bending Methods 0.000 claims description 4
- 239000012777 electrically insulating material Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電子部品の製造方法に関し、殊にリード部に電
極を当てて電流を流して行う特性検査を行いやすい電子
部品の製造方法に関する。
極を当てて電流を流して行う特性検査を行いやすい電子
部品の製造方法に関する。
（従来の技術）
従来、ＩＣやＬＳＩなどの電子部品は、−ａに次の工程
により製造される。
により製造される。
（ｉ）ダイボンダーにより、リードフレーム１０１の中
央部に半導体チップ１０２を搭載する工程（第６図（ａ
） 、 （ｂ） ） 。
央部に半導体チップ１０２を搭載する工程（第６図（ａ
） 、 （ｂ） ） 。
（ｉｉ ）ワイヤボンダーにより、半導体チップ１０２
上面の電極とリードフレーム１０１のリード部１０３を
ワイヤ１０４により接続する工程（第６図（Ｃ））。
上面の電極とリードフレーム１０１のリード部１０３を
ワイヤ１０４により接続する工程（第６図（Ｃ））。
（ｉｎ ）モールドブレス装置により、半導体チップ１
０２を封止するモールド体１０５を形成する工程（第６
図（ｄ））。
０２を封止するモールド体１０５を形成する工程（第６
図（ｄ））。
（ｉｖ ）プレス装置により、リードフレームｌＯ１の
リード部１０３を切断屈曲する工程（第６図（ｅ））。
リード部１０３を切断屈曲する工程（第６図（ｅ））。
（発明が解決しようとする課題）
上記のようにして形成された電子部品１０６は、特性検
査が行われる。この特性検査は、モールド体１０５から
突出するリード部１０３に電極を当て、実際に電流を流
してみることにより行われる。
査が行われる。この特性検査は、モールド体１０５から
突出するリード部１０３に電極を当て、実際に電流を流
してみることにより行われる。
かかる特性検査は、出来上った電子部品１０６をライン
を搬送しながら行うことが作業上望ましいものである。
を搬送しながら行うことが作業上望ましいものである。
しかしながらモールド体１０５から突出するリード部１
０３は器物に当るなどすると変形しやすいことから、裸
の状態で特性検査を行うことは困難であり、このため従
来、特性検査は電子部品１０６を治具にセットしたうえ
で行い、検査が終ると、治具から取り出すようになって
いた。このため特性検査には多大な手間と時間を要し、
作業性があがらない問題があった。
０３は器物に当るなどすると変形しやすいことから、裸
の状態で特性検査を行うことは困難であり、このため従
来、特性検査は電子部品１０６を治具にセットしたうえ
で行い、検査が終ると、治具から取り出すようになって
いた。このため特性検査には多大な手間と時間を要し、
作業性があがらない問題があった。
したがって本発明は、特性検査を行いやすい電子部品の
製造方法を提供することを目的とする。
製造方法を提供することを目的とする。
（課題を解決するための手段）
このために本発明は、
（ｉ）電気絶縁性物質から成る基板の上面に、中央側か
ら外側へ向ってエツチングによりリード部を形成する工
程と、 （ｉｔ）この基板の中央のリード部の非形成部に半導体
チップを搭載する工程と、 （ｉｉｉ ）この半導体チップと上記リード部の内側部
をワイヤにより接続する工程と、 （ｉｖ）上記基板を上記リード部の外側部に沿って打ち
抜く工程と、 （ν）基板から打ち抜かれたユニットをリードフレーム
に搭載して、上記リード部とリードフレームのリード部
を接続する工程と、（ｖｌ）リードフレームに搭載され
たユニットを封止するモールド体を形成する工程と、（
ｖｉ）リード部をリードフレームから切断して屈曲させ
る工程と、 から電子部品を製造するようにしている。
ら外側へ向ってエツチングによりリード部を形成する工
程と、 （ｉｔ）この基板の中央のリード部の非形成部に半導体
チップを搭載する工程と、 （ｉｉｉ ）この半導体チップと上記リード部の内側部
をワイヤにより接続する工程と、 （ｉｖ）上記基板を上記リード部の外側部に沿って打ち
抜く工程と、 （ν）基板から打ち抜かれたユニットをリードフレーム
に搭載して、上記リード部とリードフレームのリード部
を接続する工程と、（ｖｌ）リードフレームに搭載され
たユニットを封止するモールド体を形成する工程と、（
ｖｉ）リード部をリードフレームから切断して屈曲させ
る工程と、 から電子部品を製造するようにしている。
（作用）
上記構成によれば、半導体チップと基板のリード部をワ
イヤにより接続した後、ユニットをリードフレームに搭
載する前の間、すなわち上記（ｔｉｉ）と（ｖ）の工程
の間において、基板上にエツチングにより形成されたリ
ード部に特性検査装置の電極を当てることにより、簡単
に特性検査を行うことができる。
イヤにより接続した後、ユニットをリードフレームに搭
載する前の間、すなわち上記（ｔｉｉ）と（ｖ）の工程
の間において、基板上にエツチングにより形成されたリ
ード部に特性検査装置の電極を当てることにより、簡単
に特性検査を行うことができる。
（実施例１）
次に、図面を参照しながら本発明の詳細な説明する。
第１図（ａ）〜（１４＞は製造工程順の部品図であって
、同図（ａ 、）において、１は基板であり、ガラエポ
などの電気絶縁性の合成樹脂にて形成されている。この
基板ｌにスルーホール２を形成した後、この基板１の上
面に銅箔のような導電性シート３を装着しく同図（ｂ）
） 、次にエツチングにより銅箔３の不要部を除去して
、リード部４を中央側から外側へ向つて複数個放射状に
形成する（同図＜ｃ＞ ＞ 、上記スルーホール２は、
このようにして形成されたリード部４の外側部に位置し
ており、次にこのスルーホール２の内壁面にメツキ手段
などにより導電部５を形成する。６はリード部４と一緒
にエツチングにより、銅箔３にて基板１の中央に形成さ
れた半導体チップの着地部である。この着地部６Ｇよ、
完成した電子部品が機器の回路基板に組み付けられて駆
動する際に、半導体チップの内部抵抗により生じた熱を
放熱させるための放熱部となる。
、同図（ａ 、）において、１は基板であり、ガラエポ
などの電気絶縁性の合成樹脂にて形成されている。この
基板ｌにスルーホール２を形成した後、この基板１の上
面に銅箔のような導電性シート３を装着しく同図（ｂ）
） 、次にエツチングにより銅箔３の不要部を除去して
、リード部４を中央側から外側へ向つて複数個放射状に
形成する（同図＜ｃ＞ ＞ 、上記スルーホール２は、
このようにして形成されたリード部４の外側部に位置し
ており、次にこのスルーホール２の内壁面にメツキ手段
などにより導電部５を形成する。６はリード部４と一緒
にエツチングにより、銅箔３にて基板１の中央に形成さ
れた半導体チップの着地部である。この着地部６Ｇよ、
完成した電子部品が機器の回路基板に組み付けられて駆
動する際に、半導体チップの内部抵抗により生じた熱を
放熱させるための放熱部となる。
次にリード部４の外側部のスルーホール２に沿って基板
１を打ち抜いた後（同図（ｄ））、打ち抜いて形成され
たユニット７を再度基Ｉ／Ｊｉ１の開口部ｌＯに装着し
く同図（ｅ）） 、ダイボンダーにより着地部６に半導
体チップ８が搭載される（同図（ｆ））’、次にワイヤ
ボンダーにより、半導体チップ８の上面の電極とリード
部４は、極細の金線のようなワイヤ９により接続される
（同図（ｇ））、次にユニット７は基板ｌから再度分離
され（同図（ｈ）） 、リードフレーム１１に搭載され
る（同図（１））。
１を打ち抜いた後（同図（ｄ））、打ち抜いて形成され
たユニット７を再度基Ｉ／Ｊｉ１の開口部ｌＯに装着し
く同図（ｅ）） 、ダイボンダーにより着地部６に半導
体チップ８が搭載される（同図（ｆ））’、次にワイヤ
ボンダーにより、半導体チップ８の上面の電極とリード
部４は、極細の金線のようなワイヤ９により接続される
（同図（ｇ））、次にユニット７は基板ｌから再度分離
され（同図（ｈ）） 、リードフレーム１１に搭載され
る（同図（１））。
第２図は、リードフレーム１１を示すものである。この
リードフレーム１１は導電性の金属薄板若しくはガラエ
ボ、セラミック等の薄板から成り、その中央部には矩形
の開口部１２が形成されている。この開口部１２の縁部
に沿ってリード部１３が舌片状に多数形成されており、
ユニット７は、そのスルーホール２の導電部５がこのリ
ード部１３上に着地するようにリードフレーム１１上に
搭載される。また開口部１２の周囲には、矩形の小孔部
’１４が形成されており、更にリードフレーム１１の両
側部には、ピッチ送り用の小孔１５が形成されている。
リードフレーム１１は導電性の金属薄板若しくはガラエ
ボ、セラミック等の薄板から成り、その中央部には矩形
の開口部１２が形成されている。この開口部１２の縁部
に沿ってリード部１３が舌片状に多数形成されており、
ユニット７は、そのスルーホール２の導電部５がこのリ
ード部１３上に着地するようにリードフレーム１１上に
搭載される。また開口部１２の周囲には、矩形の小孔部
’１４が形成されており、更にリードフレーム１１の両
側部には、ピッチ送り用の小孔１５が形成されている。
第１図（ｉ）の部分拡大図において、１６はユニット７
をリードフレーム１１搭載するに先立ち、リード部１３
上に予め塗布されたクリーム半田のような導電性ボンド
であり、リード部４とリード部１３は、導電部５とボン
ド１６を介して接続される。
をリードフレーム１１搭載するに先立ち、リード部１３
上に予め塗布されたクリーム半田のような導電性ボンド
であり、リード部４とリード部１３は、導電部５とボン
ド１６を介して接続される。
このようにしてユニット７が搭載されたリードフレーム
１１は、モールドブレス装置へ送うれ、半導体チップ８
はモールド体１７により封止される（同図（ｊ））、次
いでプレス装置により、リード部１３はリードフレーム
１１から切断されるとともに屈曲され、電子部品１９が
完成する（同図（ｋ）、 （ｊり）、同図（ｉ）の部
分拡大図において、破線１８はリード部１３をリードフ
レーム１１から切断する切断線である。
１１は、モールドブレス装置へ送うれ、半導体チップ８
はモールド体１７により封止される（同図（ｊ））、次
いでプレス装置により、リード部１３はリードフレーム
１１から切断されるとともに屈曲され、電子部品１９が
完成する（同図（ｋ）、 （ｊり）、同図（ｉ）の部
分拡大図において、破線１８はリード部１３をリードフ
レーム１１から切断する切断線である。
ところでこの種電子部品は、一般にリード部に特性検査
装置の電極を当て、実際に電流を流してみることにより
、特性検査が行われる。
装置の電極を当て、実際に電流を流してみることにより
、特性検査が行われる。
この電子部品１９の場合、特性検査は、第１図（ｇ）〜
（ｈ）の段階で行う、この段階においては、リード部４
は基板１若しくはユニット７の上面に露呈しており、し
たがってラインを搬送しながら、リード部４に特性検査
装置の電極を当てて、簡単に特性検査を行うことができ
る。この検査は、（ｇ）〜（ｈ）の何れの段階で行って
もよいが、（ｇ）の段階ではユニット７は基板１に装置
されて保護されており、したがって多少乱雑に取り扱っ
ても損傷しに（いので、（ｈ）の段階よりも（ｇ）の段
階の方が特性検査を行いやすい、なお（ｉ）の段階では
、リード部４はリードフレーム１１を介してすべて接続
されているので、特性検査を行うことはできない、また
（ｋ）、 ＜１’）の段階では、「発明が解決しよう
とする課題」の項で述べたように、リード部１３が損傷
しないように治具にセットして検査を行わねばならない
ため、作業上不利である。
（ｈ）の段階で行う、この段階においては、リード部４
は基板１若しくはユニット７の上面に露呈しており、し
たがってラインを搬送しながら、リード部４に特性検査
装置の電極を当てて、簡単に特性検査を行うことができ
る。この検査は、（ｇ）〜（ｈ）の何れの段階で行って
もよいが、（ｇ）の段階ではユニット７は基板１に装置
されて保護されており、したがって多少乱雑に取り扱っ
ても損傷しに（いので、（ｈ）の段階よりも（ｇ）の段
階の方が特性検査を行いやすい、なお（ｉ）の段階では
、リード部４はリードフレーム１１を介してすべて接続
されているので、特性検査を行うことはできない、また
（ｋ）、 ＜１’）の段階では、「発明が解決しよう
とする課題」の項で述べたように、リード部１３が損傷
しないように治具にセットして検査を行わねばならない
ため、作業上不利である。
（実施例２）
第３図（ａ）〜（ｄ）は他の実施例の工程順を示すもの
である。このものは、基板ｌにエツチングによりリード
部４を形成しく同図（ａ））、次にこれを枠型に打ち抜
いてユニット７を形成しく同図（ｂ）） 、このユニッ
ト７にチップ８を搭載して、ワイヤ９により接続する（
同図（Ｃ））、次にこのユニット７をチップ８を下側に
して、リードフレーム１１に搭載する（同図（ｄ））、
リードフレーム１１のリード部１３には突出電極２５が
突設されており、リード部４はこの突出電極２５に接地
する。なお第４図に示すように、突出電極２５は、リー
ド部４に形成し、この突出電極２５をリード部１３上に
着地させてもよい０次に上記第１実施例と同様に、モー
ルド体１７を形成し、リード部１３を切断屈曲すること
により、電子部品が完成する。このようにこの手段によ
れば、スルーホール２や導電部５を形成する工程やボン
ド１６を塗布する工程を省略できる。またこのものも、
電子部品１９が完成する前の（Ｃ）の段階において、特
性検査を行うことができる。
である。このものは、基板ｌにエツチングによりリード
部４を形成しく同図（ａ））、次にこれを枠型に打ち抜
いてユニット７を形成しく同図（ｂ）） 、このユニッ
ト７にチップ８を搭載して、ワイヤ９により接続する（
同図（Ｃ））、次にこのユニット７をチップ８を下側に
して、リードフレーム１１に搭載する（同図（ｄ））、
リードフレーム１１のリード部１３には突出電極２５が
突設されており、リード部４はこの突出電極２５に接地
する。なお第４図に示すように、突出電極２５は、リー
ド部４に形成し、この突出電極２５をリード部１３上に
着地させてもよい０次に上記第１実施例と同様に、モー
ルド体１７を形成し、リード部１３を切断屈曲すること
により、電子部品が完成する。このようにこの手段によ
れば、スルーホール２や導電部５を形成する工程やボン
ド１６を塗布する工程を省略できる。またこのものも、
電子部品１９が完成する前の（Ｃ）の段階において、特
性検査を行うことができる。
なお上記実施例は、１枚の基板１から１個の電子部品１
９を製造する１個取りの場合を例にとって説明したが、
第５図に示すように大形の基板２１から複数個の電子部
品を同時に製造する多数個取りでもよいものである。ま
た上記工程は適宜前後の順を入れかえてもよいものであ
り、例えばエツチングにより基板１にリード部４を形成
した後で、スルーホール２を形成してもよく、あるいは
ユニット７の打ち抜きとスルーホール２の形成を同時に
行ってもよい。
９を製造する１個取りの場合を例にとって説明したが、
第５図に示すように大形の基板２１から複数個の電子部
品を同時に製造する多数個取りでもよいものである。ま
た上記工程は適宜前後の順を入れかえてもよいものであ
り、例えばエツチングにより基板１にリード部４を形成
した後で、スルーホール２を形成してもよく、あるいは
ユニット７の打ち抜きとスルーホール２の形成を同時に
行ってもよい。
（発明の効果）
以上説明したように本発明に係る方法により電子部品を
製造すれば、電子部品が完成する前の段階で、簡単に特
性検査を行うことができる。
製造すれば、電子部品が完成する前の段階で、簡単に特
性検査を行うことができる。
図は本発明の実施例を示すものであって、第１図（ａ）
〜（１）は製造工程順の部品図、第２図はリードフレー
ムの斜視図、第３図（ａ）〜（ｄ）は他の実施例の製造
工程順の部品図、第４図は他の実施例の部分側面図、第
５図は多数個取り用基板の斜視図、第６図（ａ）〜＜ｅ
＞は従来方法の製造工程順の部品図である。 ｌ・・・基板 ４・・・リード部 ７′。１ユニツト 図 ・半導体チップ ・ワイヤ ・・リードフレーム ・・リード部 ・・モールド体 ・・電子部品
〜（１）は製造工程順の部品図、第２図はリードフレー
ムの斜視図、第３図（ａ）〜（ｄ）は他の実施例の製造
工程順の部品図、第４図は他の実施例の部分側面図、第
５図は多数個取り用基板の斜視図、第６図（ａ）〜＜ｅ
＞は従来方法の製造工程順の部品図である。 ｌ・・・基板 ４・・・リード部 ７′。１ユニツト 図 ・半導体チップ ・ワイヤ ・・リードフレーム ・・リード部 ・・モールド体 ・・電子部品
Claims (1)
- 【特許請求の範囲】 （ｉ）電気絶縁性物質から成る基板の上面に、中央側か
ら外側へ向ってエッチングによりリード部を形成する工
程と、 （ｉｉ）この基板の中央のリード部の非形成部に半導体
チップを搭載する工程と、 （ｉｉｉ）この半導体チップと上記リード部の内側部を
ワイヤにより接続する工程と、 （ｉｖ）上記基板を上記リード部の外側部に沿って打ち
抜く工程と、 （ｖ）基板から打ち抜かれたユニットをリードフレーム
に搭載して、上記リード部とリードフレームのリード部
を接続する工程と、 （ｖｉ）リードフレームに搭載されたユニットを封止す
るモールド体を形成する工程と、 （ｖｉｉ）リード部をリードフレームから切断して屈曲
させる工程と、 から成ることを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4763489A JP2718145B2 (ja) | 1989-02-28 | 1989-02-28 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4763489A JP2718145B2 (ja) | 1989-02-28 | 1989-02-28 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02226751A true JPH02226751A (ja) | 1990-09-10 |
| JP2718145B2 JP2718145B2 (ja) | 1998-02-25 |
Family
ID=12780662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4763489A Expired - Fee Related JP2718145B2 (ja) | 1989-02-28 | 1989-02-28 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718145B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613519A (ja) * | 1992-06-25 | 1994-01-21 | Matsushita Electric Works Ltd | 半導体パッケージの基体の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6286844A (ja) * | 1985-10-14 | 1987-04-21 | Matsushita Electric Works Ltd | 金属ベ−スチツプキヤリアの製造法 |
| JPS63306649A (ja) * | 1987-06-08 | 1988-12-14 | Ibiden Co Ltd | 半導体搭載用基板 |
-
1989
- 1989-02-28 JP JP4763489A patent/JP2718145B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6286844A (ja) * | 1985-10-14 | 1987-04-21 | Matsushita Electric Works Ltd | 金属ベ−スチツプキヤリアの製造法 |
| JPS63306649A (ja) * | 1987-06-08 | 1988-12-14 | Ibiden Co Ltd | 半導体搭載用基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613519A (ja) * | 1992-06-25 | 1994-01-21 | Matsushita Electric Works Ltd | 半導体パッケージの基体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2718145B2 (ja) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4343158B2 (ja) | 半導体デバイスのパッケージ製造方法 | |
| JP3368451B2 (ja) | 回路基板の製造方法と回路検査装置 | |
| US5886876A (en) | Surface-mounted semiconductor package and its manufacturing method | |
| US4835120A (en) | Method of making a multilayer molded plastic IC package | |
| US6849945B2 (en) | Multi-layered semiconductor device and method for producing the same | |
| US20050116321A1 (en) | Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP) | |
| KR20000010587A (ko) | 그리드 어레이 어셈블리 및 그의 제조 방법 | |
| US5357400A (en) | Tape automated bonding semiconductor device and production process thereof | |
| JPS629639A (ja) | 半導体装置の製造方法 | |
| WO2006109566A1 (ja) | 半導体装置 | |
| JPH0613436A (ja) | キャリアのない集積回路パッケージ | |
| GB2199988A (en) | Multi-layer molded plastic ic package | |
| US6512288B1 (en) | Circuit board semiconductor package | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH02226751A (ja) | 電子部品の製造方法 | |
| JPH02226752A (ja) | 電子部品の製造方法 | |
| JPH05211280A (ja) | 混成集積回路装置 | |
| JPH08250651A (ja) | 半導体パッケージ | |
| KR100337180B1 (ko) | 패키지된 반도체 장치 및 제조방법 | |
| JP2753713B2 (ja) | リードフレーム集合シート | |
| JPH05166965A (ja) | パッケージ構造体 | |
| JPS59152656A (ja) | 半導体装置 | |
| EP1473763A1 (en) | Manufacturing method of a lead frame for power semiconductor electronic devices, separating the leads and downsetting the die pad in one step | |
| JP3274452B2 (ja) | 高周波回路用パッケージ及びその製造方法 | |
| JP4409528B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |