JPS63306649A - 半導体搭載用基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体搭載用基板に関するもので。

特に搭載された半導体素子と外部との接続をリードフレ
ームによって行なうようにした半導体搭載用基板に関す
るものである。

（従来の技術）′ リードフレームによって外部との接続を行なうようにし
た半導体ＨＳＪ７１．用基板としては、例えば特開昭６
０−１９４５５３号公報等に見られるように、従来より
種々なものが提案されている。

この特開昭６０−１９４５５３号公報に示されている混
成集積回路装置は、半導体搭載用基板に回路素子を搭載
してトランスファーモールドしたものであり。

「金属製のベースリボンのアイランド部にシリコン、ポ
リイミド、アルミナ、エポキシ、ガラスエポキシから選
ばれた材料の回路基板を接着剤で接着し、前記回路基板
上に回路素子を装着して樹脂封１したことを特徴とする
混成集積回路装置」 であるが、基板の材料であるセラミックの寸法精度の悪
さを解決しようとするものである。

ところが、近年のこの種の半導体搭載用基板においては
、その搭載される半導体素子の高密度化に伴なった高密
度化が要求されている。従−）て、上述した特開昭６０
−１９４５５３号公報に示されている混成集積回路装置
のように１回路基板を金属製のベースリボンのアイラン
ド部に接若剤で接着してしまうと、その接着箇所を高密
度化のために利用できなくなってしまう、このことは、
特にこの種の半導体搭載用基板に複数の半導体素子を搭
載する場合に顕著となる。

そこで、発明明名等は、この種の半導体搭載用基板にお
ける高密度化を達成すべく鋭、α研究してきた結果、半
導体素子については所謂グランドに接続する箇所や、当
然のことながら電源に接続する箇所等が必要であり、し
かも同一の半導体搭載用基板に複数の半導体素子を搭載
する場合にはこのグランド接続箇所や電源接続箇所等が
複数必要であるとともに、これらを共通の回路に接続す
ることか高密度実装化に適している実状に鑑み、これら
複数の半導体素子のためのグランド端子や電源端子等を
共通して形成することが高密度実装に良い結果を生むこ
とを新規に知見して１本発明を完成したのである。

（発明か解決しようとする問題点） 本発明は、以上の経緯に基づいてなされたものて、その
解決しようとする問題点は、所謂リードフレーム（ベー
スリボン）を有する半導体搭載用基板における高密度化
対応の不足である。

そ【ノて、本発明の目的とするところは、筒中な構成に
よって高密度化か達成でき、特に複数の半導体素子搭載
を同時に行なう形式のものについての高密度化を達成す
ることかできる半導体搭載用基板を提供することにある
。

（問題点を解決するための手段） 以上の問題点を解決するために本発明か採った手段は、
実施例に対応する第１図〜第６図を参照して説明すると
、 「基板（１１）上に搭載されるべき半導体素子（２０）
と電気的に接続される導体回路（１２）を基板（１１）
の表面に形成して、この導体回路（１２）の一部を孔（
１３）を介して基板（１１）の裏面に導通させるととも
に、この基板（１１）の裏面に導電性材料を含む導電ペ
ースト（１４）によってリードフレーム（１５）を固着
したことを特徴とする半導体搭載用基板（１０）Ｊ である。

すなわち、この半導体搭載用基板（１０）にあっては、
これを構成する基板（１１）かスルーホール（１３ａ）
あるいは開口部（１３ｂ）に代表される孔（１３）を有
するとともに、この基板（１１）を導電性の導電ペース
ト（１４）てリードフレーム（１５）と一体化したもの
てあり、これによって各半導体素子（２０）のグランド
接続部あるいは電源接続部等を、個別かつ最終的に導電
ペースト（１４）に統合し、これらを−個のグランド端
ｆ部（１５ｂ）等によって外部接続か行なえるようにし
たものである。

次に、本発明を、第１図及び第２図に示した具体的実施
例を代表例にとって詳細に説明する。

第１図には本発明に係る半導体搭載用基板（１０）の縦
断面図か示してあり、このｔ導体搭載用基板（１０）に
あっては、基板（１１）の下側に導電ペースト（１４）
を介してリードフレーム（１５）が一体重に固着しであ
る。

この基板（１１）は各種の材料によって形成して実施し
てもよいものであるか、後述の導電ペースト（１４）の
材料と熱膨張率か同じ程度の材料を使用することか最も
好ましい。この基板（１１）の表面には導体回路（１２
）か形成してあり、その内、第２図に示すように、半導
体素子（２０）が搭載されるべき各半導体搭載部（＋２
ｂ）と、孔（１３）であるスルーホール（１３ａ）との
間の長さは最も短くなるようにしである。なお、各導体
回路（１２）の先端部には各゛ｌ′−４体素子（２０）
の端子とボンディングワイヤ（２１）によって接続する
ためのランド？Ａ（＋２ａ）か形成しである。また、こ
のノ１（板（１１）にありては、その所定箇所（半導体
素子（２０）のグランド接続端子部あるいは電源接続端
子部等の統合したい端子部に最も近い箇所）にスルーホ
ール（１３ａ）が形成してあり、これらの各スルーホー
ル（１３ａ）は導体回路（１２）の内の所定部分と電気
的に接続しである。

以りのように形成した基板（Ｕ）は、第１図に示したよ
うに、導電ペースト（１４）を介してリードフレーム（
１５）上に固着しである。この導電ペースト（１４）は
これに接触するものを電気的に接続するため、導電性を
有しているものである必要がある。

そのために、この導電ペースト（１４）は銀・炭素等の
導電性材料を含むものである必要がある。また、この導
電ペースト（１４）は、基板（１１）をリードフレーム
（１５）ヒに固着する場合、基板（１１）とリードフレ
ーム（１５）とが剥離してはならないことは勿論のこと
、基板（１１）等に悪影響を及ぼす高温にする必要のあ
るものであってはならない、突って。

この導電ペースト（１４）としては、例えば半田ベース
トは使用してよいが、溶融半田で基板（１１）とり−ト
フレーム（１５）とを固着するようにしてはならないの
である。

また、このように導電ペースト（１４）を使用して基板
（１１）とリードフレーム（１５）とを固着するのに有
利な点は、第１図に示したように、基板（１１）とリー
ドフレーム（１５）とをこの導電ペースト（１４）によ
って固着する際に、この導電ペースト（１４）が各スル
ーホール（１３ａ）内に十分浸透するから、導体回路（
１２）とリードフレーム（１５）との電気的接続をより
一層確実になし得るということである。

以Ｅのような本発明に係る半導体搭載用基板（ｌＯ）の
製造は１次のようにして行なわれる。すなわち、リード
フレーム（１５）としては１例えば第２図に示したよう
な連続して打ち抜き加工したものが使用される。このリ
ードフレーム（１５）にあっては、半導体素子（２０）
の入出力端子となる端子部（１５ａ）と、グランド接続
端子部となる一個のグランド端子部（１５ｂ）とを接続
部（１５ｃ）によって接続されており、基板（１１）が
固着されるべき部分が一個のグランド端子部（１５ｂ）
と一体重につながっているものである。このように形成
したリードフレーム（１５）の基板（１１）が固着され
るべき部分に、導電ペースト（＋４）を介して基板（Ｉ
Ｉ）をＪＩＬ置し、その後にこの導電ペースト（１４）
を硬化させて基板（１１）とリードフレーム（１５）と
を一体化するのである。

以Ｅのように形成した本発明に係る半導体搭載用、Ｊ＆
板（１口）は次のようにして使用される。つまり、第７
図及び第８図に示すように、基板（ＩＩ）上の半導体搭
載部に各半導体素子（２０）を実装し、）Ｓ板（ＩＩ）
上の導体回路（１２）と半導体素子（２０）の各端子部
とをボンディングワイヤ（２１）によって接続する。そ
の後、リードフレーム（１５）の内の端子部（＋Ｓａ）
の先端が露出するようにして、封１ト樹脂（２２）によ
って半導体素子（２０）及び基板（１＋）の周囲を封止
するのである。これによって、本発明に係る半導体搭載
用基板（ｌＯ）を使用した半導体装置か完成されるので
ある。

以りの第１図及び第２図に示した代表的実施例にあって
は、孔（１３）としてスルーホール（１３ａ）を有する
半導体搭載用基板（ｌＯ）について説明したか、この孔
（１３）としては後述の実施例において説明する開口部
（１：ｌｂ）であってもよいものである。

（発明の作用） 本発明が以りのような手段を採ることによって以下のよ
うな作用かある。

すなわち、本発明に係る半導体搭載用基板（１０）にあ
っては、複数の半導体素子（２０）の各グランド接続部
を基板（１１１）、に露出しているスルーホール（１：
ｌａ）の表面に接続するのみて、　ｆ＆Ｘ的に一個のみ
形成した。リードフレーム（１５）のグランド端子部（
１５ｂ）に接続されるのである。これは、基板（＋Ｎ）
、に形成した導体回路（１２）の所定箇所をスルーホー
ル（１３ａ）を介して基板（１１）の下側に導通させる
とともに、基板（１１）とリードフレーム（１５）とを
導電性を有する導電ペースト（１４）によって固着した
からである。

従って、本発明に係る半導体搭載用基板（１０）にあっ
ては、基板（１１）−ヒに形成されるべき導体回路（１
２）として、複数の半導体素子（２０）のための例えば
グランド接続部を互いに連続したものとして形成する必
要がなく、その分基板（１１）上のグランド接続部以外
の導体回路の引き回しを自由に行なうことができるよう
になつているのである。また、基板（１１）の下側全体
に位置する導電ペースト（Ｉ４）によって、Ｘ板（１１
）上にて分散しているグランド接続部が一つにまとめら
れ、この導電ペースト（１４）に固着されている一個の
グランド端子部（ＩＳｂ）を介して、各グランド接続部
が外部に接続１丁能となっているのである。以とのこと
は、半導体素子（２０）の電源接続部等についても同様
である。

（実施例） 実施例１ 厚さ１８ＪＬｍの両面銅張ガラスエポキシノμ板（板厚
０．５ｍｍ）に、本発明でいう孔（１３）となる４通孔
を設け、全面に化学銅めっき、さらに電気銅めっきを施
した。この銅めっき表面に感光性トライフィルムで所望
の回路形状のエツチングレジストを形成し、不安部分の
銅をエツチング除去して、スルーホールめっきのある両
面回路基板を得た０次に、この両面回路基板にソルダー
レジスト印刷と、ニッケルめっき、さらに金めつきを行
ない、第１図に示したような両面プリント配線板（ＩＩ
）を得た。

この実施例の）＆坂（ＩＩ）では、その表面に複数個の
半導体素子（２０）を搭載するものてあって、特に各半
導体素子（２０）のグランド端子に接続する回路のみか
孔（１３）であるスルーホール（１３ａ）を介して基板
（１１）の表面から裏面に配線されている。このグラン
ドに接続する回路は、基板（１１）表面での回路長を回
部な限り短く設計した。

次に、４２７０イからなるリードフレーム（１５）の表
面な粗面化したアイランド部にシート抵抗値が２０Ωの
カーボンペーストを印刷し、この印刷面に両面プリント
配線板（１１）の裏面を接合させた後、所定の条件にて
カーボンペーストを硬化することで、リードフレーム（
１５）と一体化した。第１図に示したような所望の半導
体搭載用基板（１０）を作成した。

実施例２ 実施例１と同様にして両面プリント配線板を得た。但し
この実施例ては、基板（１１）表面の半導体素子（２０
）のグランド端子に接続する回路と、電源端子に接続さ
れ基板（１１）外部と接続する必要のある回路とか、孔
（１３）であるスルーホール（１：ｌａ）を介して基板
（１ｔ）の表面から裏面に配線され、Ｊム板（＋１）の
裏面のスルーホール（＋３ａ）におけるランド周囲には
ソルダーレジストが形成されている。

また、リードフレーム（１５）の表面を粗面化したアイ
ランド部及びインナーリート部は、グランド及び電源の
各端子に接続する裏面の各スルーホール（ｌｌａ）にお
けるラン１〜に対応して分岐形成されている。この分岐
形成されたインナーリード部及びアイランド部に銅ペー
ストを印刷し、この印刷面に両面プリント配線板（Ｕ）
の各スルーホール（１３ａ）におけるランドを対応させ
て接合・押圧した後、所定の条件にて銅ペーストを硬化
させた。

このようにして、リードフレーム（１５）と一体化した
、第１ＵＡに示したような所ψの半導体搭載用基板（１
０）を作成した。

実施例３ 厚さ３５ｇｍの片面銅張ポリイミドフィルム（フィルム
厚さＯ，１ｍｍ）に４通孔を設け、感光性液体レジスト
を使用して所望の回路形状を有したフィルム状に連続し
た片面回路基板（ＩＩ）を７’）た、この回路上に無電
解のスズめっきを行なってフィルム状に連続した片面プ
リント配線板（１１）とした。

この実施例では、第３図に示したように、基板（１１）
の表面の半導体素子（２ｏ）の信号端子を含む各端子に
接続され、基板（ｌ］）外部と接続する必要のある回路
が、貫通孔に接したランドをそれぞれ有しており、これ
ら各ランドの膚囲にはソルダーレジスト（１６）が厚く
形成されている。このように厚く形成したソルダーレジ
スト（ｊ６）によって回路部分を囲んだ理由は、この外
部と接続する必要のある回路部分が貫通孔の近傍に形成
しであるため、このｎ通孔から出てきた後述の半田ペー
ストが当該回路部分に流れ込まないようにするためであ
る、なお、基板（１１）の表面部には、これに接した状
態てランドがそれぞれ形成しである。

また、リードフレーム（■５）のインナーリード部は、
貫通孔に対応して分岐形成されている。この分岐形成さ
れた各インナーリード部に半田ペーストを印刷し、この
印刷面上に片面プリント配線板（１１）のｎ通孔を対応
させ１回路面を上にして接合・押圧した後、所定の条件
にて半田ペーストを溶融・固化させた。特に、この実施
例では、半１Ｂペーストが１通孔に充填され基板（ｔｉ
）表面のう〉・ド部を覆うまで押圧する必要がある。

このようにしてリードフレーム（１５）と一体化した、
第３図に示したような所望の半導体搭載用基板（１０）
をフィルム状に連続したまま作成した。

実施例４ 厚さ１８ｐｍの両面銅張ガラスエポキシ基板（１１）　
（板厚０．５ｍｍ）に孔（１３）であるスルーホール（
１３ａ）となる貫通孔と、半導体素子（２０）が挿入さ
れる孔（１３）となる開口部（１３ｂ）とを設け、全面
に化学銅めっきを施した。この銅めっき表面に感光性ド
ライフィルムでネガパターンとなるめっきレジストを形
成し、半田めっきを行なった。

次に、この半田めっきをエツチングレジストとして不要
部分の銅をエツチング除去して、貫通孔と開口部（１３
ｂ）の壁面にめっきの施された両面回路基板（１１）を
得た。そして、この両面回路基板（１１）にソルダーレ
ジスト印刷とニッケルめっき。

さらに金めつきを行ない両面プリント配線板を得た。

この実施例では、開口部（ｔ：＋ｂ）に挿入される半導
体素子（２０）のグランド端子に接続する回路が、基板
（ＩＩ）の表面の開口部（１：ｌｂ）近辺から開口部（
ｌｌｂ）の壁面を介して裏面のランドに配線されている
。また、若導体素子（２０）の電源端子に接続する回路
か、基板（１１）の表面の開口部（１３ｂ）近辺からｎ
通孔の壁面を介して表面のスルーホール（ｌｅａ）ラン
ドに配線されている。

また、リードフレーム（１５）の表面を粗面化したアイ
ランド部及びインナーリード部は、雪面のランド及びス
ルーホール（１：ｌａ）のランドに対応して分岐形成さ
れている。この分岐形成されたアイランド部及びインナ
ーリード部に銀ペーストを印刷し、この印刷面に両面プ
リント配線板（Ｕ）のランド及びスルーホール（１３ａ
）のランドに対応させて接合した後、所定の条件にて銀
ペーストを硬化させた。このようにしてリードフレーム
（］５）と一体化した。第４図に示したような所望の半
導体搭載用基板（ｌａ）を作成した。

（発明の効果） 以上詳述したと−り１本発明にあっては、Ｉ、記実施例
にて例示した如く。

「基板（１１）上に搭載されるべき半導体素子（２ｏ）
と電気的に接続される導体回路（１２）を基板（ＩＩ）
の表面に形成して、この導体回路（１２）の一部を孔（
■３）を介して基板（ＩＩ）の表面に導通させるととも
に、この基板（１１）の裏面に導電性材料を含むペース
ト（１４）によってリードフレーム（１５）を１）４着
したこと」 にその構成上の特徴があり、これにより、ｙＭ中な構成
によって高密度化が達成てき、特に複数の半導体素子搭
載を同時に行なう形式のものについての高密度化を達成
することができる半導体搭載用基板を提供することかで
きるのである。

【図面の簡単な説明】

第１図及び第２図は本発明に係る半導体搭載用基板の第
一実施例を示すものであって、第１図は第２［ＡのＩ−
Ｉ線に沿って見た縦断面図、第２図は連続的に形成した
リードフレーム−Ｌに基板を固着した状態を示す平面図
である。 また、第３ＵＡ及び第４［２Ｉは本発明に係る半導体搭
載用基板の第三実施例を示すものであって、第３図は第
４図のｍ−■線に沿って見た縦断面図、第４図は連続的
に形成したリードフレーム−ヒに基板を固着した状態を
示す平面図である。 また、第５図及び第６図は本発明に係る半導体搭載用基
板の第四実施例を示すものであって、第５図は第６図の
Ｖ−Ｖ線に沿って見た縦断面図、第６図は連続的に形成
したリードフレーム−Ｌに基板を固着した状態を示す平
面図である。 そして、第７図は本発明に係る半導体搭載用基板を使用
して形成した半導体装置を示す縦断面図、第８図は同品
面図である。 符　　　号　　　の　　　説　　　明 １０・・・半導体搭載用基板、ｌｌ−・・基板、１２−
・・導体回路、１３−・・孔、１３ａ　＝−スルーホー
ル、ｌ：ｌｂ−・・開口部１４・・・導電ペースト、１
５・・・リードフレーム、　　１５ａ・−・端子部、　
ＩＳｂ・・・グランド端子部、２０−・・半導体素子２
１・・・ボンディングワイヤ、２２・・・封止樹脂。

Claims (1)

【特許請求の範囲】
1. 　基板上に搭載されるべき半導体素子と電気的に接続さ
   れる導体回路を基板の表面に形成して、この導体回路の
   一部を孔を介して基板の裏面に導通させるとともに、こ
   の基板の裏面に導電性材料を含むペーストによってリー
   ドフレームを固着したことを特徴とする半導体搭載用基
   板。