JP2713608B2

JP2713608B2 - 画像の回転処理回路

Info

Publication number: JP2713608B2
Application number: JP1171957A
Authority: JP
Inventors: 岸　　正弘
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1989-07-05
Filing date: 1989-07-05
Publication date: 1998-02-16
Anticipated expiration: 2013-02-16
Also published as: JPH0337775A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、文字認識，図形読取等において、文字，
シンボル等の線図形を認識する際の前処理として用いら
れる画像の回転処理海路に関する。

〔従来の技術〕

一般に、文字，図形を認識するに当たっては、文字，
図形が書かれた原稿をイメージスキャナ等を使って２値
画像に変換し、１枚の原稿の画像データをメモリに記憶
し、この記憶された画像データを順次読み出して各文字
の画像領域を求め、各文字毎に認識を行なっている。

このとき、第９図（ａ）に示すように、文字が90度回
転している場合は、第９図（ｂ）に示すように画像を回
転し、認識できる状態にする必要がある。

このような画像回転を行なう回路として、従来は例え
ば第10図に示すものが知られている。これは、１ビット
構成のメモリ11にｘ方向（水平方向）とｙ方向（垂直方
向）のアドレスを与えるための回路であり、第９図
（ａ）に示すように、文字が回転した状態でメモリに記
憶された画像データを読み出す際は、アドレス切換回路
12によりメモリ11に与えるｘ方向アドレスとｙ方向アド
レスを切り換えることにより、画像を回転させて１ビッ
トずつ読み出すようにしたものである。

〔発明が解決しようとする課題〕

しかしながら、このようなものでは、画像を記憶する
メモリとして１ビット構成のメモリを必要とし、またメ
モリから画像を読み出すのに１ビットずつ読出しをして
いるため、画像の回転処理に時間が掛かるという問題が
ある。

〔課題を解決するための手段〕

上記問題解決のため、本発明では、直交２座標で表さ
れる１画面分の画像データを入力され、該画像が前記座
標軸に関して特定角度だけ回転させた画像となるよう
に、該入力画像データの座標変換を行って出力する画像
の回転処理回路において、直交２座標で表される前記１画面分の画像データを、
前記２座標のうちの特定座標に沿って画面を読み取り走
査することにより得られるデータとして、その走査順に
入力してくる入力手段と、前記入力手段により入力されてくる画像データの、前
記画面における１行分のデータ単位で、該１行分のデー
タを複数ビット単位のデータグループに分けて記憶する
複数個のメモリ（31〜34）と、前記画像の回転角度を指定する手段と、前記複数個の
メモリの各々から、前記データグループを構成する複数
ビット単位で画像データを読み出す読み出し手段と、前記複数個のメモリの各々から、前記読み出し手段に
より読み出された複数ビット単位の各データの中から、
前記回転角度指定手段により指定された角度に応じて、
特定の１ビットを選択する、前記複数個のメモリ対応に
設けられた複数のセレクト手段（51〜54）と、前記複数のセレクト手段の各々において選択された各
１ビットを合成して、前記複数ビット単位からなるデー
タグループとして出力する合成手段（45）と、を少なくとも備えることとした。

〔作用〕

１ビット構成のメモリではなく、複数ビット構成のメ
モリを複数個用いて上記の如くすることにより、０度,9
0度,180度,270度の回転処理を所定ビット単位で高速に
実現できるようにする。

〔実施例〕

第１図はこの発明の実施例を示すブロック図、第２図
は２値画像の例を説明するための説明図、第３図はアド
レスバッファ回路の機能を説明するための説明図、第４
図および第５図はいずれもデコード回路の機能を説明す
るための説明図、第６図はデータバッファ回路の機能を
説明するための説明図、第７図は第２図の２値画像を第
１図の各メモリに記憶した結果を説明するための説明
図、第８図はセレクト回路の機能を説明するための説明
図である。

以下、第１図について第２図〜第８図を参照して説明
する。まず、画像のメモリへの取り込みについて説明す
る。ただし、その前に回転なしモードとして、MOD0＝0,
MOD1＝０を設定しておくこととする。

そして、アドレスADR0〜ADR5＝０をアドレスバッファ
回路およびデコード回路２に入力するとともに、第２図
に示すような２値画像のP0,P1,P2,P3の４つのデータを
同時にDT3,DT2,DT1,DT0に入力する。なお、P0がDT3、P1
がDT2、P2がDT1、P3がDT0にそれぞれ対応している。

アドレスバッファ回路１では、第３図に示すようにMO
D0,MOD1の組み合わせにより４つのいずれかが選ばれ、A
00〜A03、SL0,SL1を出力する。MOD0＝0,MOD1＝０の時は
アドレスADR0をA00に、ADR1をA01に、アドレスADR4をA0
2に、アドレスADR5をA03にそれぞれ出力する。また、SL
0,SL1の出力は無関係なのでＸとし、A00〜A03はメモリ3
1,32,33,34の各アドレス端子に入力する。

デコード回路２では、第４図に示すようにMOD0,MOD1
の組み合わせにより４つのいずれかが選ばれ、さらにア
ドレスADR2,3の組み合わせにより４つに区別される。MO
D0＝0,MOD1＝０の時はMD＝０、G4＝１を出力し、ADR2,3
＝０でG0＝0,G1〜G3＝１を出力する。MD,G0〜G4はデー
タバッファ回路41〜45に入力する。MDはデータの並びを
制御し、G0〜G4はデータバッファ回路41〜45の有効，無
効を制御するもので、「０」で有効とする。

また、第５図に示すように、デコード回路２ではメモ
リ書込みタイミングMEMW、メモリ読出しタイミングMEMR
の入力状態と、アドレスADR2,3の組み合わせによりMR0
〜MR3、MW0〜MW3を出力する。MOD0＝0,MOD1＝０の時は
アドレスADR2,3＝０でMR0とMW0が選ばれ、MEMR＝1,MEMW
＝０の状態でMW0＝０を出力する。MR0〜MR3およびMW0〜
MW3はメモリ31,32,33,34の各読出し制御端子および書込
み制御端子に入力する。

データバッファ回路41〜45では、デコード回路２から
のG0〜04で有効か、無効かが決まる。G0＝０の時はデー
タバッファ回路41が有効となり、DT0,DT1,DT2,DT3のデ
ータがD00,D01,D02,D03へ出力される。また、デコード
回路２からのMDでデータの並びが制御される。すなわ
ち、第６図に示すようにMD＝０の時はDT0がD00に、DT1
がD01に、DT2がD02に、DT3がD03にそれぞれ出力され
る。一方、MD＝１の時はDT0がD03に、DT1がD02に、DT2
がD01に、DT3がD00にそれぞれ出力される。D00〜D03は
メモリ31のデータ端子に入力し、メモリの書込み制御端
子に入力されるMW0に同期してデータをメモリ31に記憶
する。

このようにして、第２図に示す如き２値画像のP0,P1,
P2,P3の４つのデータが取り込まれることになる。次
に、アドレスADR0〜ADR5を１つ進めて、２値画像のP4,P
5,P6,P7のデータを取り込み、以下同様にアドレスADR0
〜ADR5を１つずつ進めながら、２値画像の全てを取り込
む。

２値画像の取り込みを終了した時のメモリ31,32,33,3
4の記憶内容を第７図に示す。同図（ａ）がメモリ31の
記憶内容、同図（ｂ）がメモリ32の記憶内容、同図
（ｃ）がメモリ33の記憶内容、同図（ｄ）がメモリ34の
記憶内容である。

次に、画像を回転させて読み出す動作について説明す
る。

まず、０度,90度,180度,270度回転のいずれかのモー
ドを選択する。１例として90度を選び、MOD0＝1,MOD1＝
０を設定する。次に、アドレスADR0〜ADR5＝０を入力
し、読出しタイミングMEMR＝０を入力する。

アドレスバッファ回路１では、第３図に示すようにア
ドレス▲▼をA00（▲▼はADR4の反転
を表わす）に、▲▼をA01に、ADR0をA02に、AD
R1をA03にそれぞれ出力し、メモリ31,32,33,34のアドレ
ス端子に入力する。また、ADR2をSL0に出力し、ADR3をS
L1に出力する。

デコード回路２では、第４図に示すようにアドレスAD
R2,3の状態に関係なくG0〜G3＝1,G4＝0,MD＝１を出力す
る。また、第５図に示すように、読出しタイミングMEMR
＝０の入力により、MR0〜MR3＝０を出力する。

こうして、メモリに記憶されている内容がそのデータ
端子に出力される。つまり、メモリ31からはP12,P13,P1
4,P15が出力され、メモリ32からはP28,P29,P30,P31が出
力され、メモリ33からはP44,P45,P46,P47が出力され、
メモリ34からはP60,P61,P62,P63が出力される。P12はD0
3、P13はD02、P14はD01、P15はD00に対応している。ま
た、P12〜P15はデータバッファ回路41およびセレクト回
路51に、P28〜P31はデータバッファ回路42およびセレク
ト回路52に、P44〜P47はデータバッファ回路43およびセ
レクト回路53に、P60〜P63はデータバッファ回路44およ
びセレクト回路54にそれぞれ入力される。

データバッファ回路41〜44は、デコード回路２からの
G0〜G3により無効となる。セレクト回路51〜54ではアド
レスバッファ回路１から出力されるSL0,SL1の状態によ
り、メモリから出力された４ビットのデータのいずれか
１ビットをセレクトし、出力する。セレクト回路51で
は、第８図に示すようにSL0＝0,SL1＝０のときD00が選
ばれ、D40に出力される。同様にセレクト回路52ではD10
がD41に出力され、セレクト回路53ではD20がD42に出力
され、セレクト回路54ではD30がD43に出力される。

D40〜D43はデータバッファ回路45に与えられる。デー
タバッファ回路45ではデコード回路２から出力されるG4
＝０により有効となり、MD＝１によりデータの並びは第
６図に示すようにD40をDT3に、D41をDT2に、D42をDT1
に、D43をDT0にそれぞれ出力する。

このようにして、P15,P31,P47,P63が読み出されたこ
とになる。そして、アドレスADR0〜ADR5を１つ進めて読
出しを行なうと、次はP79,P95,P111,P127が読み出され
る。こうして、アドレスADR0〜ADR5を１つずつ進めて読
み出すことで、画像を90度回転処理することができる。

また、180度回転処理を行なうときは、MOD0＝0,MOD1
＝１を設定し、アドレスADR0〜ADR5＝０から１つずつ進
めて読み出すことで実現できる。270度回転処理のとき
は、MOD0＝1,MOD1＝１を設定して読み出すようにする。
０度、すなわちMOD0＝0,MOD1＝０においても、回転しな
い状態で読み出すことができる。

〔発明の効果〕

この発明によれば、１ビット構成のメモリではなく、
複数ビット構成のメモリを複数個用いてその記憶の態様
と読出しの態様とを工夫するようにしたので、０度,90
度,180度,270度の回転処理を所定ビット単位で高速に実
現することが可能となる利点がもたらされる。

【図面の簡単な説明】

第１図はこの発明の実施例を示すブロック図、第２図は
２値画像の例を説明するための説明図、第３図はアドレ
スバッファ回路の機能を説明するための説明図、第４図
および第５図はいずれもデコード回路の機能を説明する
ための説明図、第６図はデータバッファ回路の機能を説
明するための説明図、第７図は第２図の２値画像を第１
図の各メモリに記憶した結果を説明するための説明図、
第８図はセレクト回路の機能を説明するための説明図、
第９図は２値画像と90度回転した画像との関係を説明す
るための説明図、第10図は画像回転処理回路の従来例を
示すブロック図である。符号説明１……アドレスバッファ回路、２……デコード回路、1
1,31〜34メモリ、12……アドレス切換回路、41〜45……
データバッファ回路、51〜54……セレクト回路。

Claims

(57)【特許請求の範囲】

【請求項１】直交２座標で表される１画面分の画像デー
タを入力され、該画像が前記座標軸に関して特定角度だ
け回転させた画像となるように、該入力画像データの座
標変換を行って出力する画像の回転処理回路において、直交２座標で表される前記１画面分の画像データを、前
記２座標のうちの特定座標に沿って画面を読み取り走査
することにより得られるデータとして、その走査順に入
力してくる入力手段と、前記入力手段により入力されてくる画像データの、前記
画面における１行分のデータ単位で、該１行分のデータ
を複数ビット単位のデータグループに分けて記憶する複
数個のメモリ（31〜34）と、前記画像の回転角度を指定する手段と、前記複数個のメ
モリの各々から、前記データグループを構成する複数ビ
ット単位で画像データを読み出す読み出し手段と、前記複数個のメモリの各々から、前記読み出し手段によ
り読み出された複数ビット単位の各データの中から、前
記回転角度指定手段により指定された角度に応じて、特
定の１ビットを選択する、前記複数個のメモリ対応に設
けられた複数のセレクト手段（51〜54）と、前記複数のセレクト手段の各々において選択された各１
ビットを合成して、前記複数ビット単位からなるデータ
グループとして出力する合成手段（45）と、を少なくとも備えて成ることを特徴とする画像の回転処
理回路。