JPH0337775A

JPH0337775A - 画像の回転処理回路

Info

Publication number: JPH0337775A
Application number: JP1171957A
Authority: JP
Inventors: Masahiro Kishi; 正弘岸
Original assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Current assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Priority date: 1989-07-05
Filing date: 1989-07-05
Publication date: 1991-02-19
Anticipated expiration: 2013-02-16
Also published as: JP2713608B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、文字認識１図形読取等において、文字、シ
ンボル等の線図形を認識する際の前処理として用いられ
る画像の回転処理回路に関する。

〔従来の技術〕

一般に、文字２図形を認識するに当たっては、文字１図
形が書かれた原稿をイメージスキャナ等を使って２値画
像に変換し、１枚の原稿の画像データをメモリに記憶し
、この記憶された画像データを順次読み出して各文字の
画像領域を求め、各文字毎に認識を行なっている。

このとき、第９図（ａ）に示すように、文字が９０度回
転している場合は、第９図（ｂ）に示すように画像を回
転し、認識できる状態にする必要がある。

このような画像回転を行なう回路として、従来は例えば
第１０図に示すものが知られている。これは、１ビツト
構成のメモリ１１にＸ方向（水平方向）とｙ方向（垂直
方向）のアドレスを与えるための回路であり、第９図（
ａ）に示すように、文字が回転した状態でメモリに記憶
された画像データを読み出す際は、アドレス切換回路１
２によリフモリ１１に与えるＸ方向アドレスとｙ方向ア
ドレスを切り換えることにより、画像を回転させて１ビ
ツトずつ読み出すようにしたものである。

〔発明が解決しようとする課題〕

しかしながら、このようなものでは、画像を記憶するメ
モリとして１ビツト構成のメモリを必要とし、またメモ
リから画像を読み出すのに１ビソトずつ読出しをしてい
るため、画像の回転処理に時間が掛かるという問題があ
る。

〔課題を解決するための手段〕

２値化画像を所定ビット数単位で複数ライン分ずつ記憶
する複数の画像メモリと、この画像メモリから０度、９
０度、１８０度、２７０度の各画像回転量に応したアド
レスの画像データを読み出ずデータ読出手段と、前記画
像メモリ対応に設けられこの画像メモリから読み出され
る画像データのうち所定１ピントのみを抽出するデータ
抽出手段と、この抽出されたデータを所定ビット数分合
成する合成手段とを設け、画像を所定ビット数単位で０
度、９０度、１８０度、２７０度回転させて処理できる
ようにする。

〔作用〕

１ビ・７ト構成のメモリではなく、複数ビソト構成のメ
モリを複数個用いて上記の如くすることにより、０度、
９０度、１８０度、２７０度の回転処理を所定ビノト単
位で高速に実現できるようにする。

〔実施例〕

第１図はこの発明の実施例を示すブロソク図、第２図は
２値画像の例を説明するための説明図、第３図はアドレ
スバッファ回路の機能を説明するための説明図、第４図
および第５図はいずれもデコード回路の機能を説明する
ための説明図、第６図はデータバッファ回路の機能を説
明するための説明図、第７図は第２図の２値画像を第１
図の各メモリに記憶した結果を説明するための説明図、
第８図はセレクト回路の機能を説明するための説明図で
ある。

以下、第１図について第２図〜第８図を参照して説明す
る。まず、画像のメモリへの取り込みについて説明する
。ただし、その前に回転なしモードとして、ＭＯＤＯ＝
Ｏ，ＭＯＤＩ＝Ｏを設定しておくこととする。

そして、アドレスＡＤＲＯ−ＡＤＲ５＝０をアドレスバ
ッファ回路１およびデコード回路２に入力するとともに
、第２図に示すような２値画像のＰＯ，ＰＩ、Ｐ２．Ｐ
３の４つのデータを同時にＤＴ３．ＤＴ２．ＤＴＩ、Ｄ
ＴＯに人力する。なお、ｐｏがＤＴ３、ＰｌがＤＴ２、
Ｐ２がＤＴＩ、Ｐ３がＤＴＯにそれぞれ対応している。

アドレスバッファ回路１では、第３図に示すようにＭＯ
ＤＯ，ＭＯＤＩの組み合わせにより４つのいずれかが選
ばれ、ＡＯＯ〜ＡＯ３、ＳＬＯ。

ＳＬＩを出力する。ＭＯＤＯ＝Ｏ，ＭＯＤＩ＝０の時は
アドレスＡＤＲＯをＡＯＯに、ＡＤＲＩをＡＯＩに、ア
ドレスＡＤＲ４をＡＯ２に、アドレスＡＤＲ５をＡＯ３
にそれぞれ出力する。また、ＳＬＯ，ＳＬＩの出力は無
関係なのでＸとし、へ〇〇−ＡＯ３はメモリ３１，３２
．３３．３４の各アドレス端子に入力する。

デコード回路２では、第４図に示すようにＭＯＤｏ、Ｍ
ＯＤＩの組み合わせにより４つのいずれかが選ばれ、ざ
らにアドレスＡＤＨ２，３の組み合わせにより４つに区
別される。ＭＯＤＯ＝Ｏ。

ＭＯＤ１＝Ｏの時はＭＤ＝Ｏ１Ｇ４＝１を出力し、ＡＤ
Ｒ２３＝０でＧＯ＝Ｏ，Ｇｌ〜Ｇ３＝１を出力する。Ｍ
Ｄ、ＧＯ−Ｇ４はデータバッファ回路４１〜４５に入力
する。ＭＤはデータの並びを制御し、ＧＯ〜Ｇ４はデー
タバッファ回路４１〜４５の有効、無効を制御するもの
で、「０」で有効とする。

また、第５図に示すように、デコート回路２ではメモリ
書込みタイミングＭＥＭＷ、メモリ読出しタイミングＭ
ＥＭＲの人力状態と、アドレスＡＤＲ２，３の組み合わ
せによりＭＲＯ〜ＭＲ３、ＭＷＯ〜ＭＷ３を出力する。

ＭＯＤＯ＝０．ＭＯＤ１＝０の時はアドレスＡＤＲ２，
３＝ＯでＭＲＯとＭＷＯが選ばれ、ＭＥＭＲ＝１．ＭＥ
ＭＷ＝０の状態でＭＷＯ＝Ｏを出力する。ＭＲＯ〜ＭＲ
３およびＭＷ　Ｏ−ＭＷ　３はメモリ３１，３２．３３
．３４の各読出し制御端子および書込み制御端子に人力
する。

データバッファ回路４１〜４５では、デコード回路２か
らのＧ　Ｏ−０４で有効か、無効かが決まる。ＧＯ＝０
の時はデータバッファ回路４１が有効となり、ＤＴＯ，
ＤＴＩ、ＤＴ２．ＤＴ３のデータがＤＯＯ，Ｄｏｔ、Ｄ
Ｏ２，ＤＯ３へ出力される。また、デコード回路２から
のＭＤでデータの並びが制御される。すなわち、第６図
に示すようにＭＤ＝０の時はＤＴＯがＤＯＯに、ＤＴＩ
がＤＯｌに、ＤＴ２がＤＯ２に、ＤＴ３が００３にそれ
ぞれ出力される。一方、ＭＤ＝１の時はＤＴＯがＤＯ３
に、ＤＴＩがＤＯ２に、ＤＴ２がＤＯｌに、ＤＴ３がＤ
ＯＯにそれぞれ出力される。Ｄ００〜ＤＯ３はメモリ３
１のデータ端子に入力し、メモリの書込み制御端子に入
力されるＭＷＯに同期してデータをメモリ３１に記憶す
る。

このようにして、第２図に示す如き２値画像のＰＯ，Ｐ
Ｌ、Ｐ２．Ｐ３の４つのデータが取り込まれることにな
る。次に、アドレスＡＤＲＯ〜ＡＤＲ５を１つ進めて、
２値画像のＰ４．Ｐ５．Ｐ６、Ｐ７のデータを取り込み
、以下同様にアドレスＡＤＲＯ−ＡＤＲ５を１つずつ進
めながら、２値画像の全てを取り込む。

２値画像の取り込みを終了した時のメモリ３１３２．３
３．３４の記憶内容を第７図に示す。同図（ａ）がメモ
リ３Ｉの記ｊＱ内容、同図（ｂ）がメモリ３２の記憶内
容、同図（ｃ）がメモリ３３の記憶内容、同図（ｄ）が
メモリ３４の記憶内容である。

次に、画像を回転させて読み出す動作について説明する
。

まず、０度、９０度、１８０度、２７０度回転のいずれ
かのモードを選択する。１例として９０度を選び、ＭＯ
ＤＯ＝１．ＭＯＤＩ＝Ｏを設定する。次に、アドレスＡ
ＤＲＯ〜ＡＤＲ５＝Ｏを入力し、読出しタイミングＭＥ
ＭＲ＝Ｏを人力する。

アドレスバソファ回路ｌでは、第３図に示すようにアド
レス端子Ｒ４をＡＯＯ（ＡＤＲ４はＡＤＲ４の反転を表
わす）に、ＡＤＲ５をＡ（１１に、ＡＤＲＯをＡＯ２に
、ＡＤＲｌをＡＯ３はそれぞれ出力し、メモリ３１，３
２，３３．３４のアドレス端子に入力する。また、ＡＤ
Ｒ２をＳＬＯに出力し、ＡＤＲ３をＳＬＩに出力する。

デコード回路２では、第４図に示すようにアドレスＡＤ
Ｒ２，３の状態に関係なくＧｏ−０３＝１、Ｇ４＝Ｏ，
ＭＤ＝１を出力する。また、第５図に示すように、読出
しタイミングＭＥＭＲ＝０の入力により、ＭＲＯ−ＭＲ
３＝Ｏを出力する。

こうして、メモリに記憶されている内容がそのデータ端
子に出力される。つまり、メモリ３１からはＰＬ２．Ｐ
Ｌ３．ＰＩ３．ＰＬ５が出力され、メモリ３２からはＰ
２８．Ｐ２９．Ｐ２Ｏ，Ｐ３１が出力され、メモリ３３
からはＰ４４．Ｐｈ３゜Ｐ４６．Ｐｄ２が出力され、メ
モリ３４からはＰ２Ｏ、Ｐ６１．Ｐ６２．Ｐ６３が出力
される。ＰＬ２はＤＯ３、ＰＬ３は００２、ＰＩ３はＤ
ｏｔ、ＰＬ５はＤＯＯに対応している。また、Ｐ１２〜
Ｐ１５はデータバッファ回路４１およびセレクト回路５
１に、Ｐ２８〜Ｐ３１はデータバッファ回路４２および
セレクト回路５２に、Ｐ４４〜Ｐ４７はデータバッファ
回路４３およびセレクト回路５３に、Ｐ２Ｏ−Ｐ６３は
データバッファ回路４４およびセレクト回路５４にそれ
ぞれ人力される。

データバッファ回路４１〜４４は、デコード回路２から
のＧＯ〜Ｇ３により無効となる。セレクト回路５１〜５
４ではアドレスバソファ回路ｌから出力されるＳＬＯ，
ＳＬＩの状態により、メモリから出力された４ビツトの
データのいずれか１ビソトをセレクトし、出力する。セ
レクト回路５１では、第８図に示すように５ＬＯ＝Ｏ，
５ＬＩ＝０のときり、００が選ばれ、Ｄ４０に出力され
る。

同様にセレクト回路５２ではＤＩＯがＤ　４．１に出ノ
ノされ、セレクト回路５３ではＤ２０がＤ４２に出力さ
れ、セレクト回路５４ではＤ３０が０４３に出力される
。

Ｄ４０−Ｄ４３はデータバッファ回路４５に与えられる
。データバッファ回路４５ではデコード回路２から出力
されるＧ４＝０により有効となり、ＭＤ＝　１によりデ
ータの並びは第６図に示すようにＤ４０をＤＴ３に、Ｄ
４１をＤＴ２に、Ｄ４２をＤＴＩに、Ｄ４３をＤＴＯに
それぞれ出力する。

このようにして、ＰＩ３．Ｐ３１．Ｐ４７　　Ｐ６３が
読み出されたことになる。そして、アドレスＡＤＲＯ〜
ＡＤＲ５を１つ進めて読出しを行なうと、次はＰ７９．
Ｐ９５．Ｐｉｌｌ、ＰＩ２７が読み出される。こうして
、アドレスＡＤＲＯ〜ＡＤＲ５を１つずつ進めて読み出
すことで、画像を９０度回転処理することができる。

また、１８０度回転処理を行なうときは、ＭＯＤＯ＝０
．ＭＯＤ１＝１を設定し、アドレスＡＤＲＯ〜ＡＤＲ５
＝Ｏから１つずつ進めて読み出すことで実現できる。２
７０度回転処理のときは、ＭＯＤＯ＝１．ＭＯＤＩ＝１
を設定して読み出すようにする。０度、すなわちＭＯＤ
Ｏ＝０．ＭＯＤｌ−０においても、回転しない状態で読
み出すことができる。

〔発明の効果〕

この発明によれば、１ビソト構戊のメモリではなく、複
数ビソト横或のメモリを複数個用いてその記憶の態様と
読出しの態様とを工夫するようにしたので、０度、９０
度、１８０度、２７０度の回転処理を所定ビソト単位で
高速に実現することが可能となる利点がもたらされる。

【図面の簡単な説明】

第１図はこの発明の実施例を示すブロック図、第２図は
２値画像の例を説明するための説明図、第３図はアドレ
スハ・７フア回路の機能を説明するための説明図、第４
図および第５図はいずれもデコード回路の機能を説明す
るための説明図、第６図はデータバッファ回路の機能を
説明するための説明図、第７図は第２図の２値画像を第
１図の各メモリに記憶した結果を説明するための説明図
、第８図はセレクト回路の機能を説明するための説明図
、第９図は２値画像と９０度回転した画像との関係そ説
明するための説明図、第１０図は画像回転処理回路の従
来例を示すブロック図である。符号説明１・・・アドレスバノファ回路、２・・・デコード回路
、１１．３１〜３４メモリ、１２・・・アドレス切換回
路、１〜４５・・・データバッファ回路、５１〜５４・・・セレクト回路。

Claims

【特許請求の範囲】１）２値化画像を所定ビット数単位で複数ライン分ずつ
記憶する複数の画像メモリと、この画像メモリから０度、９０度、１８０度、２７０度
の各画像回転量に応じたアドレスの画像データを読み出
すデータ読出手段と、前記画像メモリ対応に設けられこの画像メモリから読み
出される画像データのうち所定１ビットのみを抽出する
データ抽出手段と、この抽出されたデータを所定ビット数分合成する合成手
段と、を備え、画像を所定ビット数単位で０度、９０度、１８
０度、２７０度回転させて処理することを特徴とする画
像の回転処理回路。