JPH0337775A - 画像の回転処理回路 - Google Patents
画像の回転処理回路Info
- Publication number
- JPH0337775A JPH0337775A JP1171957A JP17195789A JPH0337775A JP H0337775 A JPH0337775 A JP H0337775A JP 1171957 A JP1171957 A JP 1171957A JP 17195789 A JP17195789 A JP 17195789A JP H0337775 A JPH0337775 A JP H0337775A
- Authority
- JP
- Japan
- Prior art keywords
- image
- degrees
- memory
- rotation processing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 47
- 238000013075 data extraction Methods 0.000 claims 1
- 102100032919 Chromobox protein homolog 1 Human genes 0.000 abstract description 5
- 101000797584 Homo sapiens Chromobox protein homolog 1 Proteins 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 10
- 101100490566 Arabidopsis thaliana ADR2 gene Proteins 0.000 description 2
- 101100269260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH2 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 102100034042 Alcohol dehydrogenase 1C Human genes 0.000 description 1
- 102100034044 All-trans-retinol dehydrogenase [NAD(+)] ADH1B Human genes 0.000 description 1
- 101710193111 All-trans-retinol dehydrogenase [NAD(+)] ADH4 Proteins 0.000 description 1
- 101000796894 Coturnix japonica Alcohol dehydrogenase 1 Proteins 0.000 description 1
- 101000780463 Homo sapiens Alcohol dehydrogenase 1C Proteins 0.000 description 1
- 239000006187 pill Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 102220095348 rs876659304 Human genes 0.000 description 1
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、文字認識1図形読取等において、文字、シ
ンボル等の線図形を認識する際の前処理として用いられ
る画像の回転処理回路に関する。
ンボル等の線図形を認識する際の前処理として用いられ
る画像の回転処理回路に関する。
一般に、文字2図形を認識するに当たっては、文字1図
形が書かれた原稿をイメージスキャナ等を使って2値画
像に変換し、1枚の原稿の画像データをメモリに記憶し
、この記憶された画像データを順次読み出して各文字の
画像領域を求め、各文字毎に認識を行なっている。
形が書かれた原稿をイメージスキャナ等を使って2値画
像に変換し、1枚の原稿の画像データをメモリに記憶し
、この記憶された画像データを順次読み出して各文字の
画像領域を求め、各文字毎に認識を行なっている。
このとき、第9図(a)に示すように、文字が90度回
転している場合は、第9図(b)に示すように画像を回
転し、認識できる状態にする必要がある。
転している場合は、第9図(b)に示すように画像を回
転し、認識できる状態にする必要がある。
このような画像回転を行なう回路として、従来は例えば
第10図に示すものが知られている。これは、1ビツト
構成のメモリ11にX方向(水平方向)とy方向(垂直
方向)のアドレスを与えるための回路であり、第9図(
a)に示すように、文字が回転した状態でメモリに記憶
された画像データを読み出す際は、アドレス切換回路1
2によリフモリ11に与えるX方向アドレスとy方向ア
ドレスを切り換えることにより、画像を回転させて1ビ
ツトずつ読み出すようにしたものである。
第10図に示すものが知られている。これは、1ビツト
構成のメモリ11にX方向(水平方向)とy方向(垂直
方向)のアドレスを与えるための回路であり、第9図(
a)に示すように、文字が回転した状態でメモリに記憶
された画像データを読み出す際は、アドレス切換回路1
2によリフモリ11に与えるX方向アドレスとy方向ア
ドレスを切り換えることにより、画像を回転させて1ビ
ツトずつ読み出すようにしたものである。
しかしながら、このようなものでは、画像を記憶するメ
モリとして1ビツト構成のメモリを必要とし、またメモ
リから画像を読み出すのに1ビソトずつ読出しをしてい
るため、画像の回転処理に時間が掛かるという問題があ
る。
モリとして1ビツト構成のメモリを必要とし、またメモ
リから画像を読み出すのに1ビソトずつ読出しをしてい
るため、画像の回転処理に時間が掛かるという問題があ
る。
2値化画像を所定ビット数単位で複数ライン分ずつ記憶
する複数の画像メモリと、この画像メモリから0度、9
0度、180度、270度の各画像回転量に応したアド
レスの画像データを読み出ずデータ読出手段と、前記画
像メモリ対応に設けられこの画像メモリから読み出され
る画像データのうち所定1ピントのみを抽出するデータ
抽出手段と、この抽出されたデータを所定ビット数分合
成する合成手段とを設け、画像を所定ビット数単位で0
度、90度、180度、270度回転させて処理できる
ようにする。
する複数の画像メモリと、この画像メモリから0度、9
0度、180度、270度の各画像回転量に応したアド
レスの画像データを読み出ずデータ読出手段と、前記画
像メモリ対応に設けられこの画像メモリから読み出され
る画像データのうち所定1ピントのみを抽出するデータ
抽出手段と、この抽出されたデータを所定ビット数分合
成する合成手段とを設け、画像を所定ビット数単位で0
度、90度、180度、270度回転させて処理できる
ようにする。
1ビ・7ト構成のメモリではなく、複数ビソト構成のメ
モリを複数個用いて上記の如くすることにより、0度、
90度、180度、270度の回転処理を所定ビノト単
位で高速に実現できるようにする。
モリを複数個用いて上記の如くすることにより、0度、
90度、180度、270度の回転処理を所定ビノト単
位で高速に実現できるようにする。
第1図はこの発明の実施例を示すブロソク図、第2図は
2値画像の例を説明するための説明図、第3図はアドレ
スバッファ回路の機能を説明するための説明図、第4図
および第5図はいずれもデコード回路の機能を説明する
ための説明図、第6図はデータバッファ回路の機能を説
明するための説明図、第7図は第2図の2値画像を第1
図の各メモリに記憶した結果を説明するための説明図、
第8図はセレクト回路の機能を説明するための説明図で
ある。
2値画像の例を説明するための説明図、第3図はアドレ
スバッファ回路の機能を説明するための説明図、第4図
および第5図はいずれもデコード回路の機能を説明する
ための説明図、第6図はデータバッファ回路の機能を説
明するための説明図、第7図は第2図の2値画像を第1
図の各メモリに記憶した結果を説明するための説明図、
第8図はセレクト回路の機能を説明するための説明図で
ある。
以下、第1図について第2図〜第8図を参照して説明す
る。まず、画像のメモリへの取り込みについて説明する
。ただし、その前に回転なしモードとして、MODO=
O,MODI=Oを設定しておくこととする。
る。まず、画像のメモリへの取り込みについて説明する
。ただし、その前に回転なしモードとして、MODO=
O,MODI=Oを設定しておくこととする。
そして、アドレスADRO−ADR5=0をアドレスバ
ッファ回路1およびデコード回路2に入力するとともに
、第2図に示すような2値画像のPO,PI、P2.P
3の4つのデータを同時にDT3.DT2.DTI、D
TOに人力する。なお、poがDT3、PlがDT2、
P2がDTI、P3がDTOにそれぞれ対応している。
ッファ回路1およびデコード回路2に入力するとともに
、第2図に示すような2値画像のPO,PI、P2.P
3の4つのデータを同時にDT3.DT2.DTI、D
TOに人力する。なお、poがDT3、PlがDT2、
P2がDTI、P3がDTOにそれぞれ対応している。
アドレスバッファ回路1では、第3図に示すようにMO
DO,MODIの組み合わせにより4つのいずれかが選
ばれ、AOO〜AO3、SLO。
DO,MODIの組み合わせにより4つのいずれかが選
ばれ、AOO〜AO3、SLO。
SLIを出力する。MODO=O,MODI=0の時は
アドレスADROをAOOに、ADRIをAOIに、ア
ドレスADR4をAO2に、アドレスADR5をAO3
にそれぞれ出力する。また、SLO,SLIの出力は無
関係なのでXとし、へ〇〇−AO3はメモリ31,32
.33.34の各アドレス端子に入力する。
アドレスADROをAOOに、ADRIをAOIに、ア
ドレスADR4をAO2に、アドレスADR5をAO3
にそれぞれ出力する。また、SLO,SLIの出力は無
関係なのでXとし、へ〇〇−AO3はメモリ31,32
.33.34の各アドレス端子に入力する。
デコード回路2では、第4図に示すようにMODo、M
ODIの組み合わせにより4つのいずれかが選ばれ、ざ
らにアドレスADH2,3の組み合わせにより4つに区
別される。MODO=O。
ODIの組み合わせにより4つのいずれかが選ばれ、ざ
らにアドレスADH2,3の組み合わせにより4つに区
別される。MODO=O。
MOD1=Oの時はMD=O1G4=1を出力し、AD
R23=0でGO=O,Gl〜G3=1を出力する。M
D、GO−G4はデータバッファ回路41〜45に入力
する。MDはデータの並びを制御し、GO〜G4はデー
タバッファ回路41〜45の有効、無効を制御するもの
で、「0」で有効とする。
R23=0でGO=O,Gl〜G3=1を出力する。M
D、GO−G4はデータバッファ回路41〜45に入力
する。MDはデータの並びを制御し、GO〜G4はデー
タバッファ回路41〜45の有効、無効を制御するもの
で、「0」で有効とする。
また、第5図に示すように、デコート回路2ではメモリ
書込みタイミングMEMW、メモリ読出しタイミングM
EMRの人力状態と、アドレスADR2,3の組み合わ
せによりMRO〜MR3、MWO〜MW3を出力する。
書込みタイミングMEMW、メモリ読出しタイミングM
EMRの人力状態と、アドレスADR2,3の組み合わ
せによりMRO〜MR3、MWO〜MW3を出力する。
MODO=0.MOD1=0の時はアドレスADR2,
3=OでMROとMWOが選ばれ、MEMR=1.ME
MW=0の状態でMWO=Oを出力する。MRO〜MR
3およびMW O−MW 3はメモリ31,32.33
.34の各読出し制御端子および書込み制御端子に人力
する。
3=OでMROとMWOが選ばれ、MEMR=1.ME
MW=0の状態でMWO=Oを出力する。MRO〜MR
3およびMW O−MW 3はメモリ31,32.33
.34の各読出し制御端子および書込み制御端子に人力
する。
データバッファ回路41〜45では、デコード回路2か
らのG O−04で有効か、無効かが決まる。GO=0
の時はデータバッファ回路41が有効となり、DTO,
DTI、DT2.DT3のデータがDOO,Dot、D
O2,DO3へ出力される。また、デコード回路2から
のMDでデータの並びが制御される。すなわち、第6図
に示すようにMD=0の時はDTOがDOOに、DTI
がDOlに、DT2がDO2に、DT3が003にそれ
ぞれ出力される。一方、MD=1の時はDTOがDO3
に、DTIがDO2に、DT2がDOlに、DT3がD
OOにそれぞれ出力される。D00〜DO3はメモリ3
1のデータ端子に入力し、メモリの書込み制御端子に入
力されるMWOに同期してデータをメモリ31に記憶す
る。
らのG O−04で有効か、無効かが決まる。GO=0
の時はデータバッファ回路41が有効となり、DTO,
DTI、DT2.DT3のデータがDOO,Dot、D
O2,DO3へ出力される。また、デコード回路2から
のMDでデータの並びが制御される。すなわち、第6図
に示すようにMD=0の時はDTOがDOOに、DTI
がDOlに、DT2がDO2に、DT3が003にそれ
ぞれ出力される。一方、MD=1の時はDTOがDO3
に、DTIがDO2に、DT2がDOlに、DT3がD
OOにそれぞれ出力される。D00〜DO3はメモリ3
1のデータ端子に入力し、メモリの書込み制御端子に入
力されるMWOに同期してデータをメモリ31に記憶す
る。
このようにして、第2図に示す如き2値画像のPO,P
L、P2.P3の4つのデータが取り込まれることにな
る。次に、アドレスADRO〜ADR5を1つ進めて、
2値画像のP4.P5.P6、P7のデータを取り込み
、以下同様にアドレスADRO−ADR5を1つずつ進
めながら、2値画像の全てを取り込む。
L、P2.P3の4つのデータが取り込まれることにな
る。次に、アドレスADRO〜ADR5を1つ進めて、
2値画像のP4.P5.P6、P7のデータを取り込み
、以下同様にアドレスADRO−ADR5を1つずつ進
めながら、2値画像の全てを取り込む。
2値画像の取り込みを終了した時のメモリ3132.3
3.34の記憶内容を第7図に示す。同図(a)がメモ
リ3Iの記jQ内容、同図(b)がメモリ32の記憶内
容、同図(c)がメモリ33の記憶内容、同図(d)が
メモリ34の記憶内容である。
3.34の記憶内容を第7図に示す。同図(a)がメモ
リ3Iの記jQ内容、同図(b)がメモリ32の記憶内
容、同図(c)がメモリ33の記憶内容、同図(d)が
メモリ34の記憶内容である。
次に、画像を回転させて読み出す動作について説明する
。
。
まず、0度、90度、180度、270度回転のいずれ
かのモードを選択する。1例として90度を選び、MO
DO=1.MODI=Oを設定する。次に、アドレスA
DRO〜ADR5=Oを入力し、読出しタイミングME
MR=Oを人力する。
かのモードを選択する。1例として90度を選び、MO
DO=1.MODI=Oを設定する。次に、アドレスA
DRO〜ADR5=Oを入力し、読出しタイミングME
MR=Oを人力する。
アドレスバソファ回路lでは、第3図に示すようにアド
レス端子R4をAOO(ADR4はADR4の反転を表
わす)に、ADR5をA(11に、ADROをAO2に
、ADRlをAO3はそれぞれ出力し、メモリ31,3
2,33.34のアドレス端子に入力する。また、AD
R2をSLOに出力し、ADR3をSLIに出力する。
レス端子R4をAOO(ADR4はADR4の反転を表
わす)に、ADR5をA(11に、ADROをAO2に
、ADRlをAO3はそれぞれ出力し、メモリ31,3
2,33.34のアドレス端子に入力する。また、AD
R2をSLOに出力し、ADR3をSLIに出力する。
デコード回路2では、第4図に示すようにアドレスAD
R2,3の状態に関係なくGo−03=1、G4=O,
MD=1を出力する。また、第5図に示すように、読出
しタイミングMEMR=0の入力により、MRO−MR
3=Oを出力する。
R2,3の状態に関係なくGo−03=1、G4=O,
MD=1を出力する。また、第5図に示すように、読出
しタイミングMEMR=0の入力により、MRO−MR
3=Oを出力する。
こうして、メモリに記憶されている内容がそのデータ端
子に出力される。つまり、メモリ31からはPL2.P
L3.PI3.PL5が出力され、メモリ32からはP
28.P29.P2O,P31が出力され、メモリ33
からはP44.Ph3゜P46.Pd2が出力され、メ
モリ34からはP2O、P61.P62.P63が出力
される。PL2はDO3、PL3は002、PI3はD
ot、PL5はDOOに対応している。また、P12〜
P15はデータバッファ回路41およびセレクト回路5
1に、P28〜P31はデータバッファ回路42および
セレクト回路52に、P44〜P47はデータバッファ
回路43およびセレクト回路53に、P2O−P63は
データバッファ回路44およびセレクト回路54にそれ
ぞれ人力される。
子に出力される。つまり、メモリ31からはPL2.P
L3.PI3.PL5が出力され、メモリ32からはP
28.P29.P2O,P31が出力され、メモリ33
からはP44.Ph3゜P46.Pd2が出力され、メ
モリ34からはP2O、P61.P62.P63が出力
される。PL2はDO3、PL3は002、PI3はD
ot、PL5はDOOに対応している。また、P12〜
P15はデータバッファ回路41およびセレクト回路5
1に、P28〜P31はデータバッファ回路42および
セレクト回路52に、P44〜P47はデータバッファ
回路43およびセレクト回路53に、P2O−P63は
データバッファ回路44およびセレクト回路54にそれ
ぞれ人力される。
データバッファ回路41〜44は、デコード回路2から
のGO〜G3により無効となる。セレクト回路51〜5
4ではアドレスバソファ回路lから出力されるSLO,
SLIの状態により、メモリから出力された4ビツトの
データのいずれか1ビソトをセレクトし、出力する。セ
レクト回路51では、第8図に示すように5LO=O,
5LI=0のときり、00が選ばれ、D40に出力され
る。
のGO〜G3により無効となる。セレクト回路51〜5
4ではアドレスバソファ回路lから出力されるSLO,
SLIの状態により、メモリから出力された4ビツトの
データのいずれか1ビソトをセレクトし、出力する。セ
レクト回路51では、第8図に示すように5LO=O,
5LI=0のときり、00が選ばれ、D40に出力され
る。
同様にセレクト回路52ではDIOがD 4.1に出ノ
ノされ、セレクト回路53ではD20がD42に出力さ
れ、セレクト回路54ではD30が043に出力される
。
ノされ、セレクト回路53ではD20がD42に出力さ
れ、セレクト回路54ではD30が043に出力される
。
D40−D43はデータバッファ回路45に与えられる
。データバッファ回路45ではデコード回路2から出力
されるG4=0により有効となり、MD= 1によりデ
ータの並びは第6図に示すようにD40をDT3に、D
41をDT2に、D42をDTIに、D43をDTOに
それぞれ出力する。
。データバッファ回路45ではデコード回路2から出力
されるG4=0により有効となり、MD= 1によりデ
ータの並びは第6図に示すようにD40をDT3に、D
41をDT2に、D42をDTIに、D43をDTOに
それぞれ出力する。
このようにして、PI3.P31.P47 P63が
読み出されたことになる。そして、アドレスADRO〜
ADR5を1つ進めて読出しを行なうと、次はP79.
P95.Pill、PI27が読み出される。こうして
、アドレスADRO〜ADR5を1つずつ進めて読み出
すことで、画像を90度回転処理することができる。
読み出されたことになる。そして、アドレスADRO〜
ADR5を1つ進めて読出しを行なうと、次はP79.
P95.Pill、PI27が読み出される。こうして
、アドレスADRO〜ADR5を1つずつ進めて読み出
すことで、画像を90度回転処理することができる。
また、180度回転処理を行なうときは、MODO=0
.MOD1=1を設定し、アドレスADRO〜ADR5
=Oから1つずつ進めて読み出すことで実現できる。2
70度回転処理のときは、MODO=1.MODI=1
を設定して読み出すようにする。0度、すなわちMOD
O=0.MODl−0においても、回転しない状態で読
み出すことができる。
.MOD1=1を設定し、アドレスADRO〜ADR5
=Oから1つずつ進めて読み出すことで実現できる。2
70度回転処理のときは、MODO=1.MODI=1
を設定して読み出すようにする。0度、すなわちMOD
O=0.MODl−0においても、回転しない状態で読
み出すことができる。
この発明によれば、1ビソト構戊のメモリではなく、複
数ビソト横或のメモリを複数個用いてその記憶の態様と
読出しの態様とを工夫するようにしたので、0度、90
度、180度、270度の回転処理を所定ビソト単位で
高速に実現することが可能となる利点がもたらされる。
数ビソト横或のメモリを複数個用いてその記憶の態様と
読出しの態様とを工夫するようにしたので、0度、90
度、180度、270度の回転処理を所定ビソト単位で
高速に実現することが可能となる利点がもたらされる。
第1図はこの発明の実施例を示すブロック図、第2図は
2値画像の例を説明するための説明図、第3図はアドレ
スハ・7フア回路の機能を説明するための説明図、第4
図および第5図はいずれもデコード回路の機能を説明す
るための説明図、第6図はデータバッファ回路の機能を
説明するための説明図、第7図は第2図の2値画像を第
1図の各メモリに記憶した結果を説明するための説明図
、第8図はセレクト回路の機能を説明するための説明図
、第9図は2値画像と90度回転した画像との関係そ説
明するための説明図、第10図は画像回転処理回路の従
来例を示すブロック図である。 符号説明 1・・・アドレスバノファ回路、2・・・デコード回路
、11.31〜34メモリ、12・・・アドレス切換回
路、 1〜45・・・データバッファ回路、 51〜5 4・・・セレク ト回路。
2値画像の例を説明するための説明図、第3図はアドレ
スハ・7フア回路の機能を説明するための説明図、第4
図および第5図はいずれもデコード回路の機能を説明す
るための説明図、第6図はデータバッファ回路の機能を
説明するための説明図、第7図は第2図の2値画像を第
1図の各メモリに記憶した結果を説明するための説明図
、第8図はセレクト回路の機能を説明するための説明図
、第9図は2値画像と90度回転した画像との関係そ説
明するための説明図、第10図は画像回転処理回路の従
来例を示すブロック図である。 符号説明 1・・・アドレスバノファ回路、2・・・デコード回路
、11.31〜34メモリ、12・・・アドレス切換回
路、 1〜45・・・データバッファ回路、 51〜5 4・・・セレク ト回路。
Claims (1)
- 【特許請求の範囲】 1)2値化画像を所定ビット数単位で複数ライン分ずつ
記憶する複数の画像メモリと、 この画像メモリから0度、90度、180度、270度
の各画像回転量に応じたアドレスの画像データを読み出
すデータ読出手段と、 前記画像メモリ対応に設けられこの画像メモリから読み
出される画像データのうち所定1ビットのみを抽出する
データ抽出手段と、 この抽出されたデータを所定ビット数分合成する合成手
段と、 を備え、画像を所定ビット数単位で0度、90度、18
0度、270度回転させて処理することを特徴とする画
像の回転処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1171957A JP2713608B2 (ja) | 1989-07-05 | 1989-07-05 | 画像の回転処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1171957A JP2713608B2 (ja) | 1989-07-05 | 1989-07-05 | 画像の回転処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0337775A true JPH0337775A (ja) | 1991-02-19 |
JP2713608B2 JP2713608B2 (ja) | 1998-02-16 |
Family
ID=15932907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1171957A Expired - Lifetime JP2713608B2 (ja) | 1989-07-05 | 1989-07-05 | 画像の回転処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2713608B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007011037A1 (ja) * | 2005-07-21 | 2007-01-25 | Matsushita Electric Industrial Co., Ltd. | データの回転またはインターリーブ機能を有する半導体メモリ装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5971091A (ja) * | 1982-10-18 | 1984-04-21 | 横河電機株式会社 | 画像デ−タ処理装置 |
-
1989
- 1989-07-05 JP JP1171957A patent/JP2713608B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5971091A (ja) * | 1982-10-18 | 1984-04-21 | 横河電機株式会社 | 画像デ−タ処理装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007011037A1 (ja) * | 2005-07-21 | 2007-01-25 | Matsushita Electric Industrial Co., Ltd. | データの回転またはインターリーブ機能を有する半導体メモリ装置 |
JPWO2007011037A1 (ja) * | 2005-07-21 | 2009-02-05 | パナソニック株式会社 | データの回転またはインターリーブ機能を有する半導体メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2713608B2 (ja) | 1998-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63223881A (ja) | 直列入力データの2次元的フィルタ処理装置 | |
JPH0549149B2 (ja) | ||
JPH0337775A (ja) | 画像の回転処理回路 | |
KR900008858B1 (ko) | 라인 버퍼를 이용한 영상 부호화 장치 | |
JPS6280721A (ja) | キ−入力検出回路 | |
KR100582560B1 (ko) | 디지털 통신용 채널 부호기 | |
JPS6329472B2 (ja) | ||
JP3244687B2 (ja) | 画像信号処理装置 | |
JPH01126687A (ja) | 表示メモリ制御回路 | |
JPH01161588A (ja) | 文字認識装置 | |
JPH054037Y2 (ja) | ||
JPS62186387A (ja) | 線画像記憶回路 | |
JPS62260279A (ja) | 高速イメ−ジ処理回路 | |
JP3340449B2 (ja) | ラインメモリ回路及び、データ格納方法 | |
JPS638951A (ja) | 情報記憶装置 | |
JPH0748309B2 (ja) | 記号列照合メモリおよびそのカスケード接続方式 | |
JPH037317B2 (ja) | ||
JPH0833812B2 (ja) | ソート処理装置 | |
JPH03202976A (ja) | 画像変換装置 | |
JPH03179575A (ja) | 境界追跡装置 | |
JPH04102946A (ja) | 記憶装置制御方式 | |
JPH02201642A (ja) | 表示用メモリのアクセス方式 | |
JPH0222422B2 (ja) | ||
JPH02148919A (ja) | データ変換装置 | |
JPH07101552B2 (ja) | メモリ集積回路 |