JP2705168B2 - 電圧フォロワ回路 - Google Patents
電圧フォロワ回路Info
- Publication number
- JP2705168B2 JP2705168B2 JP31667388A JP31667388A JP2705168B2 JP 2705168 B2 JP2705168 B2 JP 2705168B2 JP 31667388 A JP31667388 A JP 31667388A JP 31667388 A JP31667388 A JP 31667388A JP 2705168 B2 JP2705168 B2 JP 2705168B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- resistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入力信号をそのまま出力に伝達し、かつバッ
ファの役目をする、いわゆる電圧フォロワ回路に関す
る。
ファの役目をする、いわゆる電圧フォロワ回路に関す
る。
第３図は従来の電圧フォロワ回路の一例の回路図であ
る。
る。
本実施例において、NPNトランジスタQ1のコレクタは
正電源端子１に接続され、ベースは入力端子３に接続さ
れ、エミッタは電流源I2に接続されている。PNPトラン
ジスタQ4のベースはトランジスタQ1のエミッタと共通接
続され、コレクタは負電源端子２に接続され、エミッタ
は電流源I1に接続されている。そして、PNPトランジス
タQ4のエミッタが出力端子となる。
正電源端子１に接続され、ベースは入力端子３に接続さ
れ、エミッタは電流源I2に接続されている。PNPトラン
ジスタQ4のベースはトランジスタQ1のエミッタと共通接
続され、コレクタは負電源端子２に接続され、エミッタ
は電流源I1に接続されている。そして、PNPトランジス
タQ4のエミッタが出力端子となる。
ここで、入力電圧をVIN、出力電圧VOUTとすると、 となる。したがって、 Vour＝VIN …（２） という関係が成立する。なお、第（１）式において、VT
は熱電圧（KT/q（Ｋはボルツマン定数,Tは絶対温度、ｑ
は電子電荷））であり、常温（25℃）においては約26mV
である。また、IS(Q1)およびIS(Q4)はそれぞれ、トラン
ジスタQ1およびQ4の逆方向飽和電流である。厳密にいえ
ば、（１）式の第２項および第３項（−VTlnI2＋/I
S(Q1)＋VTlnI1/IS(Q4)）がオフセット電圧になるが、
（２）式のようにほぼ入力電圧と出力電圧が等しくな
り、電圧フォロワの機能を有する。
は熱電圧（KT/q（Ｋはボルツマン定数,Tは絶対温度、ｑ
は電子電荷））であり、常温（25℃）においては約26mV
である。また、IS(Q1)およびIS(Q4)はそれぞれ、トラン
ジスタQ1およびQ4の逆方向飽和電流である。厳密にいえ
ば、（１）式の第２項および第３項（−VTlnI2＋/I
S(Q1)＋VTlnI1/IS(Q4)）がオフセット電圧になるが、
（２）式のようにほぼ入力電圧と出力電圧が等しくな
り、電圧フォロワの機能を有する。
上述した従来の電圧フォロワ回路は、NPNトランジス
タQ1の逆方向飽和電流IS(Q1)とPNPトランジスタQ4の逆
方向飽和電流IS(Q4)とは、トランジスタの極性が違うと
いうことから本質的に整合がとれず、また温度特性的も
完全には整合がとれていない。この結果、入力電圧VIN
に対し、出力電圧Vourのオフセット電圧は現実には数10
0mVにもなり、また、温度特性もあまり良くない等の欠
点がある。
タQ1の逆方向飽和電流IS(Q1)とPNPトランジスタQ4の逆
方向飽和電流IS(Q4)とは、トランジスタの極性が違うと
いうことから本質的に整合がとれず、また温度特性的も
完全には整合がとれていない。この結果、入力電圧VIN
に対し、出力電圧Vourのオフセット電圧は現実には数10
0mVにもなり、また、温度特性もあまり良くない等の欠
点がある。
さらに、出力電流容量を大きくするため定電流I2を定
電流I1より大きくすると、上述の第（１）式からわかる
ように、オフセット電圧が大きくなるという問題があ
る。この問題を解決するために、定電流I1も同様に大き
くすると、トランジスタQ1による入力バイアス電流が大
きくなるという欠点がある。
電流I1より大きくすると、上述の第（１）式からわかる
ように、オフセット電圧が大きくなるという問題があ
る。この問題を解決するために、定電流I1も同様に大き
くすると、トランジスタQ1による入力バイアス電流が大
きくなるという欠点がある。
また、さらに、出力負荷電流によってトランジスタQ2
のVBE（ベース−エミッタ間電圧）が変わり、それによ
りオフセット電圧が変化するという欠点がある。
のVBE（ベース−エミッタ間電圧）が変わり、それによ
りオフセット電圧が変化するという欠点がある。
本発明の電圧フォロワ回路は、 ベースを入力端子とし、コレクタが第１の動作電位点
に接続された第１のトランジスタと、 一端が前記第１のトランジスタのエミッタに接続され
た第１の抵抗と、 コレクタが前記第１の抵抗の他端に接続された前記第
１のトランジスタと同極性の第２のトランジスタと、 一端が前記第２のトランジスタのエミッタに接続さ
れ、他端が第２の動作電位点に接続された第２の抵抗
と、 コレクタとベースが前記第２の動作電位点に接続さ
れ、エミッタが前記第２のトランジスタのベースに接続
された前記第１のトランジスタと逆極性の第３のトラン
ジスタと、 ベースが前記第１の抵抗の他端と第２のトランジスタ
のコレクタと共通接続点に接続され、コレクタが前記第
３のトランジスタのエミッタと第２のトランジスタのベ
ースと共通接続点に接続された前記第１のトランジスタ
と逆極性の第４のトランジスタとを有し、前記第４のト
ランジスタのエミッタを出力端子とする。
に接続された第１のトランジスタと、 一端が前記第１のトランジスタのエミッタに接続され
た第１の抵抗と、 コレクタが前記第１の抵抗の他端に接続された前記第
１のトランジスタと同極性の第２のトランジスタと、 一端が前記第２のトランジスタのエミッタに接続さ
れ、他端が第２の動作電位点に接続された第２の抵抗
と、 コレクタとベースが前記第２の動作電位点に接続さ
れ、エミッタが前記第２のトランジスタのベースに接続
された前記第１のトランジスタと逆極性の第３のトラン
ジスタと、 ベースが前記第１の抵抗の他端と第２のトランジスタ
のコレクタと共通接続点に接続され、コレクタが前記第
３のトランジスタのエミッタと第２のトランジスタのベ
ースと共通接続点に接続された前記第１のトランジスタ
と逆極性の第４のトランジスタとを有し、前記第４のト
ランジスタのエミッタを出力端子とする。
上述した従来の電圧フォロワ回路は、NPNトランジス
タとPNPトランジスタのベース−エミッタ間電圧の差を
検出し、それを一旦第２の抵抗で電流に変換し、次に、
その電流を入力トランジスタと直列に接続された第１の
抵抗で再び電圧に変換することにより、ベース−エミッ
タ間電圧の差をキャンセルでき、オフセット電圧が生じ
ない電圧フォロワ回路を提供することができる。
タとPNPトランジスタのベース−エミッタ間電圧の差を
検出し、それを一旦第２の抵抗で電流に変換し、次に、
その電流を入力トランジスタと直列に接続された第１の
抵抗で再び電圧に変換することにより、ベース−エミッ
タ間電圧の差をキャンセルでき、オフセット電圧が生じ
ない電圧フォロワ回路を提供することができる。
次に本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の電圧フォロワ回路の一実施例を示す
回路図である。
回路図である。
この電圧フォロワ回路は、入力バッファとして動作す
るNPNトランジスタQ1（第１のトランジスタ）と、出力
バッファとして動作するPNPトランジスタQ4（第４のト
ランジスタ）と、トランジスタQ1とQ4のVBE（ベース−
エミッタ間電圧）の差電圧を補正する抵抗R1（第１の抵
抗）と、この抵抗R1に補正電流を流すためのNPNトラン
ジスタQ2（第２のトランジスタ）、PNPトランジスタQ3
（第３のトランジスタ）および抵抗R2（第２の抵抗）
と、本回路を起動させるためのスタートアップ回路５と
から構成されている。ここで、トランジスタQ1のコレク
タは正電源端子１に接続され、ベースは入力端子３に接
続され、エミッタは抵抗R1の一端に接続されている。ま
た、抵抗R1の他端はトランジスタQ2のコレクタとトラン
ジスタQ4のベースとスタートアップ回路５の出力とに共
通接続されている。トランジスタQ4のエミッタは電流源
I1に接続され、出力端子となる。また、トランジスタQ4
のコレクタはトランジスタQ2のベースとトランジスタQ3
のエミッタに共通接続される。抵抗R2の一端はトランジ
スタQ2のエミッタに接続され、他端はトランジスタQ3の
ベースとコレクタに共通接続され、更に、負電源端子２
に接続されている。ここで、スタートアップ回路５は起
動時だけ電流を流し、一度起動してしまうとオフする回
路である。
るNPNトランジスタQ1（第１のトランジスタ）と、出力
バッファとして動作するPNPトランジスタQ4（第４のト
ランジスタ）と、トランジスタQ1とQ4のVBE（ベース−
エミッタ間電圧）の差電圧を補正する抵抗R1（第１の抵
抗）と、この抵抗R1に補正電流を流すためのNPNトラン
ジスタQ2（第２のトランジスタ）、PNPトランジスタQ3
（第３のトランジスタ）および抵抗R2（第２の抵抗）
と、本回路を起動させるためのスタートアップ回路５と
から構成されている。ここで、トランジスタQ1のコレク
タは正電源端子１に接続され、ベースは入力端子３に接
続され、エミッタは抵抗R1の一端に接続されている。ま
た、抵抗R1の他端はトランジスタQ2のコレクタとトラン
ジスタQ4のベースとスタートアップ回路５の出力とに共
通接続されている。トランジスタQ4のエミッタは電流源
I1に接続され、出力端子となる。また、トランジスタQ4
のコレクタはトランジスタQ2のベースとトランジスタQ3
のエミッタに共通接続される。抵抗R2の一端はトランジ
スタQ2のエミッタに接続され、他端はトランジスタQ3の
ベースとコレクタに共通接続され、更に、負電源端子２
に接続されている。ここで、スタートアップ回路５は起
動時だけ電流を流し、一度起動してしまうとオフする回
路である。
次に、本実施例によれば、オフセット電圧をキャンセ
ルできることを証明する。
ルできることを証明する。
以下の説明では、入力端子に印加される入力電圧をV
IN、出力端子電圧をVOUTとする。また、電流源I1の電流
値をI1とし、トランジスタQ1のコレクタ電流をI2とし、
トランジスタQ1〜Q4の逆方向飽和電流を各々Is(Q1)〜I
s(Q4)とする。このとき、出力電圧VOUTは、 と表わされる。
IN、出力端子電圧をVOUTとする。また、電流源I1の電流
値をI1とし、トランジスタQ1のコレクタ電流をI2とし、
トランジスタQ1〜Q4の逆方向飽和電流を各々Is(Q1)〜I
s(Q4)とする。このとき、出力電圧VOUTは、 と表わされる。
また、トランジスタQ2,Q3、抵抗R2の回路構成条件か
ら、 が得られる。したがって、 となる。
ら、 が得られる。したがって、 となる。
ここで、Is(Q1)とIs(Q2),Is(Q3)とIs(Q4)は各各NPNト
ランジスタ同士、PNPトランジスタ同士であり、特に集
積回路化した場合には整合がとりやすくほぼ等しい。
ランジスタ同士、PNPトランジスタ同士であり、特に集
積回路化した場合には整合がとりやすくほぼ等しい。
したがって、 となる。（４）、（５）、（６）式を用いると第３式
は、 VOUT＝VIN−I2R1＋I2R2 …（７） と変形できる。
は、 VOUT＝VIN−I2R1＋I2R2 …（７） と変形できる。
（７）式において、 R1＝R2 …（８） と設定されていれば、VOUTとVINは等しくなり、オフセ
ット電圧を生じない電圧フォロワ回路が実現できる。す
なわち、 VOUT＝VIN …（９） となる。
ット電圧を生じない電圧フォロワ回路が実現できる。す
なわち、 VOUT＝VIN …（９） となる。
第２図は本発明の電圧フォロワ回路の第２の実施例の
回路図である。
回路図である。
本実施例は、第１図における電流源I1の代わりに抵抗
R3を挿入し、また、スタートアップ回路５として働くPN
PトランジスタQ5のベースを入力端子に接続し、エミッ
タをQ4のベースに接続し、コレクタを負電源端子に接続
する。ここで、トランジスタQ5は回路起動時にのみ動作
し、起動後はトランジスタQ5のベースとエミッタ間はバ
イアスとなりカットオフする。上述のこと以外の本実施
例の動作原理は第１図と同様であり、その説明は省略す
る。本実施例では、出力電流が変化してもオフセット電
圧に影響を与えないため、電流源I1を抵抗１本でおきか
えられるという利点がある。また、スタートアップ回路
も上述したように１個のトランジスタで構成でき、回路
構成を簡素化できるという利点がある。
R3を挿入し、また、スタートアップ回路５として働くPN
PトランジスタQ5のベースを入力端子に接続し、エミッ
タをQ4のベースに接続し、コレクタを負電源端子に接続
する。ここで、トランジスタQ5は回路起動時にのみ動作
し、起動後はトランジスタQ5のベースとエミッタ間はバ
イアスとなりカットオフする。上述のこと以外の本実施
例の動作原理は第１図と同様であり、その説明は省略す
る。本実施例では、出力電流が変化してもオフセット電
圧に影響を与えないため、電流源I1を抵抗１本でおきか
えられるという利点がある。また、スタートアップ回路
も上述したように１個のトランジスタで構成でき、回路
構成を簡素化できるという利点がある。
以上説明したように本発明は、NPNトランジスタとPNP
トランジスタのベース−エミッタ間電圧の差を検出し、
それを入力側で補正することによりオフセット電圧を零
にできる効果がある。
トランジスタのベース−エミッタ間電圧の差を検出し、
それを入力側で補正することによりオフセット電圧を零
にできる効果がある。
また常に、上述のベース−エミッタ間電圧の差を検出
しているため、出力負荷電流が変化しても、オフセット
電圧を常に零にできる効果がある。さらに、出力側の電
流に比べ入力側の電流をかなり小さくできるので、ひい
ては入力バイアス電流を小さくできるという効果があ
る。
しているため、出力負荷電流が変化しても、オフセット
電圧を常に零にできる効果がある。さらに、出力側の電
流に比べ入力側の電流をかなり小さくできるので、ひい
ては入力バイアス電流を小さくできるという効果があ
る。
第１図は本発明の電圧フォロワ回路の一実施例の回路
図、第２図は本発明の電圧フォロワ回路の他の実施例の
回路図、第３図は従来例の回路図である。 １……正電源端子、２……負電源端子、 ３……入力端子、４……出力端子、 ５……スタートアップ回路、 Q1,Q2……NPNトランジスタ、 Q3,Q4,Q5……PNPトランジスタ、 R1,R2,R3……抵抗、 I1……はき出し型定電流電源、 I2……吸込型定電流源。
図、第２図は本発明の電圧フォロワ回路の他の実施例の
回路図、第３図は従来例の回路図である。 １……正電源端子、２……負電源端子、 ３……入力端子、４……出力端子、 ５……スタートアップ回路、 Q1,Q2……NPNトランジスタ、 Q3,Q4,Q5……PNPトランジスタ、 R1,R2,R3……抵抗、 I1……はき出し型定電流電源、 I2……吸込型定電流源。
Claims (1)
- 【請求項１】ベースを入力端子とし、コレクタが第１の
動作電位点に接続された第１のトランジスタと、 一端が前記第１のトランジスタのエミッタに接続された
第１の抵抗と、 コレクタが前記第１の抵抗の他端に接続された前記第１
のトランジスタと同極性の第２のトランジスタと、 一端が前記第２のトランジスタのエミッタに接続され、
他端が第２の動作電位点に接続された第２の抵抗と、 コレクタとベースが前記第２の動作電位点に接続され、
エミッタが前記第２のトランジスタのベースに接続され
た前記第１のトランジスタと逆極性の第３のトランジス
タと、 ベースが前記第１の抵抗の他端と第２のトランジスタの
コレクタと共通接続点に接続され、コレクタが前記第３
のトランジスタのエミッタと第２のトランジスタのベー
スとの共通接続点に接続された前記第１のトランジスタ
と逆極性の第４のトランジスタとを有し、前記第４のト
ランジスタのエミッタを出力端子とする電圧フォロワ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31667388A JP2705168B2 (ja) | 1988-12-14 | 1988-12-14 | 電圧フォロワ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31667388A JP2705168B2 (ja) | 1988-12-14 | 1988-12-14 | 電圧フォロワ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02161803A JPH02161803A (ja) | 1990-06-21 |
| JP2705168B2 true JP2705168B2 (ja) | 1998-01-26 |
Family
ID=18079635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31667388A Expired - Lifetime JP2705168B2 (ja) | 1988-12-14 | 1988-12-14 | 電圧フォロワ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705168B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623230A (en) * | 1995-09-07 | 1997-04-22 | Lucent Technologies Inc. | Low-offset, buffer amplifier |
-
1988
- 1988-12-14 JP JP31667388A patent/JP2705168B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02161803A (ja) | 1990-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JP2705168B2 (ja) | 電圧フォロワ回路 | |
| JP2722663B2 (ja) | 基準電圧回路 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPS6154286B2 (ja) | ||
| JP2681999B2 (ja) | 電圧フォロア回路および電圧電流変換回路 | |
| JPS6357808B2 (ja) | ||
| JP2002108467A (ja) | 定電圧出力回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JP2604359B2 (ja) | 基準電圧発生回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPH082738Y2 (ja) | 定電流回路 | |
| JP2522083B2 (ja) | サンプルホ―ルド回路 | |
| JP2522084B2 (ja) | サンプルホ―ルド回路 | |
| JPH0326435B2 (ja) | ||
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JP2572755B2 (ja) | 定電圧回路 | |
| JPS6133710Y2 (ja) | ||
| JP3036084B2 (ja) | 定電圧回路 | |
| JPS645369Y2 (ja) | ||
| JP2554682B2 (ja) | 定電流発生回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JP2865296B2 (ja) | 利得制御装置 | |
| JP2536156B2 (ja) | 絶対値回路 | |
| JP3052819B2 (ja) | 電圧電流変換回路 |