JP2683420B2 - Ｄｃ―ａｃインバータ回路 - Google Patents
Ｄｃ―ａｃインバータ回路Info
- Publication number
- JP2683420B2 JP2683420B2 JP1166181A JP16618189A JP2683420B2 JP 2683420 B2 JP2683420 B2 JP 2683420B2 JP 1166181 A JP1166181 A JP 1166181A JP 16618189 A JP16618189 A JP 16618189A JP 2683420 B2 JP2683420 B2 JP 2683420B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- switching
- circuit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 直流電圧を可聴周波数の交流電圧に変換出力するDC−
ACインバータ回路に関し、 回路構成を簡略化することを目的とし、 入力直流電圧をトランスの１次巻線に印加し、該１次
巻線に直列に接続されたスイッチング用トランジスタを
スイッチング制御回路からのスイッチング信号に基づい
て、スイッチング制御することにより、該トランスの２
次巻線から取り出される正極性と負極性の各電圧に基づ
いて交流電圧を生成出力するDC−ACインバータ回路にお
いて、前記２次巻線の一端に接続され、出力交流電圧の
正の半周期の期間オンとされる第１のスイッチ素子と、
前記２次巻線の他端に接続され、出力交流電圧の負の半
周期の期間オンとされる第２のスイッチ素子と、該第１
のスイッチ素子の出力から前記正極性電圧を取り出す第
１の整流用ダイオードと、該第２のスイッチ素子の出力
から前記負極性電圧を取り出す第２の整流用ダイオード
と、該第１及び第２の整流用ダイオードの各他端と該２
次巻線のセンタタップ端子との間に接続され、該第１及
び第２の整流用ダイオードの各出力電圧を夫々波形整形
するシャントレギュレータと、該シャントレギュレータ
の出力電圧から直流電圧が重畳された所望周波数の交流
電圧を出力する出力回路と、を具備するよう構成する。
ACインバータ回路に関し、 回路構成を簡略化することを目的とし、 入力直流電圧をトランスの１次巻線に印加し、該１次
巻線に直列に接続されたスイッチング用トランジスタを
スイッチング制御回路からのスイッチング信号に基づい
て、スイッチング制御することにより、該トランスの２
次巻線から取り出される正極性と負極性の各電圧に基づ
いて交流電圧を生成出力するDC−ACインバータ回路にお
いて、前記２次巻線の一端に接続され、出力交流電圧の
正の半周期の期間オンとされる第１のスイッチ素子と、
前記２次巻線の他端に接続され、出力交流電圧の負の半
周期の期間オンとされる第２のスイッチ素子と、該第１
のスイッチ素子の出力から前記正極性電圧を取り出す第
１の整流用ダイオードと、該第２のスイッチ素子の出力
から前記負極性電圧を取り出す第２の整流用ダイオード
と、該第１及び第２の整流用ダイオードの各他端と該２
次巻線のセンタタップ端子との間に接続され、該第１及
び第２の整流用ダイオードの各出力電圧を夫々波形整形
するシャントレギュレータと、該シャントレギュレータ
の出力電圧から直流電圧が重畳された所望周波数の交流
電圧を出力する出力回路と、を具備するよう構成する。
本発明はDC−ACインバータ回路に係り、特に直流電圧
を可聴周波数の交流電圧に変換出力するDC−ACインバー
タ回路に関する。
を可聴周波数の交流電圧に変換出力するDC−ACインバー
タ回路に関する。
第７図は従来のDC−ACインバータ回路の一例の回路図
を示す。同図中、入力端子11,11′間に入力された入力
直流電圧（DC入力）は、チョークコイル12を介してコン
デンサ13に印加される。このコンデンサ13はトランス14
の１次巻線14aとスイッチング用NPNトランジスタTR1と
の直列回路に並列に接続されている。トランジスタTR1
は後述のオペアンプによるパルス幅制御回路20からのパ
ルス幅変調信号により、最終的に必要とする出力周波数
fa（＝1/Ta）の1000倍以上の高周波数でスイッチングさ
れ、トランス14の２次巻線14b,14cにパルス電圧が発生
し、整流用ダイオード15,16を介してコンデンサ17,18に
印加される。
を示す。同図中、入力端子11,11′間に入力された入力
直流電圧（DC入力）は、チョークコイル12を介してコン
デンサ13に印加される。このコンデンサ13はトランス14
の１次巻線14aとスイッチング用NPNトランジスタTR1と
の直列回路に並列に接続されている。トランジスタTR1
は後述のオペアンプによるパルス幅制御回路20からのパ
ルス幅変調信号により、最終的に必要とする出力周波数
fa（＝1/Ta）の1000倍以上の高周波数でスイッチングさ
れ、トランス14の２次巻線14b,14cにパルス電圧が発生
し、整流用ダイオード15,16を介してコンデンサ17,18に
印加される。
これにより、コンデンサ17の端子電圧は第８図にVaで
示す如き正の電圧となり、コンデンサ18の端子電圧は同
図にVbで示す如き負の電圧となる。上記の電圧Va及びVb
はプラス側とマイナス側の２つの巻線14b,14cによる残
留磁束のためにゼロボルトにまで落ちないため、NPNト
ランジスタTR2,TR3をスイッチングさせて電圧損失を生
じさせてゼロボルトにまで落す波形整形を行なった後、
これらを合成してトランジスタTR2及びTR3の両エミッタ
と共通端子（接地端子）間に接続されているコンデンサ
C1に第８図にVcで示す如き周波数fa（周期Ta）の交流電
圧（AC出力）を発生させる。
示す如き正の電圧となり、コンデンサ18の端子電圧は同
図にVbで示す如き負の電圧となる。上記の電圧Va及びVb
はプラス側とマイナス側の２つの巻線14b,14cによる残
留磁束のためにゼロボルトにまで落ちないため、NPNト
ランジスタTR2,TR3をスイッチングさせて電圧損失を生
じさせてゼロボルトにまで落す波形整形を行なった後、
これらを合成してトランジスタTR2及びTR3の両エミッタ
と共通端子（接地端子）間に接続されているコンデンサ
C1に第８図にVcで示す如き周波数fa（周期Ta）の交流電
圧（AC出力）を発生させる。
この交流電圧Vcは出力端子へ出力される一方、オペア
ンプによるパルス幅制御回路20に供給され、ここで正弦
波発振器19からの周波数faの正弦波基準電圧と比較され
る。ここで、オペアンプによるパルス幅制御回路20は第
９図に示す如き回路構成とされる。同図中、22は前記交
流電圧Vcが入力される端子、23a,23bは夫々発振器で、
発振器23aは正の三角波を発振出力し、発振器23bは負の
三角波を発振出力する。
ンプによるパルス幅制御回路20に供給され、ここで正弦
波発振器19からの周波数faの正弦波基準電圧と比較され
る。ここで、オペアンプによるパルス幅制御回路20は第
９図に示す如き回路構成とされる。同図中、22は前記交
流電圧Vcが入力される端子、23a,23bは夫々発振器で、
発振器23aは正の三角波を発振出力し、発振器23bは負の
三角波を発振出力する。
上記の発振器23a,23bの出力三角波はコンパレータ24
a,24bにより波形整形されて２入力OR回路25a,25bの一方
の入力端子に供給される一方、PWMコンパレータ26a,26b
の一方の入力端子に比較信号として入力される。
a,24bにより波形整形されて２入力OR回路25a,25bの一方
の入力端子に供給される一方、PWMコンパレータ26a,26b
の一方の入力端子に比較信号として入力される。
また、端子22を介して入力された前記交流電圧Vcは誤
差増幅器27a,27bに供給され、ここで正弦波発振器19よ
り基準電圧として供給される正弦波電圧と差動増幅され
た後、PWMコンパレータ26a,26bの他方の入力端子に入力
される。
差増幅器27a,27bに供給され、ここで正弦波発振器19よ
り基準電圧として供給される正弦波電圧と差動増幅され
た後、PWMコンパレータ26a,26bの他方の入力端子に入力
される。
これにより、PWMコンパレータ26aからOR回路25aを通
して交流電圧Vcの正の半周期の波形部分と基準正弦波電
圧とのレベル差に応じてパルス幅変調（PWM）された第
１のパルスが取り出され、一方、PWMコンパレータ26bか
らOR回路25bを通して交流電圧Vcの負の半周期の波形部
分と基準正弦波電圧とのレベル差に応じてパルス幅変調
された第２のパルスが取り出される。
して交流電圧Vcの正の半周期の波形部分と基準正弦波電
圧とのレベル差に応じてパルス幅変調（PWM）された第
１のパルスが取り出され、一方、PWMコンパレータ26bか
らOR回路25bを通して交流電圧Vcの負の半周期の波形部
分と基準正弦波電圧とのレベル差に応じてパルス幅変調
された第２のパルスが取り出される。
上記の第１のパルスと第２のパルスとはOR回路28によ
り合成された後、NPNトランジスタ29を通して前記トラ
ンジスタTR1のベースにスイッチングパルスとして出力
され、その導通期間と非導通期間を出力交流電圧Vcが所
定レベルになるように制御する。
り合成された後、NPNトランジスタ29を通して前記トラ
ンジスタTR1のベースにスイッチングパルスとして出力
され、その導通期間と非導通期間を出力交流電圧Vcが所
定レベルになるように制御する。
以上の構成の従来のDC−ACインバータ回路は、例えば
局舎の48Vの直流電源電圧から20Hzの交流電圧Vcへ変換
し、それを電話のベルを鳴らす信号として用いる場合な
ど広く使用される。なお、この時のトランジスタTR1の
スイッチング周波数は出力交流電圧Vcの周波数20Hz（＝
fa）の例えば5000倍の100kHzである。
局舎の48Vの直流電源電圧から20Hzの交流電圧Vcへ変換
し、それを電話のベルを鳴らす信号として用いる場合な
ど広く使用される。なお、この時のトランジスタTR1の
スイッチング周波数は出力交流電圧Vcの周波数20Hz（＝
fa）の例えば5000倍の100kHzである。
なお、後続の電子回路へパワー供給のための直流電圧
を出力交流電圧Vcと別に供給することも可能であるが、
伝送路を１つに統一するため一般には該直流電圧を出力
交流電圧Vcに重畳することが多く、この場合に出力交流
電圧Vcに生ずる歪もトランジスタTR2,TR3により整形す
ることができる。
を出力交流電圧Vcと別に供給することも可能であるが、
伝送路を１つに統一するため一般には該直流電圧を出力
交流電圧Vcに重畳することが多く、この場合に出力交流
電圧Vcに生ずる歪もトランジスタTR2,TR3により整形す
ることができる。
しかるに、従来のDC−ACインバータ回路は波形整形す
るトランジスタTR2及びTR3が電位の基準点（グランドレ
ベル）から浮いており、またTR2,TR3をリニア制御する
必要があるため、トランジスタTR2,TR3の制御回路が複
雑でかなりな数の部品を必要とするという問題があっ
た。
るトランジスタTR2及びTR3が電位の基準点（グランドレ
ベル）から浮いており、またTR2,TR3をリニア制御する
必要があるため、トランジスタTR2,TR3の制御回路が複
雑でかなりな数の部品を必要とするという問題があっ
た。
また、第９図に示したように、オペアンプによるパル
ス幅制御回路20は＋側制御の市販のスイッチング制御用
ICの使用ができず、オペアンプをコンパレータ24a,24b,
26a,26b,誤差増幅器27a,27bとして多く用いているた
め、回路が大変複雑であるという問題もあった。
ス幅制御回路20は＋側制御の市販のスイッチング制御用
ICの使用ができず、オペアンプをコンパレータ24a,24b,
26a,26b,誤差増幅器27a,27bとして多く用いているた
め、回路が大変複雑であるという問題もあった。
本発明は以上の点に鑑みてなされたもので、回路構成
を簡略化し得るDC−ACインバータ回路を提供することを
目的とする。
を簡略化し得るDC−ACインバータ回路を提供することを
目的とする。
第1A図は請求項１記載の第１発明の原理構成図を示
す。同図中、第７図と同一構成部分には同一符号を付
し、その説明を省略する。第1A図において、41はスイッ
チング制御回路で、スイッチング用トランジスタTR1の
ベースにスイッチングパルスを供給する。42及び43は夫
々第１及び第２のスイッチ素子で、トランス14の２次巻
線14b,14c側に生じた電圧を、各々出力交流電圧の正、
負の半周期の期間通過させる。44,45は第1,第２の整流
用ダイオードで、ダイオード44からは正極性の電圧が取
り出され、ダイオード45からは負極性の電圧が取り出さ
れる。
す。同図中、第７図と同一構成部分には同一符号を付
し、その説明を省略する。第1A図において、41はスイッ
チング制御回路で、スイッチング用トランジスタTR1の
ベースにスイッチングパルスを供給する。42及び43は夫
々第１及び第２のスイッチ素子で、トランス14の２次巻
線14b,14c側に生じた電圧を、各々出力交流電圧の正、
負の半周期の期間通過させる。44,45は第1,第２の整流
用ダイオードで、ダイオード44からは正極性の電圧が取
り出され、ダイオード45からは負極性の電圧が取り出さ
れる。
46はシャントレギュレータで、ダイオード44及び45の
共通接続点と、２次巻線14b,14cのセンタタップ端子と
の間に接続され、上記の正極性電圧と負極性電圧のゼロ
ボルト付近の電圧波形の波形整形を行なう。
共通接続点と、２次巻線14b,14cのセンタタップ端子と
の間に接続され、上記の正極性電圧と負極性電圧のゼロ
ボルト付近の電圧波形の波形整形を行なう。
47は出力回路で、シャントレギュレータ46によりゼロ
ボルト付近の電圧波形が波形整形された電圧から直流電
圧が重畳された所望周波数の交流電圧を出力する。
ボルト付近の電圧波形が波形整形された電圧から直流電
圧が重畳された所望周波数の交流電圧を出力する。
かかる第１発明はシャントレギュレータ46を設けた点
に特徴がある。
に特徴がある。
第1B図は請求項２記載の第２発明の原理構成図を示
す。同図中、第1A図と同一構成部分には同一符号を付
し、その説明を省略する。
す。同図中、第1A図と同一構成部分には同一符号を付
し、その説明を省略する。
この第２の発明はスイッチング制御回路41を、正弦波
発振器19,第１及び第２の全波整流回路56及び57並びに
制御回路58から構成した点に特徴を有する。
発振器19,第１及び第２の全波整流回路56及び57並びに
制御回路58から構成した点に特徴を有する。
第1A図に示した第１発明において、電位の基準点は２
次巻線14bと14cとの接続点（センタタップ端子）であ
る。一方、第１及び第２のスイッチ素子42及び43は各々
出力交流電圧が正、負の各半周期の期間でのみオンとさ
れるから、必要な極性の電圧だけを二次側に発生される
ことができるため、エネルギーロスを低減でき、また、
第１及び第２のスイッチ素子42及び43のスイッチング制
御する回路はディジタル制御の回路構成でよく、従来の
ようなリニア制御の回路構成でなくてよい。また、シャ
ントレギュレータ回路46は上記電位の基準点に接してい
るため、基準点付近の電圧波形を簡単に整形でき、波形
ひずみを解消でき、また、その回路構成は簡単な構成に
できる。
次巻線14bと14cとの接続点（センタタップ端子）であ
る。一方、第１及び第２のスイッチ素子42及び43は各々
出力交流電圧が正、負の各半周期の期間でのみオンとさ
れるから、必要な極性の電圧だけを二次側に発生される
ことができるため、エネルギーロスを低減でき、また、
第１及び第２のスイッチ素子42及び43のスイッチング制
御する回路はディジタル制御の回路構成でよく、従来の
ようなリニア制御の回路構成でなくてよい。また、シャ
ントレギュレータ回路46は上記電位の基準点に接してい
るため、基準点付近の電圧波形を簡単に整形でき、波形
ひずみを解消でき、また、その回路構成は簡単な構成に
できる。
次に第1B図に示した第２発明によれば、正極性電圧と
負極性電圧とを波形整形する回路の制御回路とスイッチ
ング制御回路41の両方を簡単な回路構成とすることがで
きる。
負極性電圧とを波形整形する回路の制御回路とスイッチ
ング制御回路41の両方を簡単な回路構成とすることがで
きる。
第２図は本発明の第１実施例の回路図を示す。本実施
例は第１発明の実施例で、第２図中、第1A図及び第７図
と同一構成部分には同一符号を付し、その説明を省略す
る。なお、第２図では第1A図に示したスイッチング制御
回路41は、第７図に示した正弦波発振器19とオペアンプ
によるパルス幅制御回路20によりなる従来の構成と同一
構成でよいため、図示を省略してある。
例は第１発明の実施例で、第２図中、第1A図及び第７図
と同一構成部分には同一符号を付し、その説明を省略す
る。なお、第２図では第1A図に示したスイッチング制御
回路41は、第７図に示した正弦波発振器19とオペアンプ
によるパルス幅制御回路20によりなる従来の構成と同一
構成でよいため、図示を省略してある。
第２図において、V1は入力直流電圧、TR4,TR5は夫々
前記第1,第２のスイッチ素子42,43に相当するスイッチ
ング用NPNトランジスタ、TR6,TR7は前記シャントレギュ
レータ46の一部を構成するトランジスタである。NPNト
ランジスタTR6のコレクタは電流制限用抵抗R1を介して
ダイオードD1のカソードに接続されており、またPNPト
ランジスタTR7のコレクタは電流制限用抵抗R2を介して
ダイオードD2のアノードに接続されている。
前記第1,第２のスイッチ素子42,43に相当するスイッチ
ング用NPNトランジスタ、TR6,TR7は前記シャントレギュ
レータ46の一部を構成するトランジスタである。NPNト
ランジスタTR6のコレクタは電流制限用抵抗R1を介して
ダイオードD1のカソードに接続されており、またPNPト
ランジスタTR7のコレクタは電流制限用抵抗R2を介して
ダイオードD2のアノードに接続されている。
トランジスタTR6及びTR7の両エミッタは電位の基準点
Ｇである２次巻線のセンタタップ端子に接続されてい
る。また、ダイオードD1のアノードとD2のカソードはダ
イオード44のカソードとダイオード45のアノードの接続
点に共通接続されている。また、コンデンサC1,C2及び
負荷抵抗RLはダイオードD1,トランジスタTR6の直列回路
とダイオードD2,トランジスタTR7の直列回路の各々に並
列に接続されている。更にV2は出力交流電圧Vc1に重畳
される直流電圧を示す。かかる構成の第１実施例におい
て、トランジスタTR1をスイッチングすると、２次巻線1
4bの両端には第３図にVN2で示す如き正極性の電圧が発
生し、かつ、２次巻線14cの両端には同図にVN3で示す如
き負極性の電圧が発生する。
Ｇである２次巻線のセンタタップ端子に接続されてい
る。また、ダイオードD1のアノードとD2のカソードはダ
イオード44のカソードとダイオード45のアノードの接続
点に共通接続されている。また、コンデンサC1,C2及び
負荷抵抗RLはダイオードD1,トランジスタTR6の直列回路
とダイオードD2,トランジスタTR7の直列回路の各々に並
列に接続されている。更にV2は出力交流電圧Vc1に重畳
される直流電圧を示す。かかる構成の第１実施例におい
て、トランジスタTR1をスイッチングすると、２次巻線1
4bの両端には第３図にVN2で示す如き正極性の電圧が発
生し、かつ、２次巻線14cの両端には同図にVN3で示す如
き負極性の電圧が発生する。
トランジスタTR4は出力される交流電圧の正の半周期
の期間オンとされるようにスイッチング制御されるた
め、トランジスタTR4のコレクタに供給される上記電圧V
N2は第３図にVTR4で示す如き半波整流されたような波形
とされてTR4のエミッタから取り出され、整流ダイオー
ド44を介してシャントレギュレータ46へ供給される。
の期間オンとされるようにスイッチング制御されるた
め、トランジスタTR4のコレクタに供給される上記電圧V
N2は第３図にVTR4で示す如き半波整流されたような波形
とされてTR4のエミッタから取り出され、整流ダイオー
ド44を介してシャントレギュレータ46へ供給される。
また、これと同時に、トランジスタTR5は出力される
交流電圧の負の半周期の期間オンとされるようにスイッ
チング制御されるため、トランジスタTR5のエミッタに
供給される上記電圧VN3は第３図にVTR5で示すような半
波整流されたような波形とされてTR5のコレクタから取
り出され、整流ダイオード45を介してシャントレギュレ
ータ46へ供給される。
交流電圧の負の半周期の期間オンとされるようにスイッ
チング制御されるため、トランジスタTR5のエミッタに
供給される上記電圧VN3は第３図にVTR5で示すような半
波整流されたような波形とされてTR5のコレクタから取
り出され、整流ダイオード45を介してシャントレギュレ
ータ46へ供給される。
トランジスタTR6及びTR7は夫々上記の電圧VTR4,VTR5
を波形整形するため、コレクタ電流ITR6,ITR7が第３図
に示す如く流れるように制御される。これにより、トラ
ンジスタTR6のコレクタ・エミッタ間には第３図にVTR6
で示す電圧が生じ、トランジスタTR7のコレクタ・エミ
ッタ間には同図にVTR7で示す電圧が生じ、上記のコレク
タ電流ITR6,ITR7を流すことによって電圧降下（損失）
を生じさせる。この結果、これらを波形合成した電圧V
c1がコンデンサC1の両端に発生する。
を波形整形するため、コレクタ電流ITR6,ITR7が第３図
に示す如く流れるように制御される。これにより、トラ
ンジスタTR6のコレクタ・エミッタ間には第３図にVTR6
で示す電圧が生じ、トランジスタTR7のコレクタ・エミ
ッタ間には同図にVTR7で示す電圧が生じ、上記のコレク
タ電流ITR6,ITR7を流すことによって電圧降下（損失）
を生じさせる。この結果、これらを波形合成した電圧V
c1がコンデンサC1の両端に発生する。
この電圧Vc1は第３図に示す如く所望周波数の交流電
圧であり、同図に斜線を付して示した部分がトランジス
タTR6,TR7により波形整形された部分を示す。すなわ
ち、この波形整形により歪が除去され、正極性部分と負
極性部分が円滑につながった交流電圧Vc1が得られる。
圧であり、同図に斜線を付して示した部分がトランジス
タTR6,TR7により波形整形された部分を示す。すなわ
ち、この波形整形により歪が除去され、正極性部分と負
極性部分が円滑につながった交流電圧Vc1が得られる。
本実施例によれば、トランジスタTR4及びTR5は夫々単
純なスイッチング素子として動作するから、トランジス
タTR4,TR5が電位の基準点Ｇから浮いてもTR4,TR5のベー
ス側の制御回路は簡単なディジタル回路で構成できる。
また、シャントレギュレータ46及びその制御回路はTR6,
TR7が電位の基準点Ｇに接しているから回路構成が簡単
となる。
純なスイッチング素子として動作するから、トランジス
タTR4,TR5が電位の基準点Ｇから浮いてもTR4,TR5のベー
ス側の制御回路は簡単なディジタル回路で構成できる。
また、シャントレギュレータ46及びその制御回路はTR6,
TR7が電位の基準点Ｇに接しているから回路構成が簡単
となる。
次に本発明の第２実施例について第４図及び第５図と
共に説明する。第４図は本発明の第２実施例の回路系統
図を示す。本実施例は第２発明の実施例で、第４図中、
第1B図及び第７図と同一構成部分には同一符号を付し、
その説明を省略する。第４図において、61は前記制御回
路58に相当するスイッチング制御ICで、全波整流回路56
及び57の両出力電圧を比較し、それらのレベル差に応じ
たパルス幅のスイッチングパルスを生成出力する。
共に説明する。第４図は本発明の第２実施例の回路系統
図を示す。本実施例は第２発明の実施例で、第４図中、
第1B図及び第７図と同一構成部分には同一符号を付し、
その説明を省略する。第４図において、61は前記制御回
路58に相当するスイッチング制御ICで、全波整流回路56
及び57の両出力電圧を比較し、それらのレベル差に応じ
たパルス幅のスイッチングパルスを生成出力する。
第５図はこのスイッチング制御IC61の一実施例の具体
的回路を示す。同図中、第９図と同一構成部分には同一
符号を付し、その説明を省略する。第５図に示すよう
に、スイッチング制御IC61は第９図に示したパルス幅制
御回路20に比し、負の三角波との比較回路部が存在しな
い簡単な回路構成となっている。
的回路を示す。同図中、第９図と同一構成部分には同一
符号を付し、その説明を省略する。第５図に示すよう
に、スイッチング制御IC61は第９図に示したパルス幅制
御回路20に比し、負の三角波との比較回路部が存在しな
い簡単な回路構成となっている。
すなわち、本実施例によれば、全波整流によって負の
半周期の交流電圧部分も正の交流電圧に変換しているの
で、比較する２つの電圧は正側だけで比較することがで
き、よって従来の回路構成が複雑なパルス幅制御回路20
に比べて回路構成が簡単なスイッチング制御IC61を使用
することができる。スイッチング制御IC61は一般市販の
安価なもの（例えば富士通株式会社製のMB 3759）を使
用し得る。
半周期の交流電圧部分も正の交流電圧に変換しているの
で、比較する２つの電圧は正側だけで比較することがで
き、よって従来の回路構成が複雑なパルス幅制御回路20
に比べて回路構成が簡単なスイッチング制御IC61を使用
することができる。スイッチング制御IC61は一般市販の
安価なもの（例えば富士通株式会社製のMB 3759）を使
用し得る。
次に第３発明の実施例について第６図と共に説明す
る。第６図は本発明の第３実施例の回路系統図で、第1C
図、第２図及び第４図と同一構成部分には同一符号を付
し、その説明を省略する。
る。第６図は本発明の第３実施例の回路系統図で、第1C
図、第２図及び第４図と同一構成部分には同一符号を付
し、その説明を省略する。
本実施例は前記した第１実施例と第２実施例とを組合
わせた実施例で、スイッチング制御回路41と、トランジ
スタTR4,TR5,TR6,TR7のベース側の制御回路の夫々を従
来に比し簡単な構成とすることができる。
わせた実施例で、スイッチング制御回路41と、トランジ
スタTR4,TR5,TR6,TR7のベース側の制御回路の夫々を従
来に比し簡単な構成とすることができる。
上述の如く、第１発明によれば、電位の基準点から浮
いている第１及び第２のスイッチ素子はスイッチング動
作のみを行ない、直流重畳による波形歪は電位の基準点
に接しているシャントレギュレータで行なうようにした
ため、第１及び第２のスイッチ素子及びシャントレギュ
レータの制御回路を、従来の電位の基準点から浮いてい
るスイッチ素子で波形整形を行なう回路の制御回路に比
し、簡単な回路構成とすることができる。又、第２発明
によれば、出力交流電圧と基準正弦波電圧の夫々を全波
整流してから比較してスイッチングパルスを生成する構
成としたため、スイッチングパルスを生成する回路とし
て正側（又は負側）の信号だけを取扱う一般市販の簡単
な回路構成のスイッチング制御ICを使用できるため、回
路を簡単かつ安価に構成できる。更に、第３発明によれ
ば、上記の第１発明と第２発明とを組合わせたので、よ
り一層回路構成を簡単にすることができる等の特長を有
するものである。
いている第１及び第２のスイッチ素子はスイッチング動
作のみを行ない、直流重畳による波形歪は電位の基準点
に接しているシャントレギュレータで行なうようにした
ため、第１及び第２のスイッチ素子及びシャントレギュ
レータの制御回路を、従来の電位の基準点から浮いてい
るスイッチ素子で波形整形を行なう回路の制御回路に比
し、簡単な回路構成とすることができる。又、第２発明
によれば、出力交流電圧と基準正弦波電圧の夫々を全波
整流してから比較してスイッチングパルスを生成する構
成としたため、スイッチングパルスを生成する回路とし
て正側（又は負側）の信号だけを取扱う一般市販の簡単
な回路構成のスイッチング制御ICを使用できるため、回
路を簡単かつ安価に構成できる。更に、第３発明によれ
ば、上記の第１発明と第２発明とを組合わせたので、よ
り一層回路構成を簡単にすることができる等の特長を有
するものである。
第1A図、第1B図は夫々第１発明、第２発明の原理構成
図、 第２図は本発明の第１実施例の回路図、 第３図は第２図の各部の信号波形図、 第４図は本発明の第２実施例の回路系統図、 第５図は第４図の要部の具体的回路図、 第６図は本発明の第３実施例の回路系統図、 第７図は従来の一例の回路図、 第８図は第７図の各部の信号波形図、 第９図は第７図の要部の一例の具体的回路図である。 図において、 14はトランス、 14aは１次巻線、 14b,14cは２次巻線、 19は正弦波発振器、 41はスイッチング制御回路、 42は第１のスイッチ素子、 43は第２のスイッチ素子、 44,45は整流用ダイオード、 46はシャントレギュレータ、 47は出力回路、 を示す。
図、 第２図は本発明の第１実施例の回路図、 第３図は第２図の各部の信号波形図、 第４図は本発明の第２実施例の回路系統図、 第５図は第４図の要部の具体的回路図、 第６図は本発明の第３実施例の回路系統図、 第７図は従来の一例の回路図、 第８図は第７図の各部の信号波形図、 第９図は第７図の要部の一例の具体的回路図である。 図において、 14はトランス、 14aは１次巻線、 14b,14cは２次巻線、 19は正弦波発振器、 41はスイッチング制御回路、 42は第１のスイッチ素子、 43は第２のスイッチ素子、 44,45は整流用ダイオード、 46はシャントレギュレータ、 47は出力回路、 を示す。
Claims (2)
- 【請求項１】入力直流電圧をトランス（14）の１次巻線
（14a）に直列に印加し、該１次巻線（14a）に直列に接
続されたスイッチング用トランジスタ（TR1）をスイッ
チング制御回路（41）からのスイッチング信号に基づい
てスイッチング制御することにより、該トランス（14）
の２次巻線（14b,14c）から取り出される正極性と負極
性の各電圧に基づいて交流電圧を生成出力するDC−ACイ
ンバータ回路において、 前記２次巻線（14b）の一端に接続され、出力交流電圧
の正の半周期の期間オンとされる第１のスイッチ素子
（42）と、 前記２次巻線（14c）の他端に接続され、出力交流電圧
の負の半周期の期間オンとされる第２のスイッチング素
子（43）と、 該第１のスイッチ素子（42）の出力から前記正極性電圧
を取り出す第１の整流用ダイオード（44）と、 該第２のスイッチ素子（43）の出力から前記負極性電圧
を取り出す第２の整流用ダイオード（45）と、 該第１及び第２の整流用ダイオード（44,45）の各他端
と該２次巻線（14b,14c）のセンタタップ端子との間に
接続され、該第１及び第２の整流用ダイオード（44,4
5）の各出力電圧夫々の基準電位付近の電圧を波形を波
形整形するシャントレギュレータ（46）と、 該シャントレギュレータ（46）により基準電位付近の電
圧波形が整形された出力電圧から直流電圧が重畳された
所望周波数の交流電圧を出力する出力回路（47）と、 を具備したことを特徴とするDC−ACインバータ回路。 - 【請求項２】請求項１記載のDC−ACインバータ回路にお
いて、前記スイッチング制御回路（41）を、前記シャン
トレギュレータ（46）の出力交流電圧を全波整流する第
１の全波整流回路（56）と、 前記交流電圧と同一周波数の正弦波を基準電圧として発
振出力する正弦波発振器（19）と、 該正弦波発振器（19）の出力正弦波を全波整流する第２
の全波整流回路（57）と、 該第１及び第２の全波整流回路（56,57）の出力電圧を
夫々比較してスイッチングパルスを生成し、該スイッチ
ングパルスを前記スイッチング用トランジスタ（TR1）
へ供給する制御回路（58）と、 より構成したことを特徴とするDC−ACインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1166181A JP2683420B2 (ja) | 1989-06-28 | 1989-06-28 | Ｄｃ―ａｃインバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1166181A JP2683420B2 (ja) | 1989-06-28 | 1989-06-28 | Ｄｃ―ａｃインバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0332370A JPH0332370A (ja) | 1991-02-12 |
| JP2683420B2 true JP2683420B2 (ja) | 1997-11-26 |
Family
ID=15826580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1166181A Expired - Fee Related JP2683420B2 (ja) | 1989-06-28 | 1989-06-28 | Ｄｃ―ａｃインバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2683420B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7439713B2 (en) * | 2006-09-20 | 2008-10-21 | Pratt & Whitney Canada Corp. | Modulation control of power generation system |
| EP2922369A1 (en) * | 2014-03-18 | 2015-09-23 | Laurence P. Sadwick | Fluorescent lamp LED replacement |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5095732A (ja) * | 1973-12-26 | 1975-07-30 | ||
| JPS54139736A (en) * | 1978-04-21 | 1979-10-30 | Sharp Corp | Electrophotographic copier |
| JPS59153468A (ja) * | 1983-02-21 | 1984-09-01 | Shinano Denki Kk | インバ−タの制御回路 |
| JPH0779554B2 (ja) * | 1983-11-11 | 1995-08-23 | 株式会社テック | 複写機の除電用高圧電源装置 |
-
1989
- 1989-06-28 JP JP1166181A patent/JP2683420B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0332370A (ja) | 1991-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06502294A (ja) | 高力率倍電圧整流器 | |
| JPS63198581A (ja) | インバータ装置 | |
| JP4103947B2 (ja) | 無停電電源 | |
| JPH07107737A (ja) | 高圧電源回路 | |
| JPS6130785B2 (ja) | ||
| JP2680914B2 (ja) | スイッチング電源回路 | |
| JP3496717B2 (ja) | スイッチング電源装置 | |
| US5070439A (en) | DC to DC converter apparatus employing push-pull oscillators | |
| JP2683420B2 (ja) | Ｄｃ―ａｃインバータ回路 | |
| US3453520A (en) | Low direct voltage to high direct voltage converter | |
| JP2632586B2 (ja) | 蓋付容器 | |
| JP3213919B2 (ja) | 同期整流コンバータ | |
| JP2632587B2 (ja) | 電源装置 | |
| US5159540A (en) | High-efficiency saturable core voltage converter | |
| JPS61277372A (ja) | 電源装置 | |
| JPS6349109Y2 (ja) | ||
| WO2000038305A1 (en) | A synchronous flyback converter | |
| JPH0511868A (ja) | 電源回路 | |
| JP2811339B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| SU1453385A1 (ru) | Ключевой стабилизатор посто нного напр жени | |
| JPS63305749A (ja) | インバ−タの電流検出装置 | |
| JPH0218702Y2 (ja) | ||
| JPS628147Y2 (ja) | ||
| JPS6253177A (ja) | 定周波スイツチング電源装置 | |
| JPH0382374A (ja) | 電圧変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |